JPS6057964A - 固体光電変換装置およびその製造方法 - Google Patents
固体光電変換装置およびその製造方法Info
- Publication number
- JPS6057964A JPS6057964A JP58167004A JP16700483A JPS6057964A JP S6057964 A JPS6057964 A JP S6057964A JP 58167004 A JP58167004 A JP 58167004A JP 16700483 A JP16700483 A JP 16700483A JP S6057964 A JPS6057964 A JP S6057964A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon
- semiconductor substrate
- photoelectric conversion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000007787 solid Substances 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 230000007547 defect Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- 230000000954 anitussive effect Effects 0.000 description 1
- 229940124584 antitussives Drugs 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZZVUWRFHKOJYTH-UHFFFAOYSA-N diphenhydramine Chemical compound C=1C=CC=CC=1C(OCCN(C)C)C1=CC=CC=C1 ZZVUWRFHKOJYTH-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体光電変換装置の製造方法、詳しくは、隣接
する光電変換領域の絶縁分前層の形成方法に関する。
する光電変換領域の絶縁分前層の形成方法に関する。
従来例の構成とその問題点
例えば、画素間分離領域を選択酸化法で形成した従来の
一次元固体撮像装置は、第1図aの平面形状図々らびに
第1図すのA−A’断面図に示されるように、−導電形
の半導体基板1の表面1)1jに、反対導電形の画素領
域2を、選択酸化法で形成した局部酸化膜3によって分
離して、多数に並設した構造である。なお、最浅部にd
:保護絶縁膜4が設けられている。
一次元固体撮像装置は、第1図aの平面形状図々らびに
第1図すのA−A’断面図に示されるように、−導電形
の半導体基板1の表面1)1jに、反対導電形の画素領
域2を、選択酸化法で形成した局部酸化膜3によって分
離して、多数に並設した構造である。なお、最浅部にd
:保護絶縁膜4が設けられている。
この構造で、画素領域2は半導体基板1に対して逆バイ
アスされ、その結果、接合領域に空乏層5が形成さ7L
る。入射光があると、それぞれの画素領域2で光電変換
動作が実行されるが、このとき発生した電荷は空乏層5
VC集められる。例えば、1つの画素領域2に光の入射
があると、この近傍で発生した電荷は、最も近接する空
乏層5に集められ、このときの電荷の広がりは最大で1
つの画素領域2の幅11になる。ところが、局部酸化膜
3の領域に入射光があると、その直下で発生した電荷は
拡散によって隣接する2つの画素領域2側の空乏層5に
分散されて集められる。このため、光7(y変換動作の
広がりは、局部酸化膜3を含む分離領域の幅12と画素
領域2個分の幅211との和、すなわち、(62−+−
211)になる。また、局部酸化膜3の幅e2は、通常
の場合、数μmになり、このことが解像度を低下させる
要因となっていた。なお、局部酸化膜3の直下の高濃度
領域6はチャネル・スj・ツバ−である。
アスされ、その結果、接合領域に空乏層5が形成さ7L
る。入射光があると、それぞれの画素領域2で光電変換
動作が実行されるが、このとき発生した電荷は空乏層5
VC集められる。例えば、1つの画素領域2に光の入射
があると、この近傍で発生した電荷は、最も近接する空
乏層5に集められ、このときの電荷の広がりは最大で1
つの画素領域2の幅11になる。ところが、局部酸化膜
3の領域に入射光があると、その直下で発生した電荷は
拡散によって隣接する2つの画素領域2側の空乏層5に
分散されて集められる。このため、光7(y変換動作の
広がりは、局部酸化膜3を含む分離領域の幅12と画素
領域2個分の幅211との和、すなわち、(62−+−
211)になる。また、局部酸化膜3の幅e2は、通常
の場合、数μmになり、このことが解像度を低下させる
要因となっていた。なお、局部酸化膜3の直下の高濃度
領域6はチャネル・スj・ツバ−である。
発明の目的
本発明は、絶縁分離領域の占有幅台・小さく!−,マ、
高い解像度を実現し得る固体光電変1更−1−4置、I
、・、1:びその製造方法を提供するものである。
高い解像度を実現し得る固体光電変1更−1−4置、I
、・、1:びその製造方法を提供するものである。
発明の構成
本発明は、要約するに、−ノ、〜型彫の゛1′−青体ノ
、1、イ友および同半導体基板に形成された溝の底面か
らj’!i択的に育成された同一導電形エピタキシャル
領域の表面部に、それぞれ、光電変換部を有するととも
に、前記半導体基板と前記エピタキシャル鎮咳との界域
に前記溝の側面に形成され/こ絶縁膜、1:りなる絶縁
分離領域をそなえた固体光電変換装置に1′であり、ま
た、その製造方法として、−導?0、形の?1′導体基
板に溝を形成したのち、間溝血を含む前記半導体基板の
全面に絶縁物を形成するxr冴’+’、前り溝の底面の
前記絶縁物を除去したのち、同面に前記半導体基板と同
一)n型彫のエピタキシャル成長層を形成して、凹溝を
埋める工程、お、1:び前記゛1′−導体基板表面なら
びに前記エピタキシャル成長層表面にそれぞれ反対導電
形の領域を形成する工程 − をそなえたものである。そして、本発明によシ、隣接す
る光電変換領域を分離する絶縁分離領域の幅は、溝の側
面に形成される絶縁膜の厚み分であり、せいぜい、1μ
m未満の小さいものにすることができる。
、1、イ友および同半導体基板に形成された溝の底面か
らj’!i択的に育成された同一導電形エピタキシャル
領域の表面部に、それぞれ、光電変換部を有するととも
に、前記半導体基板と前記エピタキシャル鎮咳との界域
に前記溝の側面に形成され/こ絶縁膜、1:りなる絶縁
分離領域をそなえた固体光電変換装置に1′であり、ま
た、その製造方法として、−導?0、形の?1′導体基
板に溝を形成したのち、間溝血を含む前記半導体基板の
全面に絶縁物を形成するxr冴’+’、前り溝の底面の
前記絶縁物を除去したのち、同面に前記半導体基板と同
一)n型彫のエピタキシャル成長層を形成して、凹溝を
埋める工程、お、1:び前記゛1′−導体基板表面なら
びに前記エピタキシャル成長層表面にそれぞれ反対導電
形の領域を形成する工程 − をそなえたものである。そして、本発明によシ、隣接す
る光電変換領域を分離する絶縁分離領域の幅は、溝の側
面に形成される絶縁膜の厚み分であり、せいぜい、1μ
m未満の小さいものにすることができる。
実施例の説明
本発明を、以下に、実施例により詳しく説明する0
第2図は本発明実施例の一次元固体撮像装置であシ、同
図aが平面形状、同図すがB−B’断面の構造である。
図aが平面形状、同図すがB−B’断面の構造である。
この図では、11が半導体基板、12が画素領域、13
が絶縁分離領域、14が保護絶縁膜、15が空乏層であ
る。また、絶縁分離領域13の前面よシ深い位置の半導
体基板内には結晶欠陥領域16をそなえている。この結
晶欠陥領域16は、半導体基板内部の深い位置で光電変
換により発生した電荷を再結合によシ消滅させるもので
あシ、これにより、深い位置で発生した電荷の拡散に起
因する解像度の低下や残像現象を除くととができる。
が絶縁分離領域、14が保護絶縁膜、15が空乏層であ
る。また、絶縁分離領域13の前面よシ深い位置の半導
体基板内には結晶欠陥領域16をそなえている。この結
晶欠陥領域16は、半導体基板内部の深い位置で光電変
換により発生した電荷を再結合によシ消滅させるもので
あシ、これにより、深い位置で発生した電荷の拡散に起
因する解像度の低下や残像現象を除くととができる。
つぎに、この構造の一次元固体撮像装置の965方法を
、第3図a−hの工程順断面図で詳;〜く酸5明する。
、第3図a−hの工程順断面図で詳;〜く酸5明する。
まず、第3図aのように、シリコン基板110表面から
所定の深さの位置に、少数ギ、)・リア消滅用の半導体
層として、多量の納品欠陥を含む結晶欠陥層16を形成
する。シリコン基板11としては、例えば、CZ法によ
って成長さJl、1.かも、酸素を過飽卵重で含む半導
体単結晶棒を切断して得たものを用いる。結晶欠陥層1
6のカ入工fig irl、このシリコン基板11に、
不活性ガス中で1io。
所定の深さの位置に、少数ギ、)・リア消滅用の半導体
層として、多量の納品欠陥を含む結晶欠陥層16を形成
する。シリコン基板11としては、例えば、CZ法によ
って成長さJl、1.かも、酸素を過飽卵重で含む半導
体単結晶棒を切断して得たものを用いる。結晶欠陥層1
6のカ入工fig irl、このシリコン基板11に、
不活性ガス中で1io。
℃の熱処理を施し、次いで、乾燥酸素中で700℃の熱
処理を16時間、さらに、1000℃の熱処理を6時間
にわたって施すことに」:つてイ(1られ、また、これ
によっても、同シリコン基扱表面層F、1−無欠陥層の
ものが得られる。ぞして、このシリコン基板11の無欠
陥層表面に、厚さ1000Aの酸化けい素膜17を酸素
中の熱処理によって成Jまさせ、つづいて、厚さ100
0人の窒化けい素膜18を減圧CVD法によって被着す
る。さらに、この上に、ホトし・シスト膜19を設けて
、所定のマスクパターンを形成する。
処理を16時間、さらに、1000℃の熱処理を6時間
にわたって施すことに」:つてイ(1られ、また、これ
によっても、同シリコン基扱表面層F、1−無欠陥層の
ものが得られる。ぞして、このシリコン基板11の無欠
陥層表面に、厚さ1000Aの酸化けい素膜17を酸素
中の熱処理によって成Jまさせ、つづいて、厚さ100
0人の窒化けい素膜18を減圧CVD法によって被着す
る。さらに、この上に、ホトし・シスト膜19を設けて
、所定のマスクパターンを形成する。
次に、第3図すの」:うに、ホトレジスト膜19をマス
クとして、窒化けい素膜18、酸化けい素膜19をエツ
チングしたのち、さらに、シリコン基板11にも、異方
性ドライエツチング処理により、結晶欠陥層16の直前
壕での深さの溝20を形成する。この溝20の幅は、は
ぼ1画素領域の11V、iに相当17、一方、この溝2
00両側に残るシリ:!ンノ11、板11の111“1
・1も、この溝2oの幅と同等になし、これにより、溝
と残りのシリコン基板とが、−次元方向に交互に並んだ
形状になる。
クとして、窒化けい素膜18、酸化けい素膜19をエツ
チングしたのち、さらに、シリコン基板11にも、異方
性ドライエツチング処理により、結晶欠陥層16の直前
壕での深さの溝20を形成する。この溝20の幅は、は
ぼ1画素領域の11V、iに相当17、一方、この溝2
00両側に残るシリ:!ンノ11、板11の111“1
・1も、この溝2oの幅と同等になし、これにより、溝
と残りのシリコン基板とが、−次元方向に交互に並んだ
形状になる。
次いで、ホトレジスト
第3図Cのように、溝20の表面に酸化けい素膜17を
熱酸化法に、1:り形成し、さらに、第3図dの.1:
うに、窒化けい素膜18′を減圧CVD法で全面に被着
形成する。
熱酸化法に、1:り形成し、さらに、第3図dの.1:
うに、窒化けい素膜18′を減圧CVD法で全面に被着
形成する。
第3図峙腫窒化けい素膜18.18’を異方性ドライエ
ツチング処理技術によって全面処理し、rl“I′l!
ノ1″(面の窒化けい素膜を除去し、酸化けい素膜17
′を露出させたものである。
ツチング処理技術によって全面処理し、rl“I′l!
ノ1″(面の窒化けい素膜を除去し、酸化けい素膜17
′を露出させたものである。
丑だ、第3図fは、窒化けいメそ18.18’をマスク
にして、酸化けい素膜17′をエツチング処理し、溝底
面にシリコン基Fi.11を露出さ.117 7;−も
のである。
にして、酸化けい素膜17′をエツチング処理し、溝底
面にシリコン基Fi.11を露出さ.117 7;−も
のである。
この状態で、シリコンの選択エヒリキシャル成長技術に
」:すJ11結晶層を形成すると、第3図9のように、
シリコン単ν1品層11′によって、溝を完全に埋める
ことができる。このとき、成長条件を制御することによ
シ、エピタキシャル成長層11′とシリコン基板11と
の面方位、等電flfrらびに比抵抗を同一に合わせる
ことができるL−+ ’!j二J’+’ 、)′N択エ
ピタキシャル成長には、例えば、減圧エピタキシャル成
長装置を使用し、圧力8 0 To r r 、 温度
1080℃、使用ガスS iH C 4で、成に速11
をできる限シ遅くする工程が好適である.、 −dl
7こ、エピタキシャル層11′の厚みは、シリコンノ1
に板11に設けられた溝の深さと同じKなし、この1(
11込み)14をシリコン基板11と同一平面にそろ乏
−る。
」:すJ11結晶層を形成すると、第3図9のように、
シリコン単ν1品層11′によって、溝を完全に埋める
ことができる。このとき、成長条件を制御することによ
シ、エピタキシャル成長層11′とシリコン基板11と
の面方位、等電flfrらびに比抵抗を同一に合わせる
ことができるL−+ ’!j二J’+’ 、)′N択エ
ピタキシャル成長には、例えば、減圧エピタキシャル成
長装置を使用し、圧力8 0 To r r 、 温度
1080℃、使用ガスS iH C 4で、成に速11
をできる限シ遅くする工程が好適である.、 −dl
7こ、エピタキシャル層11′の厚みは、シリコンノ1
に板11に設けられた溝の深さと同じKなし、この1(
11込み)14をシリコン基板11と同一平面にそろ乏
−る。
次に、第3図りのように、窒化けい累11q18を9、
−・ 除去し、続いて、第3図iのように、酸化けい素膜17
を取り除くことにより、溝側面に形成された窒化けい素
膜18および酸化けい素膜1デを間溝の深さに埋め込ん
だ構造の基板が得られる。
−・ 除去し、続いて、第3図iのように、酸化けい素膜17
を取り除くことにより、溝側面に形成された窒化けい素
膜18および酸化けい素膜1デを間溝の深さに埋め込ん
だ構造の基板が得られる。
そこで、第3図)のように、この基板の表面に反対導電
形の不純物を、たとえば、イオン注入拡散技術を用いて
拡散導入することによシ、画素領域12が得られ、さら
に、保護絶縁膜14を形成することにより、第2図と同
じ絶縁分離領域幅4おJ:び画素領域幅4をもつ固体光
電変換装置になり、第2図中の絶縁分離領域13が溝側
面の窒化けい素18′および酸化けい素17′の埋込み
層に対応する。したがって、以上の工程によって得られ
る絶縁分前領域13の幅11′は、溝の側面に形成され
る絶縁膜の厚み分であるから、せいぜい、17皿未満に
するととも十分に可能であり、従来の選択酸化法にJ:
る絶縁分離領域よシ格段に狭くできる。
形の不純物を、たとえば、イオン注入拡散技術を用いて
拡散導入することによシ、画素領域12が得られ、さら
に、保護絶縁膜14を形成することにより、第2図と同
じ絶縁分離領域幅4おJ:び画素領域幅4をもつ固体光
電変換装置になり、第2図中の絶縁分離領域13が溝側
面の窒化けい素18′および酸化けい素17′の埋込み
層に対応する。したがって、以上の工程によって得られ
る絶縁分前領域13の幅11′は、溝の側面に形成され
る絶縁膜の厚み分であるから、せいぜい、17皿未満に
するととも十分に可能であり、従来の選択酸化法にJ:
る絶縁分離領域よシ格段に狭くできる。
なお、本実施例で日、、少数キャリア消滅用の半導体層
として、特定ザイクルの熱処理によって結晶欠陥層16
を生成させる方法、いわゆる、IG( Intrins
ic Gettering )法を適用17だが、勿論
、これに限られるものではなく、たとえば、高濃度の不
純物層を埋込み、同層内に,1,・いて基,υに内部で
光電変換作用により発生し/こ少数ギャリノ′を再結合
させて消滅させるものであっても,1、い。
として、特定ザイクルの熱処理によって結晶欠陥層16
を生成させる方法、いわゆる、IG( Intrins
ic Gettering )法を適用17だが、勿論
、これに限られるものではなく、たとえば、高濃度の不
純物層を埋込み、同層内に,1,・いて基,υに内部で
光電変換作用により発生し/こ少数ギャリノ′を再結合
させて消滅させるものであっても,1、い。
また、本実施例は、−次元の固体撮像装置1“/iで示
したが、本発明は二次元の固体光電変換装置にも適用で
きる。
したが、本発明は二次元の固体光電変換装置にも適用で
きる。
さらに、本実施例では、固体撮像装置のJul<動回路
部分については省略したが、この駆動回路l:l、、通
常、基板周辺に配置され、その能動素子も、」:〈知ら
れたシリコンゲート形MOSI・ランジスタによる集積
回路技術で準(1fiiされる。ソ1,て、このときの
製造プロセスは、本実施例の光1ji変換部り)の形成
と十分に整合性のあるものである。
部分については省略したが、この駆動回路l:l、、通
常、基板周辺に配置され、その能動素子も、」:〈知ら
れたシリコンゲート形MOSI・ランジスタによる集積
回路技術で準(1fiiされる。ソ1,て、このときの
製造プロセスは、本実施例の光1ji変換部り)の形成
と十分に整合性のあるものである。
発明の効果
本発明に、I:れば、゛1′導体基板のノ(面部に形成
される光電変換部の画素領域を分前するのに、111’
j(1111面に形成した絶縁膜を埋め込んだ構造の絶
縁分前領域を用いることKより、その幅を顕譜に小さく
できる。したがって、これによって、絶縁分離領域の存
在に起因する解像度の低下をほとんど無視できる寸でに
抑制することができるとともに、反面では、同絶縁分囲
1領域の占有面積の減少分だけ、画素領域の面積を拡大
でき、一層、高密度化をなし得るので、高解像度、高品
質化が達成される。
される光電変換部の画素領域を分前するのに、111’
j(1111面に形成した絶縁膜を埋め込んだ構造の絶
縁分前領域を用いることKより、その幅を顕譜に小さく
できる。したがって、これによって、絶縁分離領域の存
在に起因する解像度の低下をほとんど無視できる寸でに
抑制することができるとともに、反面では、同絶縁分囲
1領域の占有面積の減少分だけ、画素領域の面積を拡大
でき、一層、高密度化をなし得るので、高解像度、高品
質化が達成される。
さらに、本発明の装置は、少数キャリア消滅用の21′
−ヘワ体層を理込む技術とも組合せると、残像性。
−ヘワ体層を理込む技術とも組合せると、残像性。
解像性も飛躍的に向上し、高品位の固体光電変換装置と
なり、すぐれた製品になる。
なり、すぐれた製品になる。
第1図a、bは従来例装置の平面形状図、断面図、第2
図a、bは本発明実施例装置の平面形状図、断面図、第
3図a −jは本発明実施例の工程順断面図である。 1.11・・・・・・シリコン基板、2.12・・・・
・・画素領域、3,13・・・・・・絶縁分離領域、4
,14・・・・・保護絶縁膜、5.15・・・・・空乏
層、16・・・・・・結晶欠陥層、17.17’・・・
・・・酸化けい素膜、18 、18’・・・・・・窒化
けい素JIK、19・・・・・・ホトレジス)i、20
・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 16 ft
図a、bは本発明実施例装置の平面形状図、断面図、第
3図a −jは本発明実施例の工程順断面図である。 1.11・・・・・・シリコン基板、2.12・・・・
・・画素領域、3,13・・・・・・絶縁分離領域、4
,14・・・・・保護絶縁膜、5.15・・・・・空乏
層、16・・・・・・結晶欠陥層、17.17’・・・
・・・酸化けい素膜、18 、18’・・・・・・窒化
けい素JIK、19・・・・・・ホトレジス)i、20
・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 16 ft
Claims (4)
- (1)−導電形の半導体基板に溝を形成し/このも、同
溝面を含む前記半導体基板の全面に絶縁物を形成する工
程、前記溝の底面の前記絶縁物を除ツ、したのち、同面
に前記半導体基板と同一ラ、り車形のエピタキシャル成
長層を形成して、間溝を埋める]:程、および前記半導
体基板表面ならびに前NIJエピタキシャル成長層表面
にそれぞれ反対導電形の領域を形成する工程をそなえだ
固体光電変換装置の製造方法。 - (2)溝幅が残存される半導体基板表面幅と同等寸度に
形成される特許請求の範囲第1項に記載の固体光電変換
装置の製造方法。 - (3)絶縁物が酸化シリコンn々または窒化シリコン膜
もしくは酸化シリコン膜と窒化シリコン膜との積層によ
って形成される特i7′r請求の範囲第1項に記載の固
体光電変換装置の製造方法。 - (4)−導電形の半導体基板および同半涛体ノ、(板に
形成された溝の底面から選択的に育成さ、II、た同一
導電形エピタキシャル領域の表面部に、ぞJ′1.ぞ!
11、光電変換部を有するとともに、前記半導体基板)
:前記エピタキシャル領域との界域に前記溝の側面に形
成された絶縁膜よりなる絶縁分離領域をそなえた固体光
電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58167004A JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58167004A JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6057964A true JPS6057964A (ja) | 1985-04-03 |
Family
ID=15841592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58167004A Pending JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6057964A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5827974A (ja) * | 1981-08-12 | 1983-02-18 | Hitachi Ltd | 硬質被膜被覆法 |
US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
JPH05287504A (ja) * | 1992-04-08 | 1993-11-02 | Nippon Steel Corp | 鋼板トリマー用丸刃 |
-
1983
- 1983-09-09 JP JP58167004A patent/JPS6057964A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5827974A (ja) * | 1981-08-12 | 1983-02-18 | Hitachi Ltd | 硬質被膜被覆法 |
JPS61428B2 (ja) * | 1981-08-12 | 1986-01-08 | Hitachi Ltd | |
US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
JPH05287504A (ja) * | 1992-04-08 | 1993-11-02 | Nippon Steel Corp | 鋼板トリマー用丸刃 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6057964A (ja) | 固体光電変換装置およびその製造方法 | |
JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
JPS59188966A (ja) | 固体撮像装置の製造方法 | |
JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JPH01319969A (ja) | 半導体装置の製造方法 | |
JP2723539B2 (ja) | マスタースライス型半導体装置 | |
JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
JPS5969943A (ja) | 半導体装置の製造方法 | |
JP2575206B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
KR960000380B1 (ko) | 바이폴라 트랜지스터의 제조 방법 | |
JPS60189235A (ja) | 半導体装置の製造方法 | |
JP2757872B2 (ja) | 半導体装置及びその製造方法 | |
JPH01143231A (ja) | 半導体装置の製造方法 | |
JPS59177941A (ja) | 素子分離領域の製造方法 | |
JPS595645A (ja) | 半導体装置の製造方法 | |
JPS62120040A (ja) | 半導体装置の製造方法 | |
JPS63205953A (ja) | 半導体装置の製造方法 | |
JP3106487B2 (ja) | 半導体装置の製造方法 | |
JPH03200350A (ja) | 半導体装置およびその製造方法 | |
JPS6189645A (ja) | 半導体装置の製造方法 | |
JPS5818939A (ja) | 単結晶シリコン薄膜の製造方法 | |
JPS5884443A (ja) | 半導体集積回路の製造方法 | |
JPH01274448A (ja) | 素子分離領域の形成方法 |