JPS63205953A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に半導体素
子の占有面積の削減に関するものである。

〔従来の技術〕

従来の高耐圧バイポーラＩＣにおける製造工程の一例を
第２図（ａｌないし第２図（ｅｌに基づいて説明する。

まず第２図（ａ）に示す如くｐ形シリコン基板１上に高
濃度ｐ彫工面分離Ｎ２及び高濃度ｎ彫工部コレクタ層３
を形成する。次に第２図（ｂ）に示す如く全面に低濃度
ｎ形エピタキシャル層５を形成する。

続いて第２図（Ｃ）に示す如く高濃度下面分離層２に到
達するように高濃度上面分離層６を形成するとともに、
高濃度ｎ彫工部コレクタ層３に到達する様に高濃度ｎ彫
工部コレクタ層７を形成する。次に第２図（ｄ）に示す
如く低濃度ｎ形エピタキシャル層５にｐ形拡散、ｎ形拡
散を順次に行ってｐ型ベース領域８とｎ型エミッタ領域
９を形成する。次に、第２図（ｅｌに示す如く全面に酸
化シリコン！！！１５を形成した後、ベース領域８．エ
ミッタ領域９゜上部コレクタ層７上の酸化シリコン膜１
５にコンタクトホールを開け、それぞれにベース電極１
０゜エミッタ電極１１．コレクタ電極１２を形成する。

このような半導体装置では、上部、下部コレクタ層７，
３の電気伝導度がコレクタ領域５ａのそれより十分大き
いためコレクタ・エミッタ間電流の大部分は第２図ｆｅ
）において、エミッタ領域９からベース、コレクタ領域
８，５ａを経て、下部コレクタ層３に向って流れ、さら
に上部コレクタ層７を経てコレクタ電極１２から取り出
せるようになっていた。

ところでこの従来の装置では、特に高耐圧化を目的とす
るため寄生バイポーラトランジスタによる悪影響を阻止
するのが困難であるという問題があった。

すなわち従来の高耐圧バイポーラＩＣは高耐圧を得るた
め低濃度ｎ形エピタキシャル層５の厚さが厚クシている
ので、高濃度ｎ彫工部コレクタ層７を高濃度ｎ彫工部コ
レクタ層３に到達する様に形成する際に、該上部コレク
タ層７の下部コレクタ１ｉｉ３との接合付近の不純物密
度が通常のバイポーラＩＣの場合と比べて１ケタ程低く
なり、このことは寄生縦型ｐｎｐトランジスタのベース
領域となるｎ形コレクタ領域５ａの不純物密度の低下を
招き、そのためベース領域８．コレクタ領域５ａ及び基
板１で形成される寄生縦型ｐ、ｎｐトランジスタの電流
増幅率（ｈ　ｙｔ）が高くなってしまう。

すなわち高耐圧バイポーラｆｃでは高電圧を扱っている
関係上、例えば高耐圧バイポーラＩＣの上回路のトラン
ジスタに１００ｍＡＯ主を流が流れ寄生縦型ｐｎｐ）ラ
ンジスタのり、アが０．１とすると寄生トランジスタに
１００　ｍＡＸｏ、１　＝　１０　ｍＡの電流が流れる
。この寄生トランジスタに２００■の電圧がかかってい
るとすると、２００Ｘ１０ｍＡ−２Ｗとなり無視できな
いパワーロスが発生する等の問題があった。

〔発明が解決しようとする問題点〕

また、上述のような従来の半導体装置の製造方法では、
上部コレクタ層７をエピタキシャル層５の上部表面から
の不純物の拡散により形成するため、以下説明するよう
に、この上部コレクタ層７゛の幅は該層７の深さの一定
倍以下にできず、トランジスタの占有面積縮小の妨げと
なるといった問題点があった。

すなわち、一般に第３図に示すように、例えば熱酸化膜
１００をマスクとしてその開口２００よりシリコン基板
１ａに深さａなる拡散層３００を形成する場合、拡散層
３００は開口２００の緑からｂだけ横に広がりを持つこ
ととなる。このｂとａの比は開口２０００幅などにより
定まり、その幅が充分広い場合には、通常ｂ／ａ＝０．
６であり、狭（すると、これより大きくなる傾向がある
。仮にこの傾向がないものとしても、拡散層３００の最
小拡散幅は２ｂつまり１．・２ａとなる。従ってエピタ
キシャル層５の厚さは、半導体装置の用途により設計時
に選択されるもので１〜１０数μｍであるから、上部コ
レクタ層７の最小幅は、やはり、その深さと同程度の値
となり拡散層３００が基板上の多くの面積を占有するこ
とになるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、深さ方向の長さの割に幅の狭いコレクタウオ
ールを形成でき、これにより素子の占有面積が小さい半
導体装置を製造できる半導体装置の製造方法を提供する
ことを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体装置の製造方法は、第１導電形の
基板上に第２導電形の水平導電領域を形成し、全面に第
２４電形のエピタキシャル領域を堆積した後このエピタ
キシャル領域主面の上記水平導電領域上方部に第１導電
形の第１の領域を、この第１の領域主面に第２導電形の
第２の領域を形成し、その後上記第１の領域近傍のエピ
タキシャル領域の主面より深さ方向に指向性を持つエツ
チング方法により上記水平導電領域に向って溝を形成し
、さらにこの溝内に選択的に上記水平導電領域とオーミ
ック接触をなす充填物を充填して垂直導電領域を形成し
、上記第１．第２の領域及び垂直導電領域をそれぞれの
主面部で相互接続するようにしたものである。

〔作用〕

この発明においては、第１導電型基板上に形成されたエ
ピタキシャル層に、深さ方向に指向性を持つエツチング
法により溝を形成し、この溝内に充填物を埋めて垂直導
電領域を形成するようにしたから、充填物が埋め込まれ
た領域の横幅を深さに比し狭くでき、この領域が大部分
を占める垂直導電領域の横幅を狭くできる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図ｆａｔ〜（ｅｌはこの発明の一実施例による半導
体装置の製造方法をその工程順に示す一連の断面図であ
り、図において、１はｐ形シリコン基板、２は高不純物
濃度ｐ形下面分離層、３は基板１上に形成された水平導
電領域で、ここではｎ形高不純物濃度のフローティング
コレクタである。４は溝、５は基板１．領域３上に形成
されこの領域３より不純物濃度が低いｎ型エピタキシャ
ル領域、６はｐ形高不純物濃度上面分離層、７は上記ｎ
形エピタキシャル領域５ａよりその電気伝導度が高い垂
直導電領域で、これは上記溝４に多結晶シリコンを充填
してなる充填領域７ａと、該領域７ａからの拡散により
エピタキシャル領域５ａの一部分に形成された拡散領域
７ｂとから構成されている。８は領域５３表面の凹部に
埋め込まれたｐ形の第１の領域、９は第１の領域８表面
の凹部に埋め込まれたｎ形の第２の領域、１０，１１．
１２はそれぞれ第１．第２の領域８．９及び垂直導電領
域上に各々設けられたベース電極、エミッタ電極、コレ
クタ電極、１５は酸化シリコン膜である。

次に製造方法について説明する。

第１図（ａｌは第２図（ｂｌとまったく同じ工程を示し
、ここまでは従来と同じである。

次にエピタキシャル領域５に上面分離層６．第１の領域
８．第２の領域９を、第３図に示したような酸化膜等を
マスクとした熱拡散、イオン注入。

これらの併用などの方法により順次形成する（第１図（
ｂ））。その後１０−２Ｔｏｒｒ以下で行われ極めてエ
ツチングの指向外大なるドライエツチング、ガスプラズ
マエツチング、イオンエツチング等と呼ばれる方法によ
り、エピタキシャル層５上に横幅に比し深さが大なる溝
４を第１の領域８を包囲するように形成する（第１図（
Ｃ））。

次に８００℃以下で、ＰＨ，を数％含むＳ　ｉ　Ｈａガ
スの熱分解法により、全面に燐を高濃度で含むμｍ程度
の多結晶シリコン膜を形成する。これにより、溝４が埋
まりほぼ平坦な表面を得ることができる。そして、主面
上の多結晶シリコン膜を除去する（第１図（ｄ））。そ
の後、酸化シリコン膜１５を形成し、ベース電極１０．
エミッタ電極１１゜コレクタ電極１２を従来例と同様に
形成する（第１図（ｅ））。

このように本実施例では水平導電領域３上のエピタキシ
ャル層５ａに、極めて指向性の大きいエツチング方法に
より横幅に比し深さが深い溝４を形成し、その後多結晶
シリコン膜を全面に形成するようにしたので、従来のも
の同様第２の領域９からコレクタ領域５ａに向う垂直方
向の電流の向きに影響することなく、主面上で相互配線
できるようになっている。

さらに溝４の幅は充分狭く設定でき、これによりその幅
が定まる充填領域７ａは画然狭くできるうえに、該領域
７ａからの自然拡散により形成さ　　　　′れる拡散領
域７ｂも高温処理工程を経ないがら充分小さくでき、も
って全体のコレクタウオール領域７の幅を充分狭くでき
る。

さらにこの実施例特有の効果として、水平導電領域３に
達する′ａ４を形成し、該溝４内に不純物を多く含む多
結晶シリコンを埋め込むため、垂直ｉ電領域７の深い部
分の濃度も従来のもののように薄くなることがないので
、高耐圧バイポーラトランジスタの前記の寄生トランジ
スタによる悪影響を阻止できる。

なお上記実施例では、高耐圧バイポーラＩＣについて述
べたが、他の半導体装置例えば通常のバイポーラＩＣな
どでもよく、この場合も同様の効果が得られるのももち
ろんである。さらにこの場合には印加される電圧が低い
ため、前記のような寄生バイポーラトランジスタのベー
ス、エミッタ間電流は無視できるので垂直導電領域７．
水平導電領域３で、第１の領域８を包囲しなくてもよい
。

また上記実施例では、多結晶シリコンを溝４に充填した
が、これは水平導電領域３にオーム性接触をとるもので
あればよく、例えば非晶質シリコンあるいは金属やこれ
と半導体との合金などであってもよい。

また上記実施例では、充填領域７ａは主面から水平導電
領域３まで達しているがこれは主面からエピタキシャル
領域５の中間部分までにしてもよく同様の効果がある。

また上記実施例では不純物を含む多結晶シリコンを成長
させたが、ノンドープ多結晶シリコンを成長させた後、
これに不純物を拡散させてもよい。

何故なら単結晶より多結晶内の方が拡散速度が大きくほ
とんど多結晶部分のみに拡散させることができるからで
ある。

〔発明の効果〕

以上のようにこの発明にかかる半導体装置の製造方法に
よれば、第１導電型基板上に第２導電型水平導電領域を
形成し、全面に第２導電型エピタキシャル層を堆積した
後、該水平導電領域上のエピタキシャル層表面に素子を
形成し、その後深さ方向に指向性を持つ除去方法で表面
から水平導電領域に向って溝を形成し、さらに液溝を該
水平扉側でき、より素子の占有面積が小さい半導体装置
を提供できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の製造方
法を工程順に示す断面図、第２図は従来の半導体装置の
製造方法をその工程順に示す断面図、第３図はマスクを
用いて形成された拡散層の横方向と縦方向の拡がりを説
明するための断面図である。 図において、１は基板、３は水平導電領域、４は溝、５
はエピタキシャル領域、７は垂直導電領域、７ａは充填
領域、７ｂは拡散領域、８は第１の領域、９は第２の領
域である。 なお図中同一符号は同−又は相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）第１導電形基板表面に第２導電形の水平導電領域
   を形成した後、全面に第２導電形エピタキシャル領域を
   堆積する第１の工程と、 この第２導電形エピタキシャル領域の上記水平導電領域
   上方部に、第１導電形の第１の領域を形成し、さらにこ
   の第１の領域主面に第２導電形の第２の領域を形成する
   第２の工程と、 上記第２導電形エピタキシャル領域主面の上記第１の領
   域近傍部に、深さ方向に指向性を持つエッチング方法に
   より、上記水平導電領域に向って溝を形成する第３の工
   程と、 該溝内に選択的に上記水平導電領域とオーミック接触を
   なす充填物を充填して垂直導電領域を形成する第４の工
   程と、 上記第１、第２の領域及び垂直導電領域をそれぞれの主
   面上で相互接続する第５の工程とを含むことを特徴とす
   る半導体装置の製造方法。
2. （２）上記充填物は第２導電形の多結晶もしくは非晶質
   の半導体であることを特徴とする特許請求の範囲第１項
   記載の半導体装置の製造方法。
3. （３）上記溝内の充填物は多結晶もしくは非晶質の半導
   体を該溝に充填した後、外部から不純物を拡散して第２
   導電形としたものであることを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。
4. （４）上記水平、垂直両導電領域は上記第１の領域を包
   囲するように形成したものであることを特徴とする特許
   請求の範囲第１項ないし第３項のいずれかに記載の半導
   体装置の製造方法。