JPH0290625A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0290625A JPH0290625A JP24500688A JP24500688A JPH0290625A JP H0290625 A JPH0290625 A JP H0290625A JP 24500688 A JP24500688 A JP 24500688A JP 24500688 A JP24500688 A JP 24500688A JP H0290625 A JPH0290625 A JP H0290625A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- layer
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 125000004437 phosphorous atom Chemical group 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000413 arsenic oxide Inorganic materials 0.000 description 1
- 229960002594 arsenic trioxide Drugs 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- KTTMEOWBIWLMSE-UHFFFAOYSA-N diarsenic trioxide Chemical compound O1[As](O2)O[As]3O[As]1O[As]2O3 KTTMEOWBIWLMSE-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical group [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラ・トランジ
スタを含む半導体装置に関する。
スタを含む半導体装置に関する。
従来の半導体装置の構造は、第４図に示すように、表面
にＮ型高濃度の埋込層２ａ″を備えたＰ型のシリコン基
板１上にフィールドの酸化膜３ｂ″とその下のＰ型高濃
度の不純物領域からなる素子分離領域３ａ″とから区画
されたＮ型エピタキシャル層からなるコレクタ２″を設
け、コレクタ２″表面から埋込Ｎ ２ ａ″に至るＮ型
高濃度の拡散領域からなるコレクタの接続領域２ｂ″を
設け、コレクタ２″表面の所定の位置にＰ型のベース４
″及びその表面にＮ型のエミッタ５″を順次設け、更に
所定の位置に接続用の窓を備えた酸化膜３Ｃ″を形成し
た後、ベース、エミッタ及びコレクタ電極６ｂ″、６ｅ
”及び６Ｃ″を設けている。
にＮ型高濃度の埋込層２ａ″を備えたＰ型のシリコン基
板１上にフィールドの酸化膜３ｂ″とその下のＰ型高濃
度の不純物領域からなる素子分離領域３ａ″とから区画
されたＮ型エピタキシャル層からなるコレクタ２″を設
け、コレクタ２″表面から埋込Ｎ ２ ａ″に至るＮ型
高濃度の拡散領域からなるコレクタの接続領域２ｂ″を
設け、コレクタ２″表面の所定の位置にＰ型のベース４
″及びその表面にＮ型のエミッタ５″を順次設け、更に
所定の位置に接続用の窓を備えた酸化膜３Ｃ″を形成し
た後、ベース、エミッタ及びコレクタ電極６ｂ″、６ｅ
”及び６Ｃ″を設けている。
上述した従来の半導体装置では、コレクタの接続領域を
エピタキシャル層表面からの拡散によって形成するので
、この接続領域の横方向の広がりが拡散深さの約７〜８
割程度になり、コレクタ・ベース間耐圧を十分に保たせ
るためにベースとこの接続領域との距離を必要なだけ確
保しなければならず、従って面積利用効率が悪くなって
素子の微細化による高集積化が阻害されるという欠点が
ある。
エピタキシャル層表面からの拡散によって形成するので
、この接続領域の横方向の広がりが拡散深さの約７〜８
割程度になり、コレクタ・ベース間耐圧を十分に保たせ
るためにベースとこの接続領域との距離を必要なだけ確
保しなければならず、従って面積利用効率が悪くなって
素子の微細化による高集積化が阻害されるという欠点が
ある。
本発明の半導体装置は、所定の深さに埋込層を有する不
純物層に形成した表面から前記埋込層に至る溝を非単結
晶の半導体からなる接続領域で充填して成る。
純物層に形成した表面から前記埋込層に至る溝を非単結
晶の半導体からなる接続領域で充填して成る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
この実施例は、表面にＮ型高濃度の埋込層２ａを備えた
Ｐ型のシリコン基板１上にフィールドの酸化膜３ｂとそ
の下のＰ型高濃度の素子分離領域３ａとによって区画さ
れたＮ型エピタキシャル層からなるコレクタ２を設け、
コレクタ２の表面から埋込層２ａに至る溝にこれを充填
するＮ壁高不純濃度の非単結晶半導体領域（例えば多結
晶シリコン領域あるいはアモルファスジルコン領域）か
らなる接続領域２ｂを設け、コレクタ２表面の所定の位
置にＰ型のベース４及びベース４表面にＮ型のエミッタ
５を設け、更に、所定の位置に接続用窓を有する酸化膜
３ｃを形成した後エミッタベース及びコレクタ電極６ｅ
、６ｂ及び６ｃを設けた構造をしている。
Ｐ型のシリコン基板１上にフィールドの酸化膜３ｂとそ
の下のＰ型高濃度の素子分離領域３ａとによって区画さ
れたＮ型エピタキシャル層からなるコレクタ２を設け、
コレクタ２の表面から埋込層２ａに至る溝にこれを充填
するＮ壁高不純濃度の非単結晶半導体領域（例えば多結
晶シリコン領域あるいはアモルファスジルコン領域）か
らなる接続領域２ｂを設け、コレクタ２表面の所定の位
置にＰ型のベース４及びベース４表面にＮ型のエミッタ
５を設け、更に、所定の位置に接続用窓を有する酸化膜
３ｃを形成した後エミッタベース及びコレクタ電極６ｅ
、６ｂ及び６ｃを設けた構造をしている。
第２図は本発明の第２の実施例の断面図である。
この実施例の構造は、表面にＮ型高濃度の埋込層２ａ’
を備えたＰ型のシリコン基板１」二にフィールドの酸化
膜３ｂ′とその下のＰ型高濃度の素子分離領域３ａ′と
によって区画されたＮ型エピタキシャル層を設け、この
エピタキシャル層の埋込層２ａ’に接する部分にＰ型高
濃度の埋込層からなるコレクタ２′を設け、エピタキシ
ャル層のコレクタ層２′上の部分を囲みかつコレクタ層
２′に至る湧にこれを充填するＰ壁高不純物濃度の非単
結晶半導体領域（例えば多結晶シリコン基板１上あるい
はアモルファスシリコン領域）からなる接続領域２１］
′を設け、コレクタ２′及び接続領域２ｂ’に側面及び
下面を仕切られたＮ型エピタキシャル層からなるベース
４′表面にＰ型のエミッタ５′を設け、更に、所定の位
置に接続用窓を有する酸化ｌ１１３ ｃ ’を形成した
後コレクタ、エミッタ及びベース電極６ｃ’ 、６ｅ′
及び６ｂ’を設けている。
を備えたＰ型のシリコン基板１」二にフィールドの酸化
膜３ｂ′とその下のＰ型高濃度の素子分離領域３ａ′と
によって区画されたＮ型エピタキシャル層を設け、この
エピタキシャル層の埋込層２ａ’に接する部分にＰ型高
濃度の埋込層からなるコレクタ２′を設け、エピタキシ
ャル層のコレクタ層２′上の部分を囲みかつコレクタ層
２′に至る湧にこれを充填するＰ壁高不純物濃度の非単
結晶半導体領域（例えば多結晶シリコン基板１上あるい
はアモルファスシリコン領域）からなる接続領域２１］
′を設け、コレクタ２′及び接続領域２ｂ’に側面及び
下面を仕切られたＮ型エピタキシャル層からなるベース
４′表面にＰ型のエミッタ５′を設け、更に、所定の位
置に接続用窓を有する酸化ｌ１１３ ｃ ’を形成した
後コレクタ、エミッタ及びベース電極６ｃ’ 、６ｅ′
及び６ｂ’を設けている。
第３［７１（ａ）〜（ｅ）は本発明の半導体装置の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
この実施例では、先ず、第３図（ａ）に示すように、Ｐ
型のシリコン基板１表面に拡散あるいはイオン注入によ
ってリン又は砒素原子を導入しシート抵抗が２０〜３０
Ω／口程度のＮ型高能度の埋込層２ａを形成し、続いて
シリコン基板１上に厚さ１〜４ ）ｔ ｍ程度のＮ型の
エピタキシャル層を形成すると共にＰ型高濃度の素子分
離領域３ａ及びその上の厚さ１〜２μｍのフィールド酸
化膜３ｂを順次形成してこれにより囲まれたエピタキシ
ャル層からなるコレクタ２を設け、更に、コレクタ２表
面に厚さが１０００〜３０００人の酸化膜３ｃを形成す
る。
型のシリコン基板１表面に拡散あるいはイオン注入によ
ってリン又は砒素原子を導入しシート抵抗が２０〜３０
Ω／口程度のＮ型高能度の埋込層２ａを形成し、続いて
シリコン基板１上に厚さ１〜４ ）ｔ ｍ程度のＮ型の
エピタキシャル層を形成すると共にＰ型高濃度の素子分
離領域３ａ及びその上の厚さ１〜２μｍのフィールド酸
化膜３ｂを順次形成してこれにより囲まれたエピタキシ
ャル層からなるコレクタ２を設け、更に、コレクタ２表
面に厚さが１０００〜３０００人の酸化膜３ｃを形成す
る。
次に、第３図（ｂ）に示すように、所定のパターンのホ
トレジスト膜７を形成し、これをマスクとして反応性イ
オンエツチング（以降ＲＴＥと称す）技術によって埋込
層２ａに至る渦を形成する。
トレジスト膜７を形成し、これをマスクとして反応性イ
オンエツチング（以降ＲＴＥと称す）技術によって埋込
層２ａに至る渦を形成する。
次に、第３図（（：）に示すように、多結晶シリコン膜
２ｃ（ここはアモルファスシリコン膜でも良い）及びホ
）ヘレジスト膜８を順次形成して、表面が平坦になるよ
うにする。
２ｃ（ここはアモルファスシリコン膜でも良い）及びホ
）ヘレジスト膜８を順次形成して、表面が平坦になるよ
うにする。
次に、第３図（ｄ）に示すように、ホトレジストＩＩＩ
８と多結晶シリコン膜２Ｃとを、エツチングレートが
等しくなる条件で、順次エツチングして、多結晶シリコ
ン膜２Ｃの溝の部分以外の部分を除去し、更に、溝内の
多結晶シリコン領域にリン原子を拡散してＮ型高濃度の
非単結晶半導体領域からなる接続領域２ｂを形成する。
８と多結晶シリコン膜２Ｃとを、エツチングレートが
等しくなる条件で、順次エツチングして、多結晶シリコ
ン膜２Ｃの溝の部分以外の部分を除去し、更に、溝内の
多結晶シリコン領域にリン原子を拡散してＮ型高濃度の
非単結晶半導体領域からなる接続領域２ｂを形成する。
この場合、多結晶シリコン領域では惧結晶シリコンより
も不純物原子の拡散係数が大きいので拡散源の不純物濃
度を低・くシたり拡散温度を下げるなどして横方向の拡
散を非常に小さくすることができる。
も不純物原子の拡散係数が大きいので拡散源の不純物濃
度を低・くシたり拡散温度を下げるなどして横方向の拡
散を非常に小さくすることができる。
次に、第３図（ｅ＞に示すように１．接＃！頒域２ｂの
上にも酸１ヒ膜３ｃと同程度の酸化膜を形成する。
上にも酸１ヒ膜３ｃと同程度の酸化膜を形成する。
最後に、コレクタ２人面にＰ型のベース４及びベース７
１表面にＮ型のエミッタ５を形成し、更に酸化膜３ｃの
所定の位置に接続用窓を開孔しそこにエミッタ、ベース
及びコレクタ電極６ｅ、６ｂ及び６Ｃを形成すれば、第
１図に示す本発明の第１の実施例の半導体装置ができる
。
１表面にＮ型のエミッタ５を形成し、更に酸化膜３ｃの
所定の位置に接続用窓を開孔しそこにエミッタ、ベース
及びコレクタ電極６ｅ、６ｂ及び６Ｃを形成すれば、第
１図に示す本発明の第１の実施例の半導体装置ができる
。
以上説明したように本発明は、エピタキシャル層表面か
ら埋込層に至る講に不純物を含む非単結晶半導体領域か
らなる接続領域を充填することによって、構法がりの少
い面積利用効率の良い接続領域を形成することが出来、
より一層素子パターンを微細化した超高集積度の半導体
装置が実現できるという効果がある。
ら埋込層に至る講に不純物を含む非単結晶半導体領域か
らなる接続領域を充填することによって、構法がりの少
い面積利用効率の良い接続領域を形成することが出来、
より一層素子パターンを微細化した超高集積度の半導体
装置が実現できるという効果がある。
するための断面図、第４図は従来の半導体装置の一例の
断面図である。
断面図である。
１・・・シリコン基板、２．２’、２”・・・コレクタ
、２ａ、２ａ’ 、２ａ”−−−埋込層、２ｂ、２ｂ’
２ｂ″・・・接続領域、２Ｃ・・・多結晶シリコン膜、
３ａ、３ａ’ 、３ａ”−−−素子分離領域、３ｂ。
、２ａ、２ａ’ 、２ａ”−−−埋込層、２ｂ、２ｂ’
２ｂ″・・・接続領域、２Ｃ・・・多結晶シリコン膜、
３ａ、３ａ’ 、３ａ”−−−素子分離領域、３ｂ。
３ｂ’ 、３ｂ″、３ｃ、３ｃ’ 、３ｃ″・・・酸化
膜、４．４′、４”・・・ベース、５．５’、５”・・
・エミッタ、６ｂ、６ｂ′、６ｂ”・・・ベース電極、
６ｃ。
膜、４．４′、４”・・・ベース、５．５’、５”・・
・エミッタ、６ｂ、６ｂ′、６ｂ”・・・ベース電極、
６ｃ。
６ｃ′、６ｃ″−コレクタ電極、６ｅ、６ｅ’ 。
６ｅ ・・・エミＪツタ電極、７，８・・・ホトレジス
ト膜。
ト膜。
Claims (1)
- 所定の深さに埋込層を有する不純物層に形成した表面
から前記埋込層に至る溝を非単結晶の半導体からなる接
続領域で充填したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24500688A JPH0290625A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24500688A JPH0290625A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290625A true JPH0290625A (ja) | 1990-03-30 |
Family
ID=17127174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24500688A Pending JPH0290625A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290625A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205953A (ja) * | 1987-02-23 | 1988-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-09-28 JP JP24500688A patent/JPH0290625A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205953A (ja) * | 1987-02-23 | 1988-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4140558A (en) | Isolation of integrated circuits utilizing selective etching and diffusion | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| GB2148591A (en) | Semiconductor device isolation grooves | |
| US3873989A (en) | Double-diffused, lateral transistor structure | |
| EP0193934B1 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
| JP3528750B2 (ja) | 半導体装置 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| JPH0290625A (ja) | 半導体装置 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPH10294456A (ja) | 半導体装置 | |
| JPH05506749A (ja) | 絶縁された単結晶シリコンアイランドの製法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| EP0367293A2 (en) | Semiconductor device with a self-aligned base, and method of manufacturing the same | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPH02272745A (ja) | 半導体装置の製造方法 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| JPH0322570A (ja) | 半導体装置 | |
| JP2924764B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5846062B2 (ja) | 半導体装置及びその製法 | |
| JPH04102356A (ja) | 半導体集積回路及びその製造方法 |