JPH05506749A - 絶縁された単結晶シリコンアイランドの製法 - Google Patents

絶縁された単結晶シリコンアイランドの製法

Info

Publication number
JPH05506749A
JPH05506749A JP91504178A JP50417891A JPH05506749A JP H05506749 A JPH05506749 A JP H05506749A JP 91504178 A JP91504178 A JP 91504178A JP 50417891 A JP50417891 A JP 50417891A JP H05506749 A JPH05506749 A JP H05506749A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
silicon
doping
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP91504178A
Other languages
English (en)
Other versions
JPH07105440B2 (ja
Inventor
フォークト　ホルガー
Original Assignee
フラウンホーファー・ゲゼルシャフト　ツア　フェルデルンク　デル　アンゲワンテン　フォルシュンク　アインゲトラーゲナー　フェライン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー・ゲゼルシャフト　ツア　フェルデルンク　デル　アンゲワンテン　フォルシュンク　アインゲトラーゲナー　フェライン filed Critical フラウンホーファー・ゲゼルシャフト　ツア　フェルデルンク　デル　アンゲワンテン　フォルシュンク　アインゲトラーゲナー　フェライン
Publication of JPH05506749A publication Critical patent/JPH05506749A/ja
Publication of JPH07105440B2 publication Critical patent/JPH07105440B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 絶縁された単結晶シリコンアイランドの製法本発明は絶縁された単結晶シリコン アイランドの製法に関する。
かかる本発明の主題は集積マイクロエレクトロニック回路の製造工程の一部分で ある。
米国特許第３．８９７．２７４号明細書に加えて、１９８７年１１月２６日発行 の技術誌エレクトロニクスの１２７頁〜１２９頁においても既に、絶縁されたシ リコンアイランドの製法が開示されているが、これによると、ソリコンアイラン ド・を絶縁するための埋込二酸化シリコン層かイオン注入法によって形成されて おり、その後、シリコンアイランドを側面から規制するいくつかの溝の境界を定 めるため、溝エツチングマスクが形成され、これによって溝は埋込二酸化シリコ ン層の深さまでエツチングされ、この溝にはその後絶縁体が充填される。米国特 許第３，８９７．２７４号明細書の製法に於いては、いくつかのエピタキシャル 成長層内での酸素注入法が採られるため、その後高温のアニーリング工程が必要 となるが、この工程で様々な層のドーピングが互いに溶は合うため、望ましいド ーピングの順序を決める際に大きな制約を受けることになる。このための代案と しては、低い加速電圧（Ｂｅｓｃｈｌｅｕｎｉｇｕｎｇｓｓｐａｎｎｕｎｇｅｎ 　）が望ましい場合、高濃度にドーピングされた基板上に先ず酸素の注入を行い 、その後エピタキシャル成長層を形成する方法も記載されている。しかし、基板 への低濃度のドーピングが必要な場合、この代案製法は適用できない。
欧州特許（ＢＰ）０３２８３３１Ａ２によつて、溝をエツチングするための溝エ ツチングマスクを提供すること、埋込酸化層の深さにまで溝をエツチングするこ と、溝側壁へ高濃度のドーピングを導入し、その抜溝を絶縁し充填することが知 られている。
欧州特許（ＢＰ）０３２５１６１Ａ２によっては、溝の充填にポリシリコンを使 用することが知られている。
ドイツ特許（ＤＥ）Ａｔ−２４５１８６１の文献によって、シリコン基板内での 絶縁された単結晶シリコンアイランドの製法が既に開示されており、ここでシリ コンアイランドは、基板に対して非導電性絶縁層によって絶縁されている。この ような構造を作製するために、る。必要があれば、００層をその中に拡散するこ ともできる。絶縁酸化層はその後で成長する。約２５０マイクロメーターの層の 厚さを持つポリシリコン層が次に堆積され、この層は次の基板層を構成する。単 結晶シリコン層はこの段階で、アイランドが分離されるまで機械的に研磨される 。かかるアイランドにおいては、横型の低電圧の素子構造体（Ｂａｕｅｌｅｍｅ ｎｔｅ）や低電力の素子構造体を集積することができる。上記の製造工程に従っ て、ポリシリコンを堆積することにより作製された基板は、多結晶構造を持って いるため、縦裂の素子構造体を作製することは不可能である。絶縁された単結晶 シリコンアイランドを作製するこの公知の製法の不都合な点はさらに、集積回路 のための通常の製造工程への組み込みが困難な製造工程を必要とすることである 。さらにこの公知技術は非常にコストが高い。
ワイ、オオハタ（Ｙ、　０ｈａｔａ）とティ、イズミタ（Ｔ、　［ｚｕｍｉｔａ ）による技術刊行物“非導電的に分離されたインテリジェントパワースイッチ” 　［ＥＥＥ　Ｃｕ５ｔ、［ｎｔ、　Ｃ１ｒｃ、　Ｃｏｎｆ、　１９８７年の４４ ３頁〜４４６頁には、絶縁されたシリコンアイランドを作製するためのもう一つ の製法が開示されている。この製法においては、絶縁は溝によって行われている 。この刊行物のなかに記載される構造をもつパワースイッチの作製は、ｎ領域で 引き続いて起こるエピタキシャル層の成長に加えて、ウェーハポンディングや、 後に形成される縦型パワートランジスタの上部でのエピタキシャル層及び酸化層 のエツチングが必要となる。この公知の方法に不可欠な上記以降の製造工程、す なわちつ工−ハ表面の研磨やラッピングは、集積回路の製造とは異質なものであ るため、ここに記載される製造工程は、集積回路の製造全体において、その他の 製造過程との両立性をもたないという点で、満足できるものではなかった。
アイ、ジー　ストー７（１，Ｇ、　５ｔｏｅｖ　）その他による技術刊行物“シ リコン内にイオンビームによって合成された埋込酸化層と窒化層とを用いたエツ チングストップ構造の形成”センサー及びアクチュエーター！１ｈ１９　１９８ ９年の１８３頁〜１９７頁には、薄膜をエツチングする際のエツチングストップ として、注入されたいくつかの酸化層の使用が開示されている。
エフ、ニス、ベラカー（Ｆ、　Ｓ、　Ｂｅｃｋｅｒ　）その他による技術刊行物 “溝ドーピングのためのテトラエチルオルソシリケート（ＴＥ０１）アルセノ珪 酸ガラス（Ａｒｓｅｎｏｓｉｌｉｃａｔｅｇｌａｓｓ（Ａ　ｓ　Ｓ　Ｇ）　）の 低圧力堆積”　ＥＳＣＥｘｔ、　Ａｂｓｔｒ、　Ｐｒｏｃ、　Ｎａ８６−２　１ ９８６年の３９６頁以降には、溝の被覆不純物としてのヒ素の使用が開示されて いる。この刊行物には、ポリシリコンや堆積酸化物（ＴＥ０１）による溝の充填 も記載されている。
エイ、アンドレイニ（Ａ、　Ａｎｄｒｅｉｎｉ）その他による技術刊行物“バイ ポーラリニア、ＣＭＯＳロジック、及びＤＭＯＳパワーパーツを結合する新しい 集積シリコンゲート技術”［ＥＥＥ　Ｔｒ、　Ｅｌｅｃ、　Ｄｅｖ、、　Ｖｏｌ 、　ＥＤ−３３＆１２　１９８６年）２０２５頁〜２０３０頁ニハ、ＢＣＤＭＯ ８絶縁体によって絶縁されるいくつかの領域を持つ集積回路を製造するためのＢ 　ＣＤＭＯＳ製法が開示されており、ここでは、３つの別々のマスクによって、 最初に注入によって埋込１０層が形成され、その後ｐ３分離拡散が行われ、さら にｎ＋の結合拡散がそれに続く。ＢＣＤＭＯＳ絶縁体はかなりの空間を必要とし 、非導電性分離は必要としない。寄生ｐ−ｎ接合による影響が起こり得る。更に 、縦型ハイパワートランジスタはＢＣＤＭＯＳ製法で集積することはできなこの 先行技術を出発点として、本発明の目的とするところは、一方で集積電子回路の 製造工程に問題なく統合されることができ、他方で作製されるシリコンアイラン ドの改良された電気的絶縁体を提供することのできる、絶縁された単結晶シリコ ンアイランドの製法を示すことである。
絶縁された単結晶シリコンアイランドの製造工程に関して、上記の目的は請求項 １及び２でそれぞれ示される製造工程によって可能となる。
本発明の製法による好適な実施例及び改良例は、従属請求項において開示されて いる。
本発明に従った製法の実施例及び、本発明の製法を用いて作製された回路の構造 については、添付の図面を参照しながらこれよりさらに詳しく説明していくこと とする。
図１〜３は、絶縁されたシリコンアイランドを作製するための本発明の製法の第 一の実施例における第一の半導体ウェー／−の断面図であり、 図４は、本発明による製法の第二の実施例によってシリコンアイランドが作製さ れる第二の半導体ウェーハの断面図であり、図５は、本発明による製法の第三の 実施例によってシリコンアイランドか作製される第三の半導体ウェーハの断面図 であり、図６は、本発明による製法の第四の実施例によってノリコンアイランド か作製される第四の半導体ウェー１１の断面図であり、図７は、図６に示すシリ コンアイランドをもつ第四の半導体つ工−ハの平面図であり、 図８は、本発明による製法の第五の実施例によってシリコンアイランドが作製さ れる第五の半導体ウェー７１の断面図である。
図１〜３で示される、本発明による製法の第一の好適実施例において、絶縁され た単結晶シリコンアイランドを作製する連続工程は、高濃度にドーピングされる 単結晶基板の選定から始められる。ｎ９基板ｌの場合、この基板はヒ素もしくは アンチモンでドーピングされる。ｐ３基板の場合、不純物はホウ素を含むものと なる。高濃度にドーピングされた基板が望ましくない場合は、低濃度にドーピン グされた基板を使用してもよいが、その表面に近い層はイオン注入法によって高 濃度にドーピングされており、その後アニーリングが行われている。後者の場合 、表面に近い層のドーピングは、後述されるように引き続いて行われる酸素の注 入の前に行われなければならず、これは、埋込絶縁体の上に設置されたシリコン 層が、不純物注入の間、非結晶の状態になってしまい、もはや単結晶構造にアニ ールできないからである。
図１で示される実施例中において、高濃度にドーピングされた基板ｌもしくはそ の表面近くに高濃度にドーピングされた層を持つ低濃度ドーピング基板（図示せ ず）をもとにして、その後、埋込絶縁ＳｉＯ２層２の形成のための酸素注入が行 われる。これによって、埋込絶縁５ｉＯｚ層２によって絶縁されるｎ″″シリコ ン″２９３２層３゜ その後、このようにして作製された層構造１，２．３の熱アニーリングが行われ 、かくしてｎ４シリコン層３は抵抗値の低い高度の単結晶層となる。
低濃度のｎもしくはｐのドーピングを行ったシリコンエピタキシャル層４は、好 適な厚みである１〜１０マイクロメーターで次に堆積される。この層４の上には 、約８〜２５ナノメーターの厚みを持つパッド酸化層５が堆積もしくは熱成長に よって形成される。このパッド酸化層５の上には、１００〜２００ナノメーター の厚みをもつ窒化層６が堆積されこの層は後に続く拡散工程での拡散障壁として 作用する。最後に、窒化層６の上には約１マイクロメーターの厚みを持つ最終酸 化層７が堆積される。
フォトリソグラフィ工程によって、パッド酸化層５、窒化層６、及び最終酸化層 ７からなる溝エツチングマスク５，６．７は、通常それ自体で次に作られる溝の 境界を定めるように構成される。好適な実施例に於けるこの溝の幅は、約１〜１ ．５マイクロメーターである。
この溝エツチングマスク５，６．７によって、溝８は図２に示すごとくエツチン グストップマスクとして作用する埋込５ｉＯｚｌｉ＃の深さにまでエツチングさ れる。
溝８のエツチングの後、リン、ヒ素もしくはホウ素が溝側壁９に拡散され、これ によって埋込５ｉＯａ層２が高濃度にドーピングされた側壁９を介して、半導体 のウェーハ表面に連結される。この拡散工程において、窒化層６はそれが被覆し てい°る半導体ウェーハの表面を保護するために、拡散障壁として作用する。
図３かられかるように、そこで示される実施例は、熱酸化によって熱側壁酸化層 １０を形成することより、溝側壁９への絶縁体を提供する。熱酸化の代わりに、 堆積された側壁酸化層を形成するための酸化物堆積ももちろん同様に実施可能で ある。
次に、溝８はポリシリコンで充填される。溝８をＴＥＯ３酸化物で充填すること も同様に可能である。
溝８をポリシリコン１１で充填した後、最終酸化層７は取り除かれる。
続く製造工程では、溝８を絶縁するために、半導体ウェーハ表面上（図３の参照 番号は１２）の溝８の表面領域において、ポリシリコンＩ■の一部酸化が行われ る。これを行うにあたっては、窒化層６がマスクとして作用する。
その後、窒化層６は除去される。絶縁された単結晶シリコンアイランドを作製す るのに適した製法はかくの如くにして終結する。望ましい素子構造体もこの段階 においてなら、シリコンアイランドに導入することが可能である。そのような素 子構造体（Ｂａｕｅｌｅｍｅｎｔｅ）とは、ＮＭＯ３，ＰＭＯ３、バイポーラト ランジスタ、準縦型パワートランジスタ、横型高耐圧トランジスタもしくはその 他の素子などであってもよい。
前述のように、図示された実施例に用いられる高濃度でドーピングされた基板ｌ を用いる代わりに、表面付近に高濃度にドーピングされた層を持つ低濃度ドーピ ングの基板を用いることも同様に可能であり、これはイオン注入法とアニーリン グによって作製される。゛フォトリソグラフィにおいて、表面近（の層の高濃度 のドーピングが行われる前に、最初にドーピング注入マスクを作製することによ って、このドーピング注入を部分的に規制することができる。
埋込Ｓ　ｉ　０２層２の外側領域にあるシリコンエピタキシャル層が直接基板ｌ に接触するよう、埋込Ｓ　１０　を層を生成するための酸素の注入において、マ スクを用いることも又可能であり、それは他のものと共に、後述される図４によ る実施例においても実施されていることである。
図１〜３を参照して記載される構造は、埋込５ｉｎｓ層２の絶縁破壊電圧（Ｄｕ ｒｃｈｂｒｕｃｈｓｐａｎｎｕｎｇ）のためにその耐圧強度（Ｓｐａｎｎｕｎｇ ｓｆｅｓｔｉｇｋｅｉｔ）内に制限されている。好適な実施例で選択されている ように、この層は０．３５マイクロメータの厚みを持ち、絶縁破壊電圧は約２５ ０ｖとなっている。溝エツチングの技術的な理由で、溝の深さ及びエピタキシャ ル成長層４の厚みは約１０マイクロメーター未満でなければならない。シリコン アイランドの外側に集積された縦型素子構造体の絶縁破壊電圧はかかる事由で１ ５０Ｖ未満に制限されている。シリコンアイランドの外側に集積されているこれ らの縦型素子構造体に、１５０Ｖ以上の絶縁破壊電圧を供給することが望ましい 場合は、図４を参照して説明される実施例中の絶縁破壊電圧の値は、これ以降説 明される使用技術の選択によって、５ｉＣＬ層の酸化絶縁破壊電圧に対応する値 か、もしくは図５による実施例のように、はとんど任意の高レベルを保持する値 にまで引き上げることも可能である。
図４による実施例においては、第一の層厚をもつ単結晶シリコンエピタキシャル 層４ａが、高濃度にドーピングされた基板ｌ上に最初に成長する。この製造工程 の次には、ドーピングマスクを用いたイオン注入法による、この第一シリコンエ ピタキシャル層４ａの部分的な高濃度のドーピングが行われる。このドーピング の後には、このように作製された層構造１．４ａのアニーリングが行われる。
この後、このドーピングマスクを用いて、絶縁された埋込５ｉｎｓ層２を作製す るため、ドーピングされたシリコンエピタキシャル層４ａへの酸素注入が行われ る。作製されたこの構造は、この後熱的にアニーリングされる。さらに引き続い て、第二の層厚を持つ第二のシリコンエピタキシャル層４ｂが成長する。第二シ リコンエピタキシャル層４ｂの層の厚みは、約１−１０マイクロメーターである 。
最初に記載されたシリコンエピタキシャル層の厚さは、第二シリコンエピタキシ ャル層の厚みの分だけ、その耐圧強度に必要とされる全体的な厚みより薄くなっ ている。このような埋込酸化物２上のエピタキシャル層厚は溝絶縁を行うに相応 しい１−１０マイクロメーターの値をとるが、その一方５ｉｎｓ層２の外側の両 方のエピタキシャル層４ａ、４ｂの全体の厚みは、望ましい絶縁電圧に適合する 。
このようにして、図４に示す実施例は、最大限１０マイクロメーターの溝の深さ を保持するので、埋込酸化物もしくは５ｉｎｓ層それぞれの約２５０ｖの絶縁電 圧に対応するシリコンアイランドの耐圧強度を有している。
もしこの耐圧強度が十分でなくても、図５で示される実施例なら相応しいものと なる。図５に示す構造の作製には、図４を参照して説明される製造工程に加えて 、第二のエピタキシャルシリコン層４ｂの成長の前に、ドーピングマスクを用い た、８１０７層２の下深くへの不純物注入工程が含まれており、その結果、基板 １と逆にドーピングされた層１３が絶縁５ｉＯ＝層２下に形成される。基板ｌと 逆にドーピングされたこの層１３は、接続領域１４によって半導体ウェーハ表面 にまで延長されている。接続領域１４は、第二シリコン層４ｂのエビタキソヤル 成長後の深い拡散によって形成することもできる。もしくは、もう一つの方法と して、溝側壁９のドーピングによって、基板１と逆にドーピングされた層１３と ウェーハ表面の間の伝導性接続を行うことも可能である。
図５に示す実施例では、シリコンアイランドが１００ＯＶ以上の耐圧強度を有し ている。この高耐圧強度は、特定電位を層１３に印加することによって達成でき るものであり、結果的に層１３に近接するｐ−ｎ接合部に遮蔽する方向での極性 を与えることになる。このような電圧の大部分は、基板の中に形成されたｐ−ｎ 接合部において低下する。
半導体アイランド上に形成された素子構造体が電気的な絶縁効果に加えて、断熱 効果も得るために、本発明では下記でその製造工程に従って説明されるように、 図６〜８までに示す構造を提供している。
素子構造体の断熱は、例えばこれらの素子構造体力用５０°Ｃ以上の温度で作動 するべきガスセンサーのトランジスタ等である場合に重要となる。このような素 子構造体を断熱状態で設置できれば、熱をもった回路部分に比べて、残りの回路 部分は冷たいままなので、熱容量が小さくても構わないようになる。
図６で示される構造を作製するために、図１〜３で説明されたタイプの構造と、 既に説明された製造工程とか、その最初の構造として用いられる。いずれを適用 するかによって高濃度でドーピングされたノリコンエビキンヤル層３もしくは側 壁９のドーピングを省略することかできる。更に、本発明に示す工程の改良例に よれば、シリコン領域１．　４とも低濃度のドーピング領域であってもよい。更 に、全領域もしくは部分的な酸素の注入は、そのとちらも同じように可能である 。図１〜３に示された製造工程に加えて、下記の追加工程が遂行される。
半導体ウェーハの背面には、窒化シリコンもしくは酸化シリコンからなることが 可能な背面マスクが設けられる。ウェーハの背面のこのマスクは、フォトリソグ ラフィによって部分的に開口している。
このように構成されたエツチングマスクは、マスクした状態でエツチングストッ プとして作用する埋込Ｓｉ０ｇ層２と共に、背面からシリコンウェーハへの次の 異方性エツチングを制限するために作用する。この方法においては、シリコン薄 膜１５が形成され、その厚みは、埋込Ｓｔ○７層と、もしあればｎ１層３と、シ リコンエピタキシャル層４との厚さの合計に相当する。
形成されたソリコン薄膜１５の厚みは、約２〜１０マイクロメーターである。そ のドーピングはエピタキシャルの成長によって規定される。薄膜のサイズは、ウ ェーハ背面のマスクの開口部と異方性エツチング溶解のエツチング角度とによっ て決定され、その角度は例えば（＋００）面方位を育するシリコン基板に対して 、５４．７９であってもよい。
このような製法で製造された半導体構造は、断熱されたシリコン薄膜１５を有す ることになる。なぜなら、薄膜層１５が空気によって上方向及び下方向に断熱さ れており、横方向の断熱はシリコンアイランドを囲む少なくとも一つの溝８で行 われ、しかも溝８自体かエツチングされた自由領域に位置しているためである。
熱移動は、空気もしくは溝８を介してのみ行われるが、その溝は少なくともその 一部が酸化物で充填されており、酸化物の熱伝導率が低いため、高い熱抵抗率を 有する。溝８に充填する材料の選択によって、この溝は酸化物とポリシリコンで 充填されたり、もしくは例えばＴＥＯＳのようなＣＶＤ酸化物で完全に充填され たりする。
熱移動は、横方向に溝を介してのみ行われる。酸化物の熱伝導率はシリコンの熱 伝導率の１００分の１しかないため、効果的な１マイクロメーターの酸化物の厚 みを持つ堆積酸化物、熱酸化物、もしくはポリシリコンが充填された溝は、１０ ０マイクロメーターの幅を持つシリコン薄膜の断熱効果に匹敵する断熱効果を育 することになる。
このような薄膜構造の平面図を図７に示す。
図６と７の実施例と比べて更に大きな断熱効果が要求される場合は、図８に示す 実施例に図示されるように、いくつかの溝８を連続して熱的に接続することがで きる。この実施例においては、二つかそれ以上の溝が同心的にシリコンアイラン ドの回りに配され、全ての溝はエツチングされた自由領域に位置づけられている 。これによって、シリコン薄膜１５は、非常に小型で、それでいて安定した断熱 構造となる。この薄膜は、本発明による製造工程のため、単一結晶となる。例え ば熱及び温度計測をするためのセンサー素子を集積する際、上記のように集積す ることも可能である。
ＦＩＧ、２ ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、６ 要約書 シリコンアイランドの電気的絶縁及び断熱を向上させるための製法であり、以下 の工程を含む、埋込絶縁Ｓｉｎ、層（２）を製造するための、高濃度にドーピン グされた単結晶シリコン領域（ｌ；４ａ）への酸素の注入工程であって、この高 濃度のドーピング単結晶シリコン領域は、低濃度の基板の表面近くの層をイオン 注入法によって高濃度にドーピングしその後アニーリングすることにより製造さ れ、このイオン注入は、酸素注入による埋込絶縁５ｉＯｔ層（２）の作製の前に 行われる１作製された積層構造（１，２，３）のアニーリング工程：単結晶シリ コンエピタキシャルＩＩ（４，４ａ。
４ｂ）の堆積工程であって、そのドーピングは高濃度にドーピングされたシリコ ン領域の濃度より低い；シリコンエピタキシャル層（４，４ｂ）上のドーピング 物質拡散障壁（６）を含む溝エツチングマスク（５，６，７）の作製工程：フォ トリソグラフィによる溝（８）の形成工程：エツチングストップマスクとして作 用する埋込絶縁５ｉＯｚ層（２）の深さにまで至る溝（８）のエッチング工程； 溝側壁（９）への高濃度ドーピングの導入工程；ｒｌｌｌｌｌ壁（９）の絶縁（ １０）工程：及び溝（８）の充填（１１）の工程。
手続補正書 平成５年１月１９日

Claims (1)

  1. 【特許請求の範囲】 １．絶縁された単結晶シリコンアイランドの製法であって、以下の製造工程を備 える： −埋込絶縁ＳｉＯ２層（２）を形成するため、高濃度にドーピングされた単結晶 シリコン領域（１；４ａ）へ酸素を注入する工程であって、この高濃度にドーピ ングされた単結晶シリコン領域は、イオン注入とそれに続くアニーリングとによ って、低濃度ドーピング基板の表面に近い層に高濃度のドーピングを施すことに よって作製されたものであり、このイオン注入は、埋込絶縁ＳｉＯ２層（２）を 形成するための酸素注入の前に行われる；−作製された層構造（１，２，３）の アニーリング工程；−単結晶シリコンエピタキシャル層（４，４ａ，４ｂ）の堆 積工程であって、これらのドーピングは、高濃度にドーピングされたシリコン部 分と比較すると低濃度のものである；−シリコンエピタキシャル層（４，４ｂ） 上に不純物拡散障壁（６）を含有する溝エッチングマスク（５，６，７）を作製 する工程； −フォトリソグラフィによって溝（８）を形成する工程；−エッチングストップ マスクとして作用する埋込絶縁ＳｉＯ２層（２）の深さに至る溝（８）のエッチ ングを行う工程；−溝側壁（９）へ高濃度ドーピングを導入する工程；溝側壁（ ９）を絶縁（１０）する工程；及び溝（８）を充填（１１）する工程。 ２．絶縁された単結晶シリコンアイランドの製法であって、以下の製造工程を備 える： −埋込絶縁ＳｉＯ２層（２）を形成するため、単結晶シリコン領域（１；４ａ） へ酸素を注入する工程；−作製された層構造（１，２，３）のアニーリング工程 ；−単結晶シリコンエピタキシャル層（４，４ａ，４ｂ）の堆積工程であって、 これらのドーピングは、高濃度にドーピングされたシリコン部分と比較すると低 濃度のものである；−シリコンエピタキシャル層（４，４ｂ）上に不純物拡散障 壁（６）を含有する溝エッチングマスク（５，６，７）を作製する工程； −フォトリソグラフィによって溝（８）を形成する工程；−エッチングストップ マスクとして作用する埋込絶縁ＳｉＯ２層（２）の深さに至る溝（８）のエッチ ングを行う工程；−溝側壁（９）を絶縁（１０）する工程；−溝（８）を充填（ １１）する工程； −シリコンウェーハ背面上の背面マスクを作製する工程；−フォトリソグラフィ によって背面マスクに部分的開口部を形成する工程；及び −シリコンウェーハ背面から、マスクの部分的開口部を通じて、エッチングスト ップとして作用する埋込絶縁ＳｉＯ２（２）に至るまでシリコン（１）の異方性 エッチングを行う工程。 ３．背面マスクが窒化シリコンもしくは酸化シリコンからなることを特徴とする 請求項２に記載の製法。 ４．少なくとも二つの溝（８）が同心的に配置されていること、及び異方性エッ チングによってシリコンウェーハ内に製造されたシリコン薄膜部が、同心的に延 長された溝（８）で囲まれるように、背面マスクの部分的開口部が配置されてい ることを特徴とする請求項１乃至３のいずれかに記載の製法。 ５．それ自体で閉じている溝（８）がシリコンアイランドの境界を構成すること を特徴とする請求項１乃至４のいずれかに記載の製法。 ６．溝（８）にポリシリコンが充填され、その後、溝エッチングマスク（５，６ ，７）の少なくとも一部（６，７）が最終的に取り除かれる前に、溝（８）の絶 縁用ポリシリコンが半導体ウェーハ表面の領域で部分的に酸化（図３では、参照 番号１２）されることを特徴とする請求項１乃至５のいずれかに記載の製法。 ７．高濃度にドーピングされた単結晶シリコン領域が高濃度にドーピングされた シリコン基板（１）より成ることを特徴とする請求項１乃至６のいずれかに記載 の製法。 ８．シリコン領域でのｎ＋ドーピングの場合の不純物がヒ素もしくはアンチモン を含有することを特徴とする請求項１乃至７のいずれかに記載の製法。 ９．シリコン領域でのｐ＋ドーピングの場合の不純物がホウ素を含有することを 特徴とする請求項１乃至８のいずれかに記載の製法。 １０．堆積された単結晶シリコンのエピタキシャル層（４，４ａ，４ｂ）が１〜 １０マイクロメーターの厚みを持つことを特徴とする請求項１乃至９のいずれか に記載の製法。 １１．溝エッチングマスク（５，６，７）を作製するための工程が、−酸化層（ ５）の堆積もしくは熱成長；−窒化層（６）の堆積；及び −酸化層（７）の堆積 の部分工程を含むことを特徴とする請求項１乃至１０のいずれかに記載の製法。 １２．堆積されもしくは熱成長した酸化層（５）が８〜２５ナノメーターの厚み であることを特徴とする請求項１１に記載の製法。 １３．窒化層（６）が１００〜２００ナノメーターの厚みを有することを特徴と する請求項１１または１２に記載の製法。 １４．窒化層（６）の上に堆積された酸化層（７）が、約１マイクロメーターの 厚みであることを特徴とする請求項１１乃至１３のいずれかに記載の製法。 １５．溝（８）の幅が１〜１．５マイクロメーターであることを特徴とする請求 項１乃至１４のいずれかに記載の製法。 １６．溝側壁（９）に対して拡散によるドーピングを行うための不純物が、リン ，ヒ素もしくはホウ素を含有することを特徴とする請求項１乃至１５のいずれか に記載の製法。 １７．溝側壁（９）の絶縁が熱酸化もしくは酸化物堆積（図３では参照番号１０ ）によって有効ならしめられることを特徴とする請求項１乃至１６のいずれかに 記載の製法。 １８．溝（８）にポリシリコン（１１）が充填された後、窒化層（６）上に堆積 された酸化層（７）が取り除かれることを特徴とする請求項３乃至１７のいずれ かに記載の製法。 １９．溝（８）を絶縁するためのポリシリコン（１１）の部分的酸化（１２）に おいて、窒化層（６）がマスクとして作用し、この窒化層（６）はポリシリコン （１１）の部分的酸化（１２）が終わった段階で取り除かれることを特徴とする 請求項１１に直接的もしくは間接的に従属する請求項１１乃至１８のいずれかに 記載の製法。 ２０．シリコンアイランド内に素子構造体を作製することを特徴とする請求項１ 乃至１９のいずれかに記載の製法。 ２１．表面近くの層の高濃度ドーピングに先立って、ドーピング注入領域の部分 限定のためのドーピング注入マスクをフォトリソグラフィによって作製する工程 によって特徴づけられる請求項１乃至２０のいずれかに記載の製法。 ２２．埋込絶縁ＳｉＯ２層を部分的に限定するための酸素注入マスクを作製する 工程によって特徴づけられる請求項１乃至２１のいずれかに記載の製法。 ２３．高濃度にドーピングされた単結晶シリコン領域への酸素注入の製造工程及 び、単結晶シリコン層の堆積の製造工程が、下記の部分的段階を含むことを特徴 とする請求項１乃至２２のいずれかに記載の製法： −高濃度にドーピングされたシリコン基板（１１）上へ、第一の層厚を持つ第一 単結晶シリコンエピタキシャル層（４ａ）を堆積する工程； −ドーピングマスクを用いたイオン注入法によって、第一シリコンエピタキシャ ル層（４ａ）に部分的な高濃度のドーピングを行う工程； −作製された層構造（１，４ａ）をアニーリングする工程； −埋込絶縁ＳｉＯ２層（２）を製造するため、ドーピングマスクを用いてドーピ ングされた第一シリコンエピタキシャル層（４ａ）へ酸素を部分的に注入する工 程；−酸素注入部をアニーリングする工程；及び−第二の層厚を持つ第二シリコ ンエピタキシャル層（４ｂ）を成長させる工程。 ２４．第二の層厚が１〜１０マイクロメーターであること、及び、第一の層厚は シリコンアイランドの要求耐圧強度のための必要層厚から第二層厚を引いたもの であることを特徴とする請求項２３に記載の製法。 ２５．基板と逆にドーピングされた層（１３）を作製するため、第二シリコンエ ピタキシャル層（４ｂ）の成長段階に先立ち、埋込絶縁ＳｉＯ２層（２）の下部 にある第一シリコンエピタキシャル層（４ａ）へ不純物を注入する工程；及び基 板と逆にドーピングされた層（１３）と表面とが接続するように、深部への拡散 もしくは溝（８）の側壁（９）のドーピングによって、基板と逆にドーピングさ れた層（１３）のための接続部（１４）を製造する工程によって特徴づけられる 請求項２３または２４に記載の製法。
JP3504178A 1990-02-27 1991-02-26 絶縁された単結晶シリコンアイランドの製法 Expired - Lifetime JPH07105440B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4006158A DE4006158A1 (de) 1990-02-27 1990-02-27 Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4006158.2 1990-02-27
PCT/DE1991/000162 WO1991013463A1 (de) 1990-02-27 1991-02-26 Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel

Publications (2)

Publication Number Publication Date
JPH05506749A true JPH05506749A (ja) 1993-09-30
JPH07105440B2 JPH07105440B2 (ja) 1995-11-13

Family

ID=6401063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3504178A Expired - Lifetime JPH07105440B2 (ja) 1990-02-27 1991-02-26 絶縁された単結晶シリコンアイランドの製法

Country Status (4)

Country Link
EP (1) EP0517727B1 (ja)
JP (1) JPH07105440B2 (ja)
DE (2) DE4006158A1 (ja)
WO (1) WO1991013463A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201910C2 (de) * 1991-11-29 1995-05-11 Fraunhofer Ges Forschung Verfahren zum Herstellen einer Halbleiterstruktur für eine integrierte Leistungsschaltung mit einem vertikalen Leistungsbauelement
US5457068A (en) * 1992-11-30 1995-10-10 Texas Instruments Incorporated Monolithic integration of microwave silicon devices and low loss transmission lines
GB2327146A (en) * 1997-07-10 1999-01-13 Ericsson Telefon Ab L M Thermal insulation of integrated circuit components
DE102010028044B4 (de) * 2010-04-21 2017-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Drucksensor und Verfahren zu dessen Herstellung
DE102017212437B3 (de) 2017-07-20 2018-12-20 Infineon Technologies Ag Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
DE2451861A1 (de) * 1973-11-02 1975-05-15 Hitachi Ltd Integrierte halbleiterschaltungsbauelemente
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
JPS62266875A (ja) * 1986-05-14 1987-11-19 Nippon Denso Co Ltd 半導体圧力センサ
JPS6467935A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Manufacture of semiconductor device
KR910009318B1 (ko) * 1987-09-08 1991-11-09 미쓰비시 뎅끼 가부시기가이샤 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH07105440B2 (ja) 1995-11-13
EP0517727B1 (de) 1994-10-26
DE4006158C2 (ja) 1992-03-12
EP0517727A1 (de) 1992-12-16
DE59103366D1 (de) 1994-12-01
DE4006158A1 (de) 1991-09-12
WO1991013463A1 (de) 1991-09-05

Similar Documents

Publication Publication Date Title
US6171923B1 (en) Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
EP0220410B1 (en) A dynamic random access memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US6551944B1 (en) Process for manufacturing a semiconductor material wafer comprising single-Crystal regions separated by insulating material regions
EP0166218B1 (en) Silicon-on-insulator transistors
US4729006A (en) Sidewall spacers for CMOS circuit stress relief/isolation and method for making
US6835629B2 (en) Power integrated circuit with vertical current flow and related manufacturing process
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
JPH0344419B2 (ja)
US5856700A (en) Semiconductor device with doped semiconductor and dielectric trench sidewall layers
KR900001245B1 (ko) 반도체장치의 제조방법
JPS6226863A (ja) Ｍｏｓトランジスタとその製造方法
JP3014012B2 (ja) 半導体装置の製造方法
US6331470B1 (en) Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions
US6617646B2 (en) Reduced substrate capacitance high performance SOI process
JPH05506749A (ja) 絶縁された単結晶シリコンアイランドの製法
KR100319615B1 (ko) 반도체 장치에서의 소자격리방법
EP0929095B1 (en) Method for producing an SOI wafer
JPS6095969A (ja) 半導体集積回路の製造方法
TW442974B (en) Circuit-structure with a MOS-transistor and its production method
JPH11233616A (ja) 半導体装置及びその製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JP3150420B2 (ja) バイポーラ集積回路とその製造方法
CA1278391C (en) Enhanced density modified isoplanar process
JPH04280423A (ja) 半導体装置の製造方法
JPH0870038A (ja) 半導体装置の製造方法