JPS5818939A - 単結晶シリコン薄膜の製造方法 - Google Patents
単結晶シリコン薄膜の製造方法Info
- Publication number
- JPS5818939A JPS5818939A JP11733581A JP11733581A JPS5818939A JP S5818939 A JPS5818939 A JP S5818939A JP 11733581 A JP11733581 A JP 11733581A JP 11733581 A JP11733581 A JP 11733581A JP S5818939 A JPS5818939 A JP S5818939A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- substrate
- crystal silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁体、たとえば酸化シリコン換上に単結晶
薄膜を形成する方法に関するものである。
薄膜を形成する方法に関するものである。
従来のシリコン単結晶を用いた素子では、拡散層を形成
すると基板結晶との間に接合容量Ｏ；生じ、したがって
高速動作素子を得るには、非層に大きな電流を流して短
時間で、この容量を光゛４する必要があり、発熱等大き
な問題であった。この欠点を改善するためたとえばＳＯ
Ｓ結晶（８ｉ１ｉｃｏｎ ０ｎ８ｏｐＰｈｉｒａ）のよ
うに、単結晶認電体上に単結晶シリコンをエピタキシャ
ル成長させる技術が提案されている。 ＳＯＳ結晶を用
いれば、このような接仕容量を実質上黒くすることがで
きるため、低ｆｉｆｉで動作する高速素子を得ることが
可能となる。し力毎しＳＯ８結晶の場合には結晶性が悪
（、さらにフルミニウ＾等の不純物がシリコン中に導入
されるという欠点があり、良好な特性のものが得られず
。
すると基板結晶との間に接合容量Ｏ；生じ、したがって
高速動作素子を得るには、非層に大きな電流を流して短
時間で、この容量を光゛４する必要があり、発熱等大き
な問題であった。この欠点を改善するためたとえばＳＯ
Ｓ結晶（８ｉ１ｉｃｏｎ ０ｎ８ｏｐＰｈｉｒａ）のよ
うに、単結晶認電体上に単結晶シリコンをエピタキシャ
ル成長させる技術が提案されている。 ＳＯＳ結晶を用
いれば、このような接仕容量を実質上黒くすることがで
きるため、低ｆｉｆｉで動作する高速素子を得ることが
可能となる。し力毎しＳＯ８結晶の場合には結晶性が悪
（、さらにフルミニウ＾等の不純物がシリコン中に導入
されるという欠点があり、良好な特性のものが得られず
。
またｊｉ［の価格が高価なため、通常の単結晶シリコン
基板にくらべ高価である。また最近では、半結晶シリコ
ン基板に酸素を１０ ａｍ ４ｉ［イオン打込みし
、＃基板表面から少し中に入った位置に酸化シリコン層
を形成し、当該酸化シリフッ層上即ち基板表面に残る単
結晶シリコン層を利用してＭＯ８ｇ電界効果トランジス
タ全試作する試みもなされている。しθ）し、この方法
は、酸素のイオン打込みに栖めて長い時間を要し、実験
的には実現が”［であっても、ｍ作七た半導体装置ｔｉ
極めて爲価となってしまうという欠点を有する。
基板にくらべ高価である。また最近では、半結晶シリコ
ン基板に酸素を１０ ａｍ ４ｉ［イオン打込みし
、＃基板表面から少し中に入った位置に酸化シリコン層
を形成し、当該酸化シリフッ層上即ち基板表面に残る単
結晶シリコン層を利用してＭＯ８ｇ電界効果トランジス
タ全試作する試みもなされている。しθ）し、この方法
は、酸素のイオン打込みに栖めて長い時間を要し、実験
的には実現が”［であっても、ｍ作七た半導体装置ｔｉ
極めて爲価となってしまうという欠点を有する。
本発明は、上記のような従来の技術の欠点を排除しなが
らも、絶縁体上に単結晶シリコン層を設ける新規な手段
を提供するものであり、そのｌ！旨は、単結晶シリコン
基板上に第２の単結晶シリコン層をエピタキシャル成長
させ該第２の単結晶シ替コン層の表面に絶縁膜を形成し
単結晶シリコン基板の裏面から該単結晶シリコン基板金
とり去って第２の単結晶シリコン層茫露呈させ長衣を逆
転させて絶ｉｔｔｇ上の単結晶シリコン薄膜として利用
するものである。
らも、絶縁体上に単結晶シリコン層を設ける新規な手段
を提供するものであり、そのｌ！旨は、単結晶シリコン
基板上に第２の単結晶シリコン層をエピタキシャル成長
させ該第２の単結晶シ替コン層の表面に絶縁膜を形成し
単結晶シリコン基板の裏面から該単結晶シリコン基板金
とり去って第２の単結晶シリコン層茫露呈させ長衣を逆
転させて絶ｉｔｔｇ上の単結晶シリコン薄膜として利用
するものである。
以下、本発明を図面を用いて説明する。
第１図〜＠６図は、本発明の一実施例を説明するための
図であり、各主賛工根にあける断面を示す。図において
ｌは単結晶シリフン基板、１１は重・ −８ ＺｘｌＯ傷 以上の１Ｉｉ１ｉ濃度ｐ型層、２はエピタ
キシャル単結晶シリコン層、２１Ｆｉ酸化膜、３は多結
墨シリコン展を示す。
図であり、各主賛工根にあける断面を示す。図において
ｌは単結晶シリフン基板、１１は重・ −８ ＺｘｌＯ傷 以上の１Ｉｉ１ｉ濃度ｐ型層、２はエピタ
キシャル単結晶シリコン層、２１Ｆｉ酸化膜、３は多結
墨シリコン展を示す。
絶ＪＩａｉ２１として酸化シリコン族を用い九場合を例
にあげて具体的に工程を１ｍうて説明する。まず単結晶
シリコン４ｊ＆１０表面全体にポロ７等のｐｆＪ：Ｆ％
純智を２ｘｌｃ） ｅｘ 以上の高濃度になるよう
に拡散し、高Ａ ＊ ｐ １７１層１１を形成する。
にあげて具体的に工程を１ｍうて説明する。まず単結晶
シリコン４ｊ＆１０表面全体にポロ７等のｐｆＪ：Ｆ％
純智を２ｘｌｃ） ｅｘ 以上の高濃度になるよう
に拡散し、高Ａ ＊ ｐ １７１層１１を形成する。
（Ｊ１図＞／Ｘに工、ビタキシャル単結晶シリコンＭ２
ｔ−所望の厚さに形成する。（第２図）！いて熱酸化法
により酸化膜２１を所望の厚さに形成する。
ｔ−所望の厚さに形成する。（第２図）！いて熱酸化法
により酸化膜２１を所望の厚さに形成する。
（第３図）さらに該酸化膜２１の上にＣＶＤ法により多
結晶シ替ロン躾３ｔ−叉持膜として必要な厚さになるま
で形成する。（第４図）次いで単結晶シリコン基板ｌを
裏面側から除去する。この時少くとも最終凌階で工、チ
ンダ液としてエチレンジ７ミン、水及びピーカテコール
の混合液を用い、を工、チングを行えば高ｉｉＩ度ｐｊ
ｌＪ１１１１１が工、チングのスト、パーとして働き、
高濃度ｐ製着１１を残して単結晶シリコン基板ｌを除去
することができる。（８５図）このまま使用することが
できるが目的によっては最後に高濃度ｐ聾層１１を通常
のメカノケミカルエツチング法等により除法するととも
に鏡面研磨する。（第６図） このようにして得られたエピタキシャル単結晶層２は、
酸化ｊ１２１及び多結晶シリコン族３を支持体とする単
結晶シリコンＩｌｌ展として利用できる。
結晶シ替ロン躾３ｔ−叉持膜として必要な厚さになるま
で形成する。（第４図）次いで単結晶シリコン基板ｌを
裏面側から除去する。この時少くとも最終凌階で工、チ
ンダ液としてエチレンジ７ミン、水及びピーカテコール
の混合液を用い、を工、チングを行えば高ｉｉＩ度ｐｊ
ｌＪ１１１１１が工、チングのスト、パーとして働き、
高濃度ｐ製着１１を残して単結晶シリコン基板ｌを除去
することができる。（８５図）このまま使用することが
できるが目的によっては最後に高濃度ｐ聾層１１を通常
のメカノケミカルエツチング法等により除法するととも
に鏡面研磨する。（第６図） このようにして得られたエピタキシャル単結晶層２は、
酸化ｊ１２１及び多結晶シリコン族３を支持体とする単
結晶シリコンＩｌｌ展として利用できる。
この単結晶シ゛リコン薄屓をＳＯＳ ＃！Ｉ晶と比較す
ると結晶性は極めて良好であり、またアルミニウム等の
不純物がシリコン中に導入されることもない。
ると結晶性は極めて良好であり、またアルミニウム等の
不純物がシリコン中に導入されることもない。
従ってこの基板に形成した半一体集積回路では良好なり
ｔ′Ａ特性を得ること゛が容易であり、かつ拡飲層と基
板結晶と８間の接合容量を著しく低減でき、したがって
ＡＪＩ勅作、素子を容易に得ることができる。又ＭＯ８
ｆｉ記憶素子で１１題となっている４線による記憶内容
の変化に対しても、α線により電子・正孔対が生成され
る領域が単結晶シリコン薄膜の威厚゛の範−内に限定さ
れるため、α線に対して安定なＭＯ８ｆｉ記憶素子を容
易に得ることができる。
ｔ′Ａ特性を得ること゛が容易であり、かつ拡飲層と基
板結晶と８間の接合容量を著しく低減でき、したがって
ＡＪＩ勅作、素子を容易に得ることができる。又ＭＯ８
ｆｉ記憶素子で１１題となっている４線による記憶内容
の変化に対しても、α線により電子・正孔対が生成され
る領域が単結晶シリコン薄膜の威厚゛の範−内に限定さ
れるため、α線に対して安定なＭＯ８ｆｉ記憶素子を容
易に得ることができる。
なお、また、以上に述べた例で燻エピタキシャル単結晶
シｖ：２７層２は基板全ＷＪＫ形成されているが、本発
明は必ずしもこれに＠られるもので畦なく、基板の一部
処あるい砿特定のパターンに従って形成されていてもよ
い。またいったん基板全面に形成した後に一部をあるい
は特定のパター／に従って除去してもよい。こうすれば
、ｉ＆終的に得られた単結晶シリコン薄膜に形成する半
導体単核回路等のパターンに対庖した単舖晶シリコンの
分布が酸化膜で分離した状態で４られ、かつ戎面全体の
１！＆差を榴めて小さくできる。
シｖ：２７層２は基板全ＷＪＫ形成されているが、本発
明は必ずしもこれに＠られるもので畦なく、基板の一部
処あるい砿特定のパターンに従って形成されていてもよ
い。またいったん基板全面に形成した後に一部をあるい
は特定のパター／に従って除去してもよい。こうすれば
、ｉ＆終的に得られた単結晶シリコン薄膜に形成する半
導体単核回路等のパターンに対庖した単舖晶シリコンの
分布が酸化膜で分離した状態で４られ、かつ戎面全体の
１！＆差を榴めて小さくできる。
さらに、また以上に述べた例では、エピタキシャル単結
晶シリコン層２を形成し死後ＫＩ！！１縁戚として熱酸
化法Ｖζよる酸化膜を形成しさらに支持層としてＣＶＤ
法による多結墨シリコン痕を形成しているが、この発明
は必ずしもこれＫｉｔられるものではなく目的によって
は絶縁属として他の方法による酸化膜あるいは他の絶縁
ＩＩ４を用いてもよく、また支持層として他６方法によ
る多結晶シリコン躾あるいは他の支持層を用いてもよい
ことはいうまでもない。また目的によっては、絶縁膜を
省略することも町岨である。
晶シリコン層２を形成し死後ＫＩ！！１縁戚として熱酸
化法Ｖζよる酸化膜を形成しさらに支持層としてＣＶＤ
法による多結墨シリコン痕を形成しているが、この発明
は必ずしもこれＫｉｔられるものではなく目的によって
は絶縁属として他の方法による酸化膜あるいは他の絶縁
ＩＩ４を用いてもよく、また支持層として他６方法によ
る多結晶シリコン躾あるいは他の支持層を用いてもよい
ことはいうまでもない。また目的によっては、絶縁膜を
省略することも町岨である。
以上、詳細に説明したように、本発明−こよれば、絶縁
膜を支持基板とする結晶性の良いかつアルミニウムなど
の不純物が導入されていない単結晶シ替フン薄膜を得る
ことができ、従つて高速動作素子及びａ線に対し女定な
ＭＯ８ｆｉ記憶素子等を容易に得ることができるという
利点がある。
膜を支持基板とする結晶性の良いかつアルミニウムなど
の不純物が導入されていない単結晶シ替フン薄膜を得る
ことができ、従つて高速動作素子及びａ線に対し女定な
ＭＯ８ｆｉ記憶素子等を容易に得ることができるという
利点がある。
第１図〜第６図は本発明の一実施例’ｋｄ明するための
図で各主要工程における断面図である。 図中、１は単結晶シリコン基板、２はエピタキシャル単
結晶シリコン層、３は多結晶シリコン族、１１は高磯度
″ｐａｌ／１１．２１は酸化膜である。 代罪人弁理士内原 晋
図で各主要工程における断面図である。 図中、１は単結晶シリコン基板、２はエピタキシャル単
結晶シリコン層、３は多結晶シリコン族、１１は高磯度
″ｐａｌ／１１．２１は酸化膜である。 代罪人弁理士内原 晋
Claims (1)
- 【特許請求の範囲】 １、単結晶シリコン基板の表面に２Ｘ１０ ｃｍ以上
の不純物一度を有するｐａ１層を形成し、さらにその上
に第２の単結晶シリコン層をエピタキシ、ル成長法によ
り形成した後該エピタキシャル単結晶シリコン層の表面
に絶縁膜を形成し。 さらに該絶縁膜上に多結晶シリコン支持層を設け、その
後裏面側の単結晶シリコン基板を除去する際に前記ｐｆ
ｉ層を工、チングのスト、パーとして利用することを特
徴とする単結晶シリコン薄膜のＩｌ造方法。 λ 第２の単結晶シリコン層ｔ−特定パターンに応じて
形成した後に絶縁膜反び支持層を形成すること特許請求
の範囲第１項記載の単結晶シリコン薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11733581A JPS5818939A (ja) | 1981-07-27 | 1981-07-27 | 単結晶シリコン薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11733581A JPS5818939A (ja) | 1981-07-27 | 1981-07-27 | 単結晶シリコン薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818939A true JPS5818939A (ja) | 1983-02-03 |
Family
ID=14709169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11733581A Pending JPS5818939A (ja) | 1981-07-27 | 1981-07-27 | 単結晶シリコン薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500884B1 (en) | 1998-06-12 | 2002-12-31 | Daiso Co., Ltd. | Chlorine-containing polymer vulcanizing composition |
-
1981
- 1981-07-27 JP JP11733581A patent/JPS5818939A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500884B1 (en) | 1998-06-12 | 2002-12-31 | Daiso Co., Ltd. | Chlorine-containing polymer vulcanizing composition |
| US6815478B2 (en) | 1998-06-12 | 2004-11-09 | Daiso Co., Ltd. | Chlorine-containing polymer vulcanizing composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906594A (en) | Surface smoothing method and method of forming SOI substrate using the surface smoothing method | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| EP0501119B1 (en) | Method of producing semiconductor substrate | |
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| US5433168A (en) | Method of producing semiconductor substrate | |
| JPS62570B2 (ja) | ||
| JPS5818939A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS6057964A (ja) | 固体光電変換装置およびその製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JP2530175B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH0113210B2 (ja) | ||
| JPS5919350A (ja) | 集積回路用基板の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JPS5831515A (ja) | 半導体薄膜の製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH01146361A (ja) | 半導体装置 | |
| JPS6112018A (ja) | 半導体装置の製造方法 | |
| JPS5928052B2 (ja) | 半導体集積回路用基体の製造方法 | |
| JP2006253605A (ja) | 半導体基板及び半導体装置並びにそれらの製造方法 | |
| JPS59227137A (ja) | 半導体基板の製造方法 |