JPS5831515A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPS5831515A JPS5831515A JP56129059A JP12905981A JPS5831515A JP S5831515 A JPS5831515 A JP S5831515A JP 56129059 A JP56129059 A JP 56129059A JP 12905981 A JP12905981 A JP 12905981A JP S5831515 A JPS5831515 A JP S5831515A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ζO発明は集積回路装置や半導体装置部の製造に用−ら
れる半導体薄膜の!!遣方法に関する。
れる半導体薄膜の!!遣方法に関する。
近都、半導体集積回路の高密E化が進むに伴い半導体集
積回路の各素子寸法の微細化をはかつて横方向の集積度
を向上させる他に、Inりたん形成された素子構造の上
に絶縁膜を全面にわたって形成し、さらKこの絶縁膜上
にシリコン#膜を設けてこのシリコン薄膜を用いて素子
を形成するとbうようないわゆる三次元構造が盛んに研
究開発されている。とくに絶縁膜上に形成した多結晶シ
リコン膜をレーザビームによシ照射し、再結晶化させる
方法が注目されてbる・又、半導体集積回路の高速化が
進むに伴い半導体集積回路の各素子ある偽は配線部分と
基板シリコンとの也気谷皺を小さくすることが真壁な課
題となってbる。これまでによく用いられているpn接
合分離と比較すると、絶縁膜上に形成したシリコン狭を
用すればを生容斂を小さくできるので、この意味でも・
レーザビームによる再結晶化技術すなわちレーザアニー
リング技術が注目されているーなかでも絶縁−の−郁に
慾をあけ、下部基板として用するシリコン単結晶と絶縁
−上の多結晶シリコン−とが相接するようにした試料を
レーーV″7二−リングした場合には下部シリコン拳結
晶を結晶成艇の6子−として使えるため、絶縁属上の多
結晶シリコン膜が単結晶化しやすbという利点がある。
積回路の各素子寸法の微細化をはかつて横方向の集積度
を向上させる他に、Inりたん形成された素子構造の上
に絶縁膜を全面にわたって形成し、さらKこの絶縁膜上
にシリコン#膜を設けてこのシリコン薄膜を用いて素子
を形成するとbうようないわゆる三次元構造が盛んに研
究開発されている。とくに絶縁膜上に形成した多結晶シ
リコン膜をレーザビームによシ照射し、再結晶化させる
方法が注目されてbる・又、半導体集積回路の高速化が
進むに伴い半導体集積回路の各素子ある偽は配線部分と
基板シリコンとの也気谷皺を小さくすることが真壁な課
題となってbる。これまでによく用いられているpn接
合分離と比較すると、絶縁膜上に形成したシリコン狭を
用すればを生容斂を小さくできるので、この意味でも・
レーザビームによる再結晶化技術すなわちレーザアニー
リング技術が注目されているーなかでも絶縁−の−郁に
慾をあけ、下部基板として用するシリコン単結晶と絶縁
−上の多結晶シリコン−とが相接するようにした試料を
レーーV″7二−リングした場合には下部シリコン拳結
晶を結晶成艇の6子−として使えるため、絶縁属上の多
結晶シリコン膜が単結晶化しやすbという利点がある。
しかし現在の段階では、前述のごとき半導体集積回路を
形成する目的に対して十分良好な結晶性′iI:優るに
至ってiない。
形成する目的に対して十分良好な結晶性′iI:優るに
至ってiない。
以上a明した絶縁属上のシリコン膜の結晶性が十分良好
でなり原因の一つはシリコン単結晶基板ト多結晶シリコ
ン瞑が直接接している1合に1両者の中間に薄す慮化映
等の中間層が存在し、この中間層をもb−)九ん溶゛融
しなけれはならなiが、そのため再結晶化のための最適
レーザバ2−がシリコン単結晶基板が直磯多結晶シリコ
ン映と接してbる部分と絶縁膜が存在する部分とで異な
るととである・すなわち、前記中間〜をf#融してシリ
コン単結晶基板と値する多結晶シリコンを単−1化する
のに適鳩なレーずパワーを用いて絶嶽膳上の多結晶シリ
コン膜をレーザアニールすると絶縁員上の多結晶シリコ
ンl[は単に溶融するに止まらず1表#jIK大きな凹
凸を生じる・また逆に絶縁−上の多結晶シリコン膜を再
結晶化するのに適当なレーザパワーを用いてシリコン単
結晶基板に接する多結晶シリコン膜をレーザアニールす
るとシリコン単結晶aVli板と多結晶シリコン献との
間の中間層を溶融するに至らず、シリコン単結晶基板に
虚する部分の多結晶シリコン膜は十分単結晶比すること
ができな^・ この発判の目的は、#13緻膜上に良質のシリコン薄−
を形成できるような半導体*[の製造方法を提供するこ
とKある。
でなり原因の一つはシリコン単結晶基板ト多結晶シリコ
ン瞑が直接接している1合に1両者の中間に薄す慮化映
等の中間層が存在し、この中間層をもb−)九ん溶゛融
しなけれはならなiが、そのため再結晶化のための最適
レーザバ2−がシリコン単結晶基板が直磯多結晶シリコ
ン映と接してbる部分と絶縁膜が存在する部分とで異な
るととである・すなわち、前記中間〜をf#融してシリ
コン単結晶基板と値する多結晶シリコンを単−1化する
のに適鳩なレーずパワーを用いて絶嶽膳上の多結晶シリ
コン膜をレーザアニールすると絶縁員上の多結晶シリコ
ンl[は単に溶融するに止まらず1表#jIK大きな凹
凸を生じる・また逆に絶縁−上の多結晶シリコン膜を再
結晶化するのに適当なレーザパワーを用いてシリコン単
結晶基板に接する多結晶シリコン膜をレーザアニールす
るとシリコン単結晶aVli板と多結晶シリコン献との
間の中間層を溶融するに至らず、シリコン単結晶基板に
虚する部分の多結晶シリコン膜は十分単結晶比すること
ができな^・ この発判の目的は、#13緻膜上に良質のシリコン薄−
を形成できるような半導体*[の製造方法を提供するこ
とKある。
仁の発明(よれば単結晶半導体基板上に部分的に絶縁体
薄膜を形成した後、該率耐晶十纒体基板が旙呈して^る
部分では該単結晶′P尋鉢体基板上エピタキシャル成長
による単結晶牛導体薄歇を形成すると同時に前記絶嫉体
薄羨におおわれてbる部分では該絶縁体薄膜上に多結晶
半導体薄−を形成し、その後エネルキー纏を照射するこ
とによって該多結晶半4体薄属を再結晶化することt−
tPfv。
薄膜を形成した後、該率耐晶十纒体基板が旙呈して^る
部分では該単結晶′P尋鉢体基板上エピタキシャル成長
による単結晶牛導体薄歇を形成すると同時に前記絶嫉体
薄羨におおわれてbる部分では該絶縁体薄膜上に多結晶
半導体薄−を形成し、その後エネルキー纏を照射するこ
とによって該多結晶半4体薄属を再結晶化することt−
tPfv。
とする牛導体#&F−表方法が得られる。
前記この発明によれば、単結晶半導体薄膜との結晶格子
整合性が良好な中導体博哄が得られる。
整合性が良好な中導体博哄が得られる。
次にこの発明の一実施内について図面を参照して説明す
る・この発明の一実&//IA丙は、まず第1図に示す
よ5Ks単結晶シリコン基板10の表面にCV i)
(Chemical Vapoce Depos it
1on)法等によp窒化シリコン1120を形成し、
不要部分を除去し、島状構造とする1次に第2図に示す
ように熱酸化法によル該島状構造の窒化シリコン@20
が存在しない部分に@化シリコン映30を形成する・さ
らに窒化シリコン1120を除去した後%第3111に
示すようにシリコン膜を全面にわ九りて形成する。この
とき単結晶シリコン基板10が表面K11呈している部
分ではエピタキシャル成長による単結晶シリコン膜41
が形成され、かつ、酸化シリコン@aOO存在してbる
部分では多結晶シリコン@i42が形成されるようにす
るのはυ易である。I&後に辿鮨な条件のもとで骸多結
晶シリコン娘42をレーザアニールすれば、館4図1V
C示すようにエピタキシャル成長した単結晶シリコンI
t!41’ta[多結晶として該多結晶シリコン膜42
が容&に単結晶化し、かくして鈑化シリコン膜上に単結
晶シリコン薄膜を形成するCとが可能となるU 以上の説明では単結晶シリコン基板lOo表面に島状構
造の窒化シリコンi[2Gを形成した後。
る・この発明の一実&//IA丙は、まず第1図に示す
よ5Ks単結晶シリコン基板10の表面にCV i)
(Chemical Vapoce Depos it
1on)法等によp窒化シリコン1120を形成し、
不要部分を除去し、島状構造とする1次に第2図に示す
ように熱酸化法によル該島状構造の窒化シリコン@20
が存在しない部分に@化シリコン映30を形成する・さ
らに窒化シリコン1120を除去した後%第3111に
示すようにシリコン膜を全面にわ九りて形成する。この
とき単結晶シリコン基板10が表面K11呈している部
分ではエピタキシャル成長による単結晶シリコン膜41
が形成され、かつ、酸化シリコン@aOO存在してbる
部分では多結晶シリコン@i42が形成されるようにす
るのはυ易である。I&後に辿鮨な条件のもとで骸多結
晶シリコン娘42をレーザアニールすれば、館4図1V
C示すようにエピタキシャル成長した単結晶シリコンI
t!41’ta[多結晶として該多結晶シリコン膜42
が容&に単結晶化し、かくして鈑化シリコン膜上に単結
晶シリコン薄膜を形成するCとが可能となるU 以上の説明では単結晶シリコン基板lOo表面に島状構
造の窒化シリコンi[2Gを形成した後。
直ちに熱酸化してbるので該窒化シリコン@20が存在
しない部分に形成された酸化シリコン−3on表air
ti、該窒化シリコン@200下に位置する単結晶シリ
コン基板lOのl!画より属〈なっているが、#JIi
it化シリコン@20を形成した後。
しない部分に形成された酸化シリコン−3on表air
ti、該窒化シリコン@200下に位置する単結晶シリ
コン基板lOのl!画より属〈なっているが、#JIi
it化シリコン@20を形成した後。
いったん該窒化シリコンl[20が存在しない部分の単
結晶シリコン基板lOを適当にエツチングすることによ
)%前記酸化シリコン編300表面を前記窒化シリコン
@20の下に位置する単結晶シリコン基板lOの表向と
はぼ同じあるいはそれよシ低くすることも可能である。
結晶シリコン基板lOを適当にエツチングすることによ
)%前記酸化シリコン編300表面を前記窒化シリコン
@20の下に位置する単結晶シリコン基板lOの表向と
はぼ同じあるいはそれよシ低くすることも可能である。
また、部分的には化シリコン膜30を形成する[け、耐
重の方法によらなくても、ガえば、多結晶シリコン基板
lOの全面に熱酸化法◆によル酸化シリコン談を形成し
た後通常の7オトレジストエ程及びエツチングにより該
酸化シリコン膜の一部を除去して屯よ^。
重の方法によらなくても、ガえば、多結晶シリコン基板
lOの全面に熱酸化法◆によル酸化シリコン談を形成し
た後通常の7オトレジストエ程及びエツチングにより該
酸化シリコン膜の一部を除去して屯よ^。
さら1cbtた酸化シリコン膜以外の他の絶縁膜を部分
的に形成してもよいことは−うまでもな−。
的に形成してもよいことは−うまでもな−。
なおI&後に多結晶シリコン@42をレーザアニールす
るかわ)K他のエネルヤー線例えば−子ビーム等を照射
してもよめことはb5までもなめ。
るかわ)K他のエネルヤー線例えば−子ビーム等を照射
してもよめことはb5までもなめ。
第1図〜総4図はこの発明の一実施列を説明するだめの
図である1図において。 lO・・・単結晶シリコン基板、20・・・窒化シリコ
ン験、30・・・酸化シリコン膜、41・・・エピタキ
シャル成長した単結晶シリコン−142・・・多結晶シ
リコン誂、43・・・シー1″アニール倣単結晶化した
多結晶シリコン鑑。
図である1図において。 lO・・・単結晶シリコン基板、20・・・窒化シリコ
ン験、30・・・酸化シリコン膜、41・・・エピタキ
シャル成長した単結晶シリコン−142・・・多結晶シ
リコン誂、43・・・シー1″アニール倣単結晶化した
多結晶シリコン鑑。
Claims (1)
- 単結晶半導体基板上に部分的KJI!l縁体薄膜を1M
威し九a1該単結晶半導体基板が膳呈して−る部分では
、皺単結晶半導基板上にエピタキシャル成長による単結
晶半導体薄膜を形成すると同時に前記絶縁物体薄@にお
おわれている部分では、該絶縁体薄部上に多結晶半導体
装膜を形成し、その後エネルギー線を照射することによ
って前記多結晶半導体薄膜を再結晶することを特徴とす
る半導体薄IIO製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56129059A JPS5831515A (ja) | 1981-08-18 | 1981-08-18 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56129059A JPS5831515A (ja) | 1981-08-18 | 1981-08-18 | 半導体薄膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5831515A true JPS5831515A (ja) | 1983-02-24 |
Family
ID=15000067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56129059A Pending JPS5831515A (ja) | 1981-08-18 | 1981-08-18 | 半導体薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831515A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5436180A (en) * | 1994-02-28 | 1995-07-25 | Motorola, Inc. | Method for reducing base resistance in epitaxial-based bipolar transistor |
KR100566675B1 (ko) | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
WO2006079870A1 (en) | 2005-01-31 | 2006-08-03 | Freescale Semiconductor, Inc | Method of fabricating a silicon-on-insulator structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673697A (en) * | 1979-11-21 | 1981-06-18 | Hitachi Ltd | Manufacture of single crystal thin film |
-
1981
- 1981-08-18 JP JP56129059A patent/JPS5831515A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673697A (en) * | 1979-11-21 | 1981-06-18 | Hitachi Ltd | Manufacture of single crystal thin film |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5436180A (en) * | 1994-02-28 | 1995-07-25 | Motorola, Inc. | Method for reducing base resistance in epitaxial-based bipolar transistor |
EP0669647A2 (en) * | 1994-02-28 | 1995-08-30 | Motorola, Inc. | Method for making a bipolar transistor |
EP0669647A3 (en) * | 1994-02-28 | 1995-11-02 | Motorola Inc | Method of manufacturing a bipolar transistor. |
KR100566675B1 (ko) | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
WO2006079870A1 (en) | 2005-01-31 | 2006-08-03 | Freescale Semiconductor, Inc | Method of fabricating a silicon-on-insulator structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4448632A (en) | Method of fabricating semiconductor devices | |
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JPS5831515A (ja) | 半導体薄膜の製造方法 | |
JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
JPS5860556A (ja) | 半導体装置の製法 | |
JPH0235710A (ja) | 薄膜半導体層の形成方法 | |
JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
JPS5856460A (ja) | 半導体装置の製造方法 | |
JPS58175844A (ja) | 半導体装置の製造方法 | |
JPS62239520A (ja) | Soi膜の形成方法 | |
JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
JPS5893226A (ja) | 半導体薄膜構造の製造方法 | |
JP2813978B2 (ja) | 半導体基板 | |
JP3101740B2 (ja) | 半導体基板の製造方法 | |
JPS5946021A (ja) | 半導体装置の製造方法 | |
JPS5893215A (ja) | 半導体単結晶薄膜の製造方法 | |
Nagao et al. | Lateral seeding epitaxy by cw Ar laser irradiation and by high temperature chemical vapor deposition technique | |
JPS6219046B2 (ja) | ||
JPS5893225A (ja) | 半導体薄膜構造の製造方法 | |
JPS6189620A (ja) | 半導体アイランド領域の形成方法 | |
JPS62130510A (ja) | 半導体基体の製造方法 | |
JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
JPS58112333A (ja) | 半導体装置の製造方法 | |
JPH03211739A (ja) | 接合型電界効果トランジスタ装置及びその製造方法 |