JPS5893226A - 半導体薄膜構造の製造方法 - Google Patents

半導体薄膜構造の製造方法

Info

Publication number
JPS5893226A
JPS5893226A JP56190635A JP19063581A JPS5893226A JP S5893226 A JPS5893226 A JP S5893226A JP 56190635 A JP56190635 A JP 56190635A JP 19063581 A JP19063581 A JP 19063581A JP S5893226 A JPS5893226 A JP S5893226A
Authority
JP
Japan
Prior art keywords
film
single crystal
sio2
cavity
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190635A
Other languages
English (en)
Inventor
Kazumichi Omura
大村　八通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190635A priority Critical patent/JPS5893226A/ja
Publication of JPS5893226A publication Critical patent/JPS5893226A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は絶縁体上！１１結晶半導体薄膜、就中半導体単
結晶基板上、絶縁膜上の単３吉晶半導体薄膜の製造方法
に関する。
従来技術とその問題点 絶縁属板上の争桔品薄嘆けＳＯ８（サファイア−トのシ
リコン）の例でも判るように次のような利薇を有する。
すなわち■薄膜を島状に分離し又は誘′シ体分＠１でよ
り素子間の分離が容易はつ完全に出来る。■拡散、イオ
ン圧入等で不純物を絶縁膜界面まで導入するときはｐ　
−ｎ接合の面積を著しく小さく出来るため浮遊容鎗が従
って小さく高速動作が０Ｔ能。■この薄膜トに１通）Ｓ
インバータラ作るときは基板バイアス効果がないことか
らスイッチング連１皮が大きい等である。絶縁基板が半
導体結晶上の誘成体ｔＷ嘆であり、その開孔部で酵″ｉ
！体薄嘆−Ｆの半導体膜とを板半痒体と連結する１１１
造の禍合、半導体基板からの電気抵抗が単結晶のため低
いとｌ／−１った利点があり、抵抗の高い多時晶を唯積
したもの支り慶れている。
このような４膜嘴漬は最近発達しだレーザーアニール法
で部分的１／（可能となっている。すなわち半・Ｊ４体
Ｓｉを俊化し、或は５１０２を表面に堆積し、この一部
を除去或は開孔し多結晶Ｓｉを全面に被着しＩ卜・４体
表面からＳ＋０２　ｋまで各結晶暎が連続して延在する
支う８（する。次に２０口Ｓ稈ＩＷのパフレス巾のルビ
ーｌメーザ−を２　Ｊ　／、：ｄ　、程ｌＷのエネルギ
ー密ｒｆｌで照射する。これにより堆積した多結晶Ｓ＋
および踊孔耶の単結晶５ｉ７７）表面が溶融する。
その後８１単侍晶部より開化エピタキシャル成長ｌ−７
、これが隣接の８ｉ０２ヒの＠娘５ｉ（ｙち・よび液相
エピタキシャル成長が横方向に進行する。しかし液ｌｆ
ｌ成長を薄膜に行わせるのけ問題があり、表面・廉力で
液体が凝集し、始の表面形状と異なり、５ｉ０２４７　
ｔｒ＋　’）ｉ　カ移動しテ５ｉ０２　カ４　ｔＢ　１
７．リーｔ−ロ。
この為液相成長の代りに固相成長方法が考案された。す
なわち同様の構造で多結晶ＳｉをＩｔｋ積債別ヲイオン
注入しこれをアモルファス化し、５〜６００°０程ｔ（
で長時１１ηアニールを行なう。或は多結品別・０代り
に獣空異着でアモルファスＳｉを堆積し同様のアニーｌ
しを行なう。これにより先づＳ＋単単結晶７ルルフアス
Ｓ１固相エピタキシャル成長して曝結晶化し、次いで横
方向に照性し９＋０２アモルファスＳｉが嘆結晶化する
。固用成長では液相成長１ておけるような物質の凝集が
ないから堆積したＳｉのま＼１Ｃ表面が保たれも。巨ア
ニール温ｉｉが５〜６００°Ｃと低くて済むことから８
１単結晶！書板−Ｆに形喫（７たデバイスの劣化がない
。
このように優れた方法であるが固相エピタキシャル成長
がＳｉｌ晧晶上アモルファス９ｉから８＋０２上のアモ
ルファスＳ＋へと仏性する一方で５ｉ０２　Ｆや５ｉ０
２の端で壱板Ｓ＋と無関係な方位の結晶核発生が起り多
結晶化してしまう現象がある。
発明の目的 本発明はこのような事情に鑑みてなされたもので均一な
単結晶薄膜を得る事を目的とする。
発明の概要 本発明は、半導体−被着後その下の絶縁膜を除去してか
ら学結晶化を行ない、その後空洞部を埋める様にしたも
のである。
発明の効果 本発明に依れは無゛■係方位の結晶核発生を阻止出来る
・古米、誘峨体１関上にまで容易に単結晶薄膜を延在せ
しめ、均一な単結晶薄膜を得る事が出来ろ。本発明は、
＠電体幀の表面に結晶核発生の厚内が存在１〜ていると
いう事実の発見に基いている。
発明の実施例 （ＩＦ）０）Ｓｉ高純度単結晶基板１を用意し、この上
Ｋ　ｃｖｏ法−ｃ　５ｉｎ２ｆｆｌ　２　ｔ　２ｎｏｏ
Ｋ　ｔ＋ｈ積ｔ’、。Ａ常の光蝕剣法により別０２暎を
８μｍの帯状に残し他をエッチして＠版面を露出する。
基板面表面処理を団〈行イ、ｒ、ｐｃｖｏａテ多晴ａｓ
ｉ　ａを５０００　Ｋ　堆積する。この断面を第１図に
示す。簡単のだめ８１０２帯を１本のみ示しである。次
に３０　Ｑ　ＫＶおよＱ’　１０１１　ＫＶ　テ夫々１
．５　ＸＩ　０１６／＋’：ｄｌ、　Ｉ　Ｘ　１０１６
／（、’Ｉｌｌ　（ＤドーズのＳＢ＋をイオン注入する
。これによゆ多結晶Ｓｉはアモルファス８１となり、且
、単結晶幕板Ｓ＋と喉噴多祷晶Ｓ＋界面に存在していた
自然酸化膜程＋１の８１０２をリコイルして分散せしめ
る結果。
７１ｊ−のエピタキシャル成長が容易となる。次に通常
の″＃Ｓ蝕刻法剣法りＳ　ｉ０２帯部分の堆積Ｓｉをエ
ッチ［７、この部分の８　＋　０２帯を拍出せしめろ。
このような１ツチを５ｉｎ２帯長さ方向に３０μｍのア
モルファス８１′＋：残して行なう。第２図にこれ今示
す。
一つのＳｉ帯の長さ方向に数多くこのようなエッチを行
うが簡単のため一つのみ示しである。次１（弗酸にてこ
のｃ３−０２を溶解十も。先述の３０μｍのアモルファ
スＦ３＋を残してエッチ部を製作したの１４このＩ（Ｆ
’　（でより５ｉ０２を早く溶解せしめるための開孔で
ある。この溶解ＩＩＩ（より堆積Ｓｉの下に空洞４が出
来も。次にＮ２弗囲気中で６００’Ｏの炉で８０時間ア
ニールを行なう。このアニールによりアモルファスＳｉ
は単晴晶部でエピタキシャル成長し、これが空＠部上部
まで仏性し事納晶薄膜となる（第３図）。
次に乾燥酸素中１０００℃２時間の：資化により空洞部
分はＳ　＋　Ｑ２で哩められる。ＳｉＯ２上の単結晶薄
動度、’ｊＦｍの最大値は９０ｒ）・イ／ｖｓｅｃであ
り、これは、パルプｒ１００）　ｐ型Ｓｉ＋ｙ杉成した
同様大きさのｎチャネル・（Ｏ８）ランラスタの電子の
μｐＨｉの最大値９５０・−ｄ／ｖｓｅｃに比脣し得る
もつである。本発明の方法で８１０２帯上３０μｍ長さ
の唯積Ｓ１はウエノ・上９５優が単晴晶化した。しかし
ｓ　　Ｓ　＋　０２を除去せずに熱アニールを行なった
４合３０μ長さの５ｉｎｚ上が完全（Ｃ哨請晶化したの
けウニ・・上４５％で、他は結晶粒界が発生したり、　
５ｉ０２上に他の方位の結晶粒が発生ｊ〜だりしていた
。このことけ５ｉ０２に接触していると結晶核発生が起
り４清晶化し易いが、５ｉ０２を取り去ると核発生が押
えられるのでエピタキシャル（成長で結晶化が進行する
ものと考えられも。
次（（、同じ＜　（１１）０）Ｓｉを湿式酸化して表面
に２０００λのＳ　ｉｏ　２を杉・戎した。育１例と同
じく巾８μｍの層状Ｓ　ｉ　０２を残して元蝕刻により
エッチし基板Ｓｉを露出し杷。Ｓｌの表面処理として）
（Ｆ：水＝１：１００で酸後の洗滌を行ない、溶液を払
い落し、Ｋ全装置（テ封入、１０　”［’ｏｒｒ　ｆＤ
　戦空でｑｉを６０００λ（未着した。このウエノ・に
３００ＫＶ、１００ＫＶで５　Ｘ　１０　　／＋潮Ｓｉ
＋をイオン注入した。前回同様Ｓ　ｒ　Ｑｚ上Ｓｔを３
９　、ａ　ｍ残しその両側に開孔部を設け、［］Ｆで芯
の５Ｉ０２を溶解した。このウェハを５７５°ＯＮ２中
で１００時間°アニーヤした。これにより空洞トのＳｉ
までが墜姑晶上部から横方向１（エピタキシャル５に長
し単結晶化した。この構造における空洞上の単結晶化率
は９６係でｈつ九が８　＋　０２の芯を残しだままでア
ニールした４合の単結晶化率け４５ｑ６と低かった。本
実層側のウェハを乾燥酸素中１（１１１（１’（’）２
時間２０分酸化１．て空洞部を５Ｉ０２で埋めろことに
より８μｍＸ３０μｍのＳ　ｉＯｚ上の単結晶４膜が得
られた。
このように本発明は絶縁膜上に良質のｗＬ儲晶薄薄膜１
積せしめる為の優れた製造方法を提供するものと言えよ
う。
尚Ｓｉ単侍晶上に唯積せしめる誘電体としてＳ　ｒ　０
２の例を示し九がＳｉＮを用い、空洞部分の形成には糖
燐酸等でこれ４除去し、空洞部を５ｉ０２で埋めること
も可能でちる。
史に、Ｓ”ｆ”侍晶上のＳｔの固相エピタキシャル成長
の例を述べたが類似の結晶格子を待つ例えばＳｉｌ姑晶
上のＧｅ　’ｊ＋ような１司相へテロエピタキシャル・
成長についても本発明が適用出来ることは勿論である。
又、空洞部分を残しだま＼使用することも出来、或は浚
比の代りに誘覗１本のコロ・イド溶液を空洞部に導入、
軟接せしめて空洞部を埋めることも可能である。
【図面の簡単な説明】
・肩１図、第２図及び窮３図は本発明の実施例を説明す
る為の１凶である。 代理人　弁理士　目１］　近　憑　佑 （ほか１名）

Claims (1)

    【特許請求の範囲】
  1. 半導体単結晶表面から隣接する誘電体絶縁膜上に半導体
    単結晶膜が連続して延在す石如き薄膜構造を得るに際し
    、先づ前記誘電体絶縁膜の位置にこれと同−物質又は他
    の物質から成る絶縁膜を形成し、単結晶上９よび隣接絶
    縁膜上にアモルファス半導体を形成し、アモルファス半
    導体の不要部分を除去し、次にこの開孔部より誘電体絶
    縁膜を冷去し、空洞部分を作り、アニールによりアモル
    ファス半導体膜を、単結晶表面上から固相エピタキシャ
    ル成長せしめ、且つ絶縁膜が前に存在せる部分のアモル
    ファス半導体膜をも延長固相エピタキシャル成長せしめ
    て単結晶化し、其の後酸化等の方法により、空洞部を埋
    めることにより、半導体結晶上連続隣接せる絶縁膜上半
    導体単結晶薄膜を得る半導体Ｖ膜構造の製造方法。
JP56190635A 1981-11-30 1981-11-30 半導体薄膜構造の製造方法 Pending JPS5893226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190635A JPS5893226A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190635A JPS5893226A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Publications (1)

Publication Number Publication Date
JPS5893226A true JPS5893226A (ja) 1983-06-02

Family

ID=16261346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190635A Pending JPS5893226A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Country Status (1)

Country Link
JP (1) JPS5893226A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252656A (ja) * 1985-05-02 1986-11-10 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252656A (ja) * 1985-05-02 1986-11-10 Hitachi Ltd 半導体装置およびその製造方法
JPH079993B2 (ja) * 1985-05-02 1995-02-01 株式会社日立製作所 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
US5258322A (en) Method of producing semiconductor substrate
JP2785918B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPS5893226A (ja) 半導体薄膜構造の製造方法
JPH0475649B2 (ja)
JPS5856322A (ja) 半導体基板の製造方法
JPH04364022A (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH04346418A (ja) 半導体基材の作製方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPS5831515A (ja) 半導体薄膜の製造方法
JPS5893225A (ja) 半導体薄膜構造の製造方法
JPS59128292A (ja) 薄膜の結晶化方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPH0832037A (ja) 半導体基板の作製方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JP3053678B2 (ja) 半導体装置の製造方法
JPS5934626A (ja) 半導体膜形成方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH05335234A (ja) 半導体基板の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JPS6219046B2 (ja)
JPH07211602A (ja) 半導体基体の製造方法
Nagao et al. Lateral seeding epitaxy by cw Ar laser irradiation and by high temperature chemical vapor deposition technique
JPS59204228A (ja) 半導体基板の製造方法