JPS6189645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6189645A JPS6189645A JP21041784A JP21041784A JPS6189645A JP S6189645 A JPS6189645 A JP S6189645A JP 21041784 A JP21041784 A JP 21041784A JP 21041784 A JP21041784 A JP 21041784A JP S6189645 A JPS6189645 A JP S6189645A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- resist
- substrate
- silicon oxide
- storage diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体基板上に溝を形成し、この溝に基板と
同じ導電性不純物を注入しかつシリコン酸化物を埋め込
むことによって、フィールド領域が形成される半導体装
置の製造方法に関する。
同じ導電性不純物を注入しかつシリコン酸化物を埋め込
むことによって、フィールド領域が形成される半導体装
置の製造方法に関する。
半導体基板上にフィールド領域を形成する方法としては
１選択酸化法が一般的である。第２図は選択酸化法によ
るフィールド領域形成の工程を示す。Ｐ型シリコン基板
を熱酸化しシリコン酸化膜を形成した後、シリコン窒化
膜を積層する。（第２図（ａ））次にホトレジストを塗
布し、露光工程および現像工程を行い、レジストのパタ
ー７’に形成した後、このレジストをマスクにしてシリ
コン窒化膜を除去する。Ｃ８２図（ｂ））次に、レジス
トを全回剥離し、基板に基板と同じ導電性不純物である
ホウ素を注入する。この時、シリコン窒化膜はホウ素の
注入を阻止するため、ホウ素の基板への注入はシリコン
窒化膜が除去された部分でなされる。（第２図（Ｃ））
次Ｋ、基板の熱酸化を行なうことによって、シリコン窒
化膜が除去された部分に厚いシリコン酸化膜を形成した
後、シリコン窒化膜を除去する。（第２図（ｄ））以上
の工程によって、厚いシリコン酸化膜とＰ＋居とからな
るフィールド領域が形成される。
１選択酸化法が一般的である。第２図は選択酸化法によ
るフィールド領域形成の工程を示す。Ｐ型シリコン基板
を熱酸化しシリコン酸化膜を形成した後、シリコン窒化
膜を積層する。（第２図（ａ））次にホトレジストを塗
布し、露光工程および現像工程を行い、レジストのパタ
ー７’に形成した後、このレジストをマスクにしてシリ
コン窒化膜を除去する。Ｃ８２図（ｂ））次に、レジス
トを全回剥離し、基板に基板と同じ導電性不純物である
ホウ素を注入する。この時、シリコン窒化膜はホウ素の
注入を阻止するため、ホウ素の基板への注入はシリコン
窒化膜が除去された部分でなされる。（第２図（Ｃ））
次Ｋ、基板の熱酸化を行なうことによって、シリコン窒
化膜が除去された部分に厚いシリコン酸化膜を形成した
後、シリコン窒化膜を除去する。（第２図（ｄ））以上
の工程によって、厚いシリコン酸化膜とＰ＋居とからな
るフィールド領域が形成される。
第３図は上記の選択酸化法を用いてフィールド領域が形
成される光導電膜積層型固体撮像装置の画素領域の断面
構造を示す。この固体撮像装置では、光導電、模で光省
変換が行なわれ、発生した信号電荷は蓄積ダイオードに
蓄積される。
成される光導電膜積層型固体撮像装置の画素領域の断面
構造を示す。この固体撮像装置では、光導電、模で光省
変換が行なわれ、発生した信号電荷は蓄積ダイオードに
蓄積される。
ここでは、前記の光導電膜積層型面体撮像装置を例にし
て、半導体基板上に蓄積ダイオード部および基板との這
気的導通部を設けるための従来方法を述べる。この従来
方法には二通りある。仮に、これらを「従来方法中」お
よび「従来方法乙」と呼ぶことにする０両者の大きな違
いは、「従来方法中」ではフィールド領域上で基板との
導通部を設けるのに対して、「従来方法乙」ではゲート
酸化膜上で導通部を設けていることである。
て、半導体基板上に蓄積ダイオード部および基板との這
気的導通部を設けるための従来方法を述べる。この従来
方法には二通りある。仮に、これらを「従来方法中」お
よび「従来方法乙」と呼ぶことにする０両者の大きな違
いは、「従来方法中」ではフィールド領域上で基板との
導通部を設けるのに対して、「従来方法乙」ではゲート
酸化膜上で導通部を設けていることである。
第４図は「従来方法中Ｊを説明するための図であ夛、画
素部と基板との導通部における装置の断面を工程順に示
す。選択酸化法によってフィールド領域が形成されかつ
第１および第２の垂直転送電極が形成された半導体基板
（第４図（ａ））上に、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ （以下ＣＶＤと略す）によっ
てシリコン酸化膜を積層し念後、ホトレジストを塗布し
、ｊ；イ光工程、現像工程およびペーク工橿によって、
蓄積ダイオード部と基板との導通部を除いた領域にレジ
ストを形成する。（第、１図（ｂ））次に、このレジス
トをマスクにしてシリコン酸化膜を除去し、基板表面を
露出させた鏝、レジストを除去し、基板と反対の導電性
不純物（例えばＰ）を注入する。（第４図（Ｃ））ここ
で、蓄積ダイオードが形成される。次に、再び、シリコ
ン酸化膜を積層し、蓄積ダイオード部と基板との導通部
を除い之領域にレジストを形成する。（第４図（ｄ））
このレジストをマスクにしてシリコン酸化膜を除去し、
蓄積ダイオード部および基板との導通部の基板表面を露
出させｅｔ、レジストを除去する。（第４図（ｅ）） 「従来方法中」では、フィールド領域に既に存在するＰ
＋層を基板との導通部として用いているため、新たに基
板と同じ導電性不純物を注入する必要がなく、工程が短
絡化されている。しかし、蓄積ダイオード部および基板
との導通部の基板表面を同時に露出させる工程において
、除去されるべきシリコン酸化膜の厚さが異なるため、
蓄積ダイオード部では過剰にシリコン酸化膜の除去工程
を受ける欠点をもつ。この欠点は、蓄積ダイオード部に
おける基板表面の損瘍およびコンタクトホールのパター
ン寸法の増大を引き起こす。
素部と基板との導通部における装置の断面を工程順に示
す。選択酸化法によってフィールド領域が形成されかつ
第１および第２の垂直転送電極が形成された半導体基板
（第４図（ａ））上に、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ （以下ＣＶＤと略す）によっ
てシリコン酸化膜を積層し念後、ホトレジストを塗布し
、ｊ；イ光工程、現像工程およびペーク工橿によって、
蓄積ダイオード部と基板との導通部を除いた領域にレジ
ストを形成する。（第、１図（ｂ））次に、このレジス
トをマスクにしてシリコン酸化膜を除去し、基板表面を
露出させた鏝、レジストを除去し、基板と反対の導電性
不純物（例えばＰ）を注入する。（第４図（Ｃ））ここ
で、蓄積ダイオードが形成される。次に、再び、シリコ
ン酸化膜を積層し、蓄積ダイオード部と基板との導通部
を除い之領域にレジストを形成する。（第４図（ｄ））
このレジストをマスクにしてシリコン酸化膜を除去し、
蓄積ダイオード部および基板との導通部の基板表面を露
出させｅｔ、レジストを除去する。（第４図（ｅ）） 「従来方法中」では、フィールド領域に既に存在するＰ
＋層を基板との導通部として用いているため、新たに基
板と同じ導電性不純物を注入する必要がなく、工程が短
絡化されている。しかし、蓄積ダイオード部および基板
との導通部の基板表面を同時に露出させる工程において
、除去されるべきシリコン酸化膜の厚さが異なるため、
蓄積ダイオード部では過剰にシリコン酸化膜の除去工程
を受ける欠点をもつ。この欠点は、蓄積ダイオード部に
おける基板表面の損瘍およびコンタクトホールのパター
ン寸法の増大を引き起こす。
第５図は「従来方法乙」を説明するための図である。こ
こでは、基板との導通部はゲート敢化膜上に形成される
。「従来方法中」の場合と同様、第１および第２の垂直
転送電極まで形成された半導体基板（第５図（ａ））上
に、シリコン酸化膜を積層、した後、蓄積ダイオード部
を除いた領域にレジスト全形成する。（第５図（ｂ））
次に、このレジストをマスクにしてシリコン酸化膜を除
去し、蓄、債ダイオード部の基板表面を露出させた後、
レジストを除去し、Ｐを注入する。（第５図（Ｃ））次
に、再び、シリコン酸化膜を積層した後、基板との導通
部を除いた領域にレジストを形成する。（第５図（ｄｉ
、） このレジストをマスクにして、シリコン酸化膜
を除去しｆｃ、後、レジストを除去し、基板と同じ導電
性不純物（例えば、を注入する。（第５図（ｅ））ここ
で、基板との導通部にＰ＋層が形成される。
こでは、基板との導通部はゲート敢化膜上に形成される
。「従来方法中」の場合と同様、第１および第２の垂直
転送電極まで形成された半導体基板（第５図（ａ））上
に、シリコン酸化膜を積層、した後、蓄積ダイオード部
を除いた領域にレジスト全形成する。（第５図（ｂ））
次に、このレジストをマスクにしてシリコン酸化膜を除
去し、蓄、債ダイオード部の基板表面を露出させた後、
レジストを除去し、Ｐを注入する。（第５図（Ｃ））次
に、再び、シリコン酸化膜を積層した後、基板との導通
部を除いた領域にレジストを形成する。（第５図（ｄｉ
、） このレジストをマスクにして、シリコン酸化膜
を除去しｆｃ、後、レジストを除去し、基板と同じ導電
性不純物（例えば、を注入する。（第５図（ｅ））ここ
で、基板との導通部にＰ＋層が形成される。
次に、ま之シリコン酸化膜を積）仔させ、蓄積ダイオー
ド部および基板との導通部を除いｆｃ須：Ｊｉｊでレジ
ストを形成する。（第５図（ｆ））このレジストをマス
クにして、シリコン酸化膜を除去し、基板表面を露出さ
せた後、レジストを除去する。（第５図（ｇ）） 「従来方法乙」では、「従来方法中」に比べて蓄、債ダ
イオード部における基板表面の損為２よびコンタクトホ
ールのパターン寸法の増大は、軽減される。しかし、基
板と同じ導１性不純物を注入する工程が必要となり、工
程数が増加する。
ド部および基板との導通部を除いｆｃ須：Ｊｉｊでレジ
ストを形成する。（第５図（ｆ））このレジストをマス
クにして、シリコン酸化膜を除去し、基板表面を露出さ
せた後、レジストを除去する。（第５図（ｇ）） 「従来方法乙」では、「従来方法中」に比べて蓄、債ダ
イオード部における基板表面の損為２よびコンタクトホ
ールのパターン寸法の増大は、軽減される。しかし、基
板と同じ導１性不純物を注入する工程が必要となり、工
程数が増加する。
〔発明の目的〕
本発明は上記の従来方法の欠点を改良したもので、蓄積
ダイオード部および基板との導通部を形成する際、基板
と同じ導電性不純物を注入する工程を不要とし、かつ、
蓄、漬ダイオード部における基板表面の損傷およびコン
タクトホールのパターン寸法の増大を低減することので
きる固体撮像装置の製造方法を提供することを目的とす
る。
ダイオード部および基板との導通部を形成する際、基板
と同じ導電性不純物を注入する工程を不要とし、かつ、
蓄、漬ダイオード部における基板表面の損傷およびコン
タクトホールのパターン寸法の増大を低減することので
きる固体撮像装置の製造方法を提供することを目的とす
る。
本発明は、シリコン基板を斜方エツチングし、傾斜のつ
いた測面を持つ溝を形成し、その溝に基板と同じ導シ性
不純物を注入した後、シリコン酸化膜を埋め込むことに
よって、フィールド部が形成される工程において、その
溝に埋め込まれたシリコン酸化、漠の一部を除去し、上
記不純物が存在する溝表面の一部を露出せしめ、ここを
基板との導通部とするものである。
いた測面を持つ溝を形成し、その溝に基板と同じ導シ性
不純物を注入した後、シリコン酸化膜を埋め込むことに
よって、フィールド部が形成される工程において、その
溝に埋め込まれたシリコン酸化、漠の一部を除去し、上
記不純物が存在する溝表面の一部を露出せしめ、ここを
基板との導通部とするものである。
本発明によって、基板との導通部を設けるために新たに
不純物を注入する工程が省かれ、かつ蓄積ダイオード部
における基板表面の損渇およびコンタクトホールのパタ
ーン寸法の増大を軽減することができる。
不純物を注入する工程が省かれ、かつ蓄積ダイオード部
における基板表面の損渇およびコンタクトホールのパタ
ーン寸法の増大を軽減することができる。
第１図は、本発明の詳細な説明するための図である。
。
。
Ｐ、型シリコン基板を熱□酸化し、酸化膜を全面に形成
した後、フィールド部を形成すべき部分の酸化、漢を除
去する。（第１図（ａ））残った酸化膜をマスクにして
、シリコン基板を斜方エツチングし、測面に傾斜のつい
た溝を形成した後、同じく酸化膜をマスクにして、溝部
にホウ素を注入する。（第１図（ｂ））次に、基板上の
シリコン酸化膜を除去した後、熱酸化を行い、全面に酸
化膜を形成する。
した後、フィールド部を形成すべき部分の酸化、漢を除
去する。（第１図（ａ））残った酸化膜をマスクにして
、シリコン基板を斜方エツチングし、測面に傾斜のつい
た溝を形成した後、同じく酸化膜をマスクにして、溝部
にホウ素を注入する。（第１図（ｂ））次に、基板上の
シリコン酸化膜を除去した後、熱酸化を行い、全面に酸
化膜を形成する。
次にＣＶＤ （Ｃｈｅｒｎｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ ）によって、溝部と同程度の厚さの
酸化膜を積層する。（第１図（Ｃ））次に、広いフィー
ルド部にレジストを形成し、これをマスクにして酸化膜
を除去した後、レジストを除去する。（第１図（ｄ））
次に、熱酸化を行い、酸化膜を形成し、再びＣＶＤによ
って、溝部の深さと同種度の厚さの酸化膜を積層した後
、平担化用レジストを塗布して、表面を平担圧する。
ｐｏｓｉｔｉｏｎ ）によって、溝部と同程度の厚さの
酸化膜を積層する。（第１図（Ｃ））次に、広いフィー
ルド部にレジストを形成し、これをマスクにして酸化膜
を除去した後、レジストを除去する。（第１図（ｄ））
次に、熱酸化を行い、酸化膜を形成し、再びＣＶＤによ
って、溝部の深さと同種度の厚さの酸化膜を積層した後
、平担化用レジストを塗布して、表面を平担圧する。
（ｍ１図（ｅ））次に、平、担化用レジストと酸化膜を
同時に同程度の速さで除去し、シリコン基板表面を露出
させる。（第１図げ））以上までの工程によって、フィ
ールド部が形成される。
同時に同程度の速さで除去し、シリコン基板表面を露出
させる。（第１図げ））以上までの工程によって、フィ
ールド部が形成される。
次に、チャネルと垂直転送電極を形成する。（第１図（
ｇ））この形成方法は本発明とは直接関係がない。
ｇ））この形成方法は本発明とは直接関係がない。
次に、ＣＶＤによりて、シリコン酸化膜を積層し、蓄積
ダイオード部および基板との導通部を除いた領域にレジ
ストを形成する。（第１図（ｈ））このレジストをマス
クにして、シリコン酸化膜を除去した後、レジストを除
去し、リンを注入する。（第１図（ｉ））ここで、蓄積
ダイオードが形成される。
ダイオード部および基板との導通部を除いた領域にレジ
ストを形成する。（第１図（ｈ））このレジストをマス
クにして、シリコン酸化膜を除去した後、レジストを除
去し、リンを注入する。（第１図（ｉ））ここで、蓄積
ダイオードが形成される。
次て、再びＣＶＤによって、シリコン酸化膜を積層した
後、蓄積ダイオード部およ′び基板、との導通部を除い
た領域てレジストを形成する。（第１図り））このレジ
ストをマスクにして、シリコン酸化膜を除去する。この
時、導通部に２けるＰ＋層が存在する溝部側面の一部が
露出するまで、シリコン酸化膜を除去する。この後、レ
ジストを除去する。（第１図（ｋ））
後、蓄積ダイオード部およ′び基板、との導通部を除い
た領域てレジストを形成する。（第１図り））このレジ
ストをマスクにして、シリコン酸化膜を除去する。この
時、導通部に２けるＰ＋層が存在する溝部側面の一部が
露出するまで、シリコン酸化膜を除去する。この後、レ
ジストを除去する。（第１図（ｋ））
第１図（ａｔ〜（ｋ）は本発明の詳細な説明するための
断面図、第２図（ａ）〜（ｄ）は１選択酸化法の工程を
示す図、第３図は光導這膜積層型固体撮像装置の画素部
所面図、第４図（ａ）〜（ｅ）は、フィールド部に基板
との導通部を形成する「従来方法中１を説明するための
断面図、第５図（ａｌ〜（ｇ）は、ゲート酸化膜上に基
板との導通部を形成する「従来方法乙」を説明するため
の断面図である。 図釦おいて １．１５ Ｐ型シリコン基板２．９．１６
熱酸化膜 ３ ホウ素の注入 ４．２０，３１ フィールド部のＰ＋層７
平担化用レジスト ８．２５．２９ 垂直転送電極１２．３５．４
０ リンの注入 １７ シリコン窒化膜 １９．４３ ボロンの注入 ２１．３２． フィールド酸化膜２２
透明電極 ２３ 光導電膜 ２６．３０ 蓄積ダイオード部２７
第１Ａｌ電極 ２８ 第２人ｌ電甑 代理人゛弁理士 則近憲佑 （１１！２１名）第１図 、２−２ 寺 ｆ＋＋４−−−３−ｍ−−ｔ Ｉ ＋ ｔ第
１ 図 Ｊ＋＋＋＋！−／２〜１１）１ 第１図 第２図 Ｊ ＋ ＋ ＋ ５５＋〜／９ 第３図 第４図 １１目Ｎ＋〜３，５−ｆ ｆ ｌ ｆ 第４図 第 ５ 図 第 ５ 図 Ｊｉ＋＋＋＋−４３−１＋＋Ｊ
断面図、第２図（ａ）〜（ｄ）は１選択酸化法の工程を
示す図、第３図は光導這膜積層型固体撮像装置の画素部
所面図、第４図（ａ）〜（ｅ）は、フィールド部に基板
との導通部を形成する「従来方法中１を説明するための
断面図、第５図（ａｌ〜（ｇ）は、ゲート酸化膜上に基
板との導通部を形成する「従来方法乙」を説明するため
の断面図である。 図釦おいて １．１５ Ｐ型シリコン基板２．９．１６
熱酸化膜 ３ ホウ素の注入 ４．２０，３１ フィールド部のＰ＋層７
平担化用レジスト ８．２５．２９ 垂直転送電極１２．３５．４
０ リンの注入 １７ シリコン窒化膜 １９．４３ ボロンの注入 ２１．３２． フィールド酸化膜２２
透明電極 ２３ 光導電膜 ２６．３０ 蓄積ダイオード部２７
第１Ａｌ電極 ２８ 第２人ｌ電甑 代理人゛弁理士 則近憲佑 （１１！２１名）第１図 、２−２ 寺 ｆ＋＋４−−−３−ｍ−−ｔ Ｉ ＋ ｔ第
１ 図 Ｊ＋＋＋＋！−／２〜１１）１ 第１図 第２図 Ｊ ＋ ＋ ＋ ５５＋〜／９ 第３図 第４図 １１目Ｎ＋〜３，５−ｆ ｆ ｌ ｆ 第４図 第 ５ 図 第 ５ 図 Ｊｉ＋＋＋＋−４３−１＋＋Ｊ
Claims (1)
- 半導体基板上に傾斜のついた側面を持つ溝を形成する
工程と、該溝部に基板と同じ導電性不純物を注入する工
程と、この後該溝部に絶縁物を埋め込む工程と、埋め込
まれた絶縁物を選択的に除去することにより基板と同じ
導電性不純物が存在する溝部表面を一部露出し、この露
出した溝部表面を基板との電気的導通部とする工程とを
備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041784A JPS6189645A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041784A JPS6189645A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189645A true JPS6189645A (ja) | 1986-05-07 |
Family
ID=16588966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21041784A Pending JPS6189645A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028142A (ja) * | 1999-02-09 | 2010-02-04 | Sony Corp | 固体撮像装置及びその製造方法 |
-
1984
- 1984-10-09 JP JP21041784A patent/JPS6189645A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028142A (ja) * | 1999-02-09 | 2010-02-04 | Sony Corp | 固体撮像装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0365905B2 (ja) | ||
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| JPS6348180B2 (ja) | ||
| JPS5980966A (ja) | ゲ−ト−絶縁体−半導体形素子を含む集積回路のゲ−ト構造及び該構造を用いる集積回路製造法 | |
| JPH0621210A (ja) | 半導体装置の製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPS6189645A (ja) | 半導体装置の製造方法 | |
| JPH01101664A (ja) | 半導体集積回路装置 | |
| JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH01181566A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPS5830141A (ja) | 集積化半導体装置 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JPS6057964A (ja) | 固体光電変換装置およびその製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPS59202777A (ja) | 固体撮像装置とその製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPH0558258B2 (ja) | ||
| JPH0695550B2 (ja) | 半導体装置 | |
| JPH0687481B2 (ja) | アイソレ−シヨンの製造方法 | |
| KR100335265B1 (ko) | 반도체 소자의 소자분리막 제조방법 |