JP3351801B2 - ゲッタリング方法 - Google Patents

ゲッタリング方法

Info

Publication number
JP3351801B2
JP3351801B2 JP40831090A JP40831090A JP3351801B2 JP 3351801 B2 JP3351801 B2 JP 3351801B2 JP 40831090 A JP40831090 A JP 40831090A JP 40831090 A JP40831090 A JP 40831090A JP 3351801 B2 JP3351801 B2 JP 3351801B2
Authority
JP
Japan
Prior art keywords
silicon
substrate
layer
germanium
metal atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP40831090A
Other languages
English (en)
Other versions
JPH0437140A (ja
Inventor
ジェイ．リンドバーグ ケイス
ゴップファース グレッグ
ディ．スミス ジュリィ
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH0437140A publication Critical patent/JPH0437140A/ja
Application granted granted Critical
Publication of JP3351801B2 publication Critical patent/JP3351801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は一般にゲッタリングに
関し、特にシリコン基板上の能動素子からシリコン基板
中の金属原子を分離するためのゲッタリングに関する。
【０００２】
【発明の背景】一般にゲッタリングとして知られる、能
動素子からシリコン基板中の金属原子を分離する試みに
対して、これまでに幾つかの問題点が発生している。集
積回路の製造中において、電子部品が基板上に形成され
る時往々にして金属原子がシリコン基板中に移動する。
不幸にも、このような金属原子は製品の処理中に基板中
を移動し易い。もしかなりの量の金属原子が能動素子を
移動すれば集積回路の効率はかなり悪くなる。能動素子
中のこのような金属原子によって生ずる問題は、集積回
路の電気的短絡から少数キャリアの寿命の減少による不
適切な素子動作にまで及ぶ。
【０００３】過去、集積回路産業において、ゲッタリン
グ処理は幾つかあるうちの一つの方法によって能動素子
からこのような金属原子を分離即ちゲッタリングするた
めに使用されてきた。このような方法の一つには、シリ
コン基板の背面損傷がある。表面を損傷することによっ
て、基板の背面に格子転位が形成される。金属原子は移
動してこの格子転位に達し、ここで捕獲される。不幸に
も、背面損傷は一般には不均一であり、更に基板表面に
自由シリコン粒子が堆積することによって基板表面の汚
染を引き起こしやすい。
【０００４】金属原子をゲッタリングする他の方法とし
て、基板背面上に多結晶シリコン層を堆積する方法があ
る。シリコン表面に隣接して多結晶シリコン層を形成す
ることによって、各層の表面の界面に格子構造の転位が
形成され、シリコン基板中の金属分子がここに捕獲され
る。金属原子はまた多結晶シリコンの粒界にも捕獲され
る。このような堆積には、多結晶シリコン層の堆積過程
を必要とするため、コストがかかり、さらに時間を浪費
する。さらにこの多結晶シリコン層は簡単にエッチング
され、結局ゲッタリング素材を除去する結果となる。
【０００５】従って、最終的な集積回路装置を形成する
ための製造工程に能動素子中へ移動する金属原子によっ
てもたらされる損害を防ぐために、より優れたゲッタリ
ング処理が必要とされる。さらに、シリコン基板の表面
を汚染することが無く、かつ基板中の金属原子を効果的
にゲッタリングするために均一に、堆積されるゲッタリ
ング処理が必要とされている。さらにその上、簡単に実
行し得てかつ経済的なゲッタリング技術が求められてい
る。
【０００６】
【発明の要約】この発明の第１の特徴は、集積回路中の
能動素子から基板中の金属原子を分離するためのゲッタ
リング機構にある。先ず最初に、犠牲層として作用する
ゲルマニウムシリコン層をシリコン基板上に堆積し、基
板上に連続層が形成されるようにする。基板の第１の面
を、ゲルマニウムシリコン層の堆積のための均一な接触
面を形成するように研磨することも可能である。しかし
ながら、これは必ずしも必要ではない。格子構造の不整
合による転位がゲルマニウムシリコン層とシリコン基板
との界面に沿って形成される。ゲルマニウムシリコンの
不整合層をシリコン基板上に堆積したのち、任意にシリ
コン層をゲルマニウム層上に堆積し、これによって基板
とシリコン層間にゲルマニウム層を封止する。このゲル
マニウムシリコン層の封止によって不整合転位の付加的
な層が形成され、これはゲッタリング機構を保証するた
めの犠牲層として作用し、集積回路の全製造過程を通し
て存続する。
【０００７】一旦このような複合層が形成されると、集
積回路を形成するために電子部品が製造される。電子部
品が基板上に製造されると、金属原子はシリコン基板中
に移動する。この発明は、ゲルマニウムシリコン層（典
型的にはシリコン中に約０．１％から２５％のゲルマニ
ウムを含み、さらに約０．１μｍから２５mmの厚さを有
する）をシリコン基板の背面に堆積することによって、
ウエファの背面上に不整合による転位を生成する方法か
らなる。シリコン層を任意にゲルマニウム／シリコン層
上に堆積してもよいが、しかしこれは必ずしも必要では
ない。シリコンウエファ上へ素子を形成する典型的な処
理では、約３００℃から１４００℃の温度を必要とす
る。この様な温度では金属原子はシリコンウエファ中で
移動しやすく、ゲルマニウムシリコンとシリコンの界面
の不整合転位に向かって移動し、ここで永久的に捕獲さ
れる。
【０００８】一旦ゲルマニウムシリコン層によって金属
原子をゲッタリングすると、ゲルマニウムシリコン層と
シリコン層は除去される。シリコン層とゲルマニウム層
の除去は任意であるが、しかし普通は特定の応用事例に
対するパッケージ上の必要性から除去するように要請さ
れる。
【０００９】この発明によれば、シリコン基板上から金
属原子をゲッタリングする従来の方法に比べて幾つかの
利点を有している。このような利点としては、処理過程
で形成される金属クラスターを効率的に減少させるこ
と、およびシリコン基板の表面における特殊な汚染を減
少させることを含んでいる。さらにその上、この発明
は、犠牲層を均一に堆積して基板全体の適正なゲッタリ
ングを確実に実行するという技術上の利点を有する。最
後に、この発明は従来技術よりも最終製品に関してより
経済的であり、さらにより実施し易い。
【００１０】この発明のその他の特徴およびそれに伴う
効果は、図面を参照しながら詳細な説明を熟考すること
によって認識される。
【００１１】
【実施例】第１図は集積回路加工体１０の拡大断面を示
す図である。加工体１０は好ましくはシリコンを材料と
し約５５０μｍの厚さを有している。加工体１０は背面
１４と前面１６を有している。前面１６は先ずラッピン
グ工程を晒され表面のデコボコが除去される。このラッ
ピング工程が完了すると、表面１６を研磨して次工程の
準備をする。
【００１２】次に第２図を参照すると、加工体１０に
は、シリコン（ゲルマニウム２％）の化学的気相成長
（ＣＶＤ）２２が実行され、層２０を均一に被覆する。
層２０は約１から２μｍの厚さを有するゲルマニウムシ
リコンの混合体であり、シリコンとシリコンゲルマニウ
ムとの格子定数の違いによって、シリコン／シリコンゲ
ルマニウムの界面に不整合による転位を生じるように機
能する。層２０は約０．１μｍから２５μｍの範囲で変
化する。この層２０は面１６における層１２と２０の界
面に格子構造の不整合転位を形成する。このような格子
構造の転位は、この発明によって後に基板１２から金属
原子をゲッタリングするために利用される。
【００１３】他の実施例では、シリコン（ゲルマニウム
２％）はシリコンとスズの混合体に置き換えることがで
きる。ゲルマニウムとスズ原子はその界面で格子構造不
整合転位を生じるために用いられるもので、従って必要
な格子構造不整合転位を生じるなら、他のIV族の化合物
をゲルマニウムとスズの変わりに使用することが出来
る。
【００１４】さて第３図を参照すると、ゲルマニウム−
シリコン層２０上には封止層２４が堆積される。封止層
２４は例えばＣＶＤ工程によって堆積される純粋シリコ
ンのようなシリコン組成を有していることが望ましい。
封止層２４は後の工程でゲルマニウム原子が層２０から
移動して基板１２を汚染しないようにする目的で使用さ
れている。層２４は約２μｍから約５μｍの厚さに堆積
されることが望ましい。この時点で、加工体１０はその
後の処理のためにウエファ工程に送られ、あるいは素子
を製造するために処理設備の先端に送られる。
【００１５】第４図を参照すると、この発明を利用した
次の処理工程が理解される。処理中に、通常の方法によ
って前面１４上に数個の電子部品２６が形成される。部
品２６が表面１４上に形成されると、金属分子２８は高
温においてシリコン基板１２の格子構造を介して移動し
分散される傾向がある。金属原子がシリコン層１２中を
移動する場合、この金属原子は温度がかなり上昇すると
処理中にクラスターを形成する傾向がある。金属原子２
８のこの様なクラスター化は後の処理工程において、例
えば集積回路の短絡、あるいは表面の汚染等の困難な状
況をつくり出す。能動素子中に位置する単一の金属原子
はまた少数キャリアの寿命を短くし、結果的に素子の効
率を落とす。
【００１６】次に第５図を参照すると、シリコン基板１
２から金属原子２８をゲッタリングする方法が理解され
る。基板１２が約３００℃から１４００℃間の典型的な
処理温度に熱せられると、金属原子はシリコン格子中を
ランダムに移動する。この移動中の金属原子がゲルマニ
ウムシリコン／シリコン界面の不整合転位に達すると、
この原子は永久的にこれに捕獲される。このような転位
への金属原子の捕獲によって、基板中に金属原子の濃度
勾配が生じ、その結果金属原子はゲルマニウムシリコン
／シリコン間の界面層１６における不整合転位へ実質的
に流出しあるいは移動する。
【００１７】この発明によれば、犠牲層２０は、所定の
選択位置に不整合転位を生じ、基板１２が加熱されてい
る間に金属原子２８をこの所定位置に移動させるため
に、堆積される。第５図に示すように、犠牲層２０への
金属原子２８の移動によって前面１４に達する金属原子
の濃度が減少する。金属分子２８の位置が前面１４から
離れる事によって、前面１４の基板１２内での金属クラ
スター化の確率が減少する。このような金属クラスター
の減少によって集積回路の短絡と表面汚染の可能性が減
少する。前面付近のこのような金属原子の減少によって
少数のキャリアの寿命が長くなり結果的に素子効率が向
上する。
【００１８】この発明は、基板１２上への均一なゲッタ
リング効果を達成することが困難性であった従来の技術
に対して、技術的な特徴を有している。基板１２上への
ゲッタリング効果が均一でないと、高濃度の金属分子２
８が基板を貫通して表面に拡散し、その結果動作上の問
題を引き起こす可能性が生じる。
【００１９】次に第６図を参照すると、犠牲層２０と封
止層２４が除去されていることが理解される。この層２
０と２４の除去は任意であるが、これが一旦実行される
とパッケージ領域内でのスペースが増加する。基板１２
の厚さを減少すること、および層２０と２４の除去によ
って、加工体１０の性能が落ちる。一旦犠牲層２０と封
止層２４が加工体１０から除去されると、金属分子２８
もまた加工体１０から除去され、その結果高温に晒され
る場合の将来的な金属分子クラスター化の可能性が取り
除かれる。
【００２０】この発明およびこれに基づく効果は以下に
記載する例を参照する事によって、容易に理解される。
【００２１】例 ゲッタリング装置は先ずシリコンウエファの背面をラッ
ピングし研磨することによって準備された。表面を平均
に滑らかにした後、背面を純粋シリコン原子源に晒し、
背面にゲルマニウム源を受容するための準備をした。シ
リコン（ゲルマニウム２％）気体を約２００ｌの体積を
有する反応容器内で循環させた。この反応容器はアプラ
イドマテリアルテクノロジー（Ａｐｐｌｉｅｄ Ｍａｔ
ｅｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ）社製のモデルＡＭ
Ｔ−７８１０であった。この反応容器は水素源とシリコ
ン（ゲルマニウム２％）源と完全に混合するためのプレ
ミックス容器と共に供給された。
【００２２】容器へのガスの速度は水素が毎分約２００
ｌであり、ゲルマニウム２％のシリコン（ゲルマニウム
２％）流は毎分約０．８ｌであった。容器の温度は約１
０００℃、圧力は約１気圧であった。その結果シリコン
基板上に堆積されたゲルマニウムシリコン層の厚さは約
１．５μｍであった。シリコン層はゲルマニウム層上に
平均に各４μｍの厚さで堆積された。
【００２３】シリコン基板の背面を金属不純物によって
故意に汚染した。背面に金属不純物を有する基板を約２
０秒間、約１０００℃の炉の中に保持した。シリコンウ
エファの前面を観察したが、何の汚れも見られなかっ
た。この汚れが存在しないという事実は、金属分子がゲ
ルマニウムシリコン面に移動する事、およびシリコン基
板を加熱した後で前面に達する汚染が最小であることを
示している。
【００２４】要約すると、（この発明は）シリコンの２
つの層の間に挟まれた犠牲層として作用するゲルマニウ
ムシリコン層を用いる事に特徴を有する、効果的なゲッ
タリング処理を開示している。この発明のゲッタリング
処理は、均一性、金属クラスターの減少、表面上の汚染
の減少、およびより均一なゲッタリングと言う点で大き
な効果を有している。
【００２５】この実施例の項では、この発明の好ましい
実施例とその効果について開示したが、この発明はこれ
らの限定されるものでは無く、請求の範囲に示した精神
および範囲にのみ限定されるものである。
【００２６】以上の説明に関して更に以下の項を開示す
る。
【００２７】(1) 金属分子を分散した半導体基板と、
および上記基板上に堆積された犠牲層であって上記基板
から金属分子を該犠牲層の近辺に引きつけるための犠牲
層、からなるゲッタリング構造。
【００２８】(2) さらに、上記犠牲層上に堆積され上
記犠牲層から上記基板への特定の汚染を減少させるため
の封止層を含む事を特徴とする、第１項に記載の装置。
【００２９】(3) 上記犠牲層はIV族化合物で構成され
ている事を特徴とする第１項に記載の装置。
【００３０】(4) 上記犠牲層はゲルマニウムシリコン
からなることを特徴とする第１項に記載の装置。
【００３１】(5) 上記基板から上記犠牲層への金属分
子の引きつけは上記基板の温度を約３００℃から約１４
００℃の間に上げることによって開始されるものである
第１項に記載の装置。
【００３２】(6) 上記封止層はシリコンで構成されて
いる事を特徴とする第２項に記載の装置。
【００３３】(7) 上記基板はシリコンからなる事を特
徴とする第１項に記載の装置。
【００３４】(8) 上記犠牲層の厚さは約０．１から約
２５μｍの間である事を特徴とする第１項に記載の装
置。
【００３５】(9) 上記封止層の厚さは２から５μｍの
範囲である事を特徴とする第２項に記載の装置。
【００３６】(10) シリコン基板上に堆積されたゲルマ
ニウムシリコン層と、および上記ゲルマニウムシリコン
層を封止するために上記ゲルマニウムシリコン層上に堆
積されたシリコン層からなり、この基板と上記ゲルマニ
ウムシリコン層は格子構造不整合による転位を有しその
結果加熱により上記ゲルマニウムシリコン／シリコンの
界面において基板から不整合転位へ向かう金属原子の流
れが引き起こされることを特徴とする、シリコン基板か
ら金属原子をゲッタリングするための装置。
【００３７】(11) 上記ゲルマニウムシリコン層はシリ
コン中に約０．１から約２５％のゲルマニウムを含んで
いることを特徴とする第１０項に記載の装置。
【００３８】(12) 上記ゲルマニウムシリコン層は約
０．１から２５μｍの厚さを有している事を特徴とする
第１０項に記載の装置。
【００３９】(13) 上記基板は約３００℃から約１４０
０℃の間に加熱される事を特徴とする第１０項に記載の
装置。
【００４０】(14) 基板上に犠牲層を堆積し、上記基板
上に素子を形成しこの素子の処理過程からの金属原子を
上記基板中に移動させ、さらに上記基板からゲルマニウ
ム−シリコンとシリコン界面における不整合転位への金
属原子の移動を誘起するために上記基板を加熱する、各
ステップから構成されるゲッタリング方法。
【００４１】(15) さらに、上記ゲルマニウム／シリコ
ン層に封止層を堆積して上記ゲルマニウム／シリコン層
を上記基板と該封止層間に局限するステップを含む事を
特徴とする第１４項に記載の方法。
【００４２】(16) さらに、上記金属分子がゲルマニウ
ムシリコン／シリコン界面における上記不整合転位へ移
動したのち上記基板から上記ゲルマニウムシリコン−シ
リコン層と上記封止層を除去するステップを含むことを
特徴とする第１５項に記載の方法。
【００４３】(17) 上記基板を加熱するステップは上記
基板の温度を約３００℃と約１４００℃の範囲内で上昇
させる事を特徴とする第１４項に記載の方法。
【００４４】(18) 上記犠牲層を堆積するステップは上
記不整合転位層を形成するためのにゲルマニウムシリコ
ンを堆積するステップからなることを特徴とする第１４
項に記載の方法。
【００４５】(19) 上記不整合転位層を堆積するステッ
プは上記犠牲層を形成するためにIV族化合物を堆積する
ステップからなる事を特徴とする第１４項に記載の方
法。
【００４６】(20) 基板の第１面上にゲルマニウムシリ
コン層を堆積し、上記ゲルマニウムシリコン層上にシリ
コン層を堆積して上記ゲルマニウムシリコン層を該シリ
コン層と基板間に封止し、基板の第２面上に素子を形成
して通常の処理過程中に汚染を生じる基板を金属原子で
汚染させ、さらに基板から上記ゲルマニウムシリコン層
の近辺への金属分子の移動を誘起するために基板を加熱
し基板を実質的に金属分子の影響を受けない状態にす
る、各ステップからなる、汚染されたシリコン基板から
金属原子をゲッタリングする方法。
【００４７】(21) さらに、基板から上記ゲルマニウム
シリコン層と上記シリコン層を除去するステップを含む
ことを特徴とする第２０項に記載の方法。
【００４８】(22) 上記基板の加熱ステップは温度を約
３００℃と約１４００℃の範囲で上昇させるものである
第２０項に記載の方法。
【図面の簡単な説明】
【図１】基板上へのシリコン薄膜の形成を示すための、
加工体の拡大図。
【図２】次段階である基板上へのゲルマニウムシリコン
層の形成を示すための、図１に示した加工体の拡大断面
図。
【図３】ゲルマニウムシリコン層上に堆積されたシリコ
ン層を示すための、図２に示し加工体の拡大断面図。
【図４】基板上に結合された電子部品を示すための、図
３に示す加工体の拡大断面図。
【図５】この発明に従って基板の前面から基板の背面へ
ゲッタリングした金属分子を示すための、図４に示す加
工体の拡大断面図。
【図６】基板からゲルマニウムシリコン層とシリコン層
を除去した後の加工体を示すための、図５に示す加工体
の拡大断面図。
【符号の説明】
１２ シリコン基板 １４ 第２面 １６ 第１面 ２０ ゲルマニウムシリコン層 ２４ シリコン層 ２６ 電子部品 ２８ 金属原子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレッグ ゴップファース アメリカ合衆国 テキサス州，ボンハ ム，ダブリュ．フィフス ストリート 814 (72)発明者 ジュリィ ディ．スミス アメリカ合衆国 テキサス州，シャーマ ン，ボックス 209，ルート７ (56)参考文献 特開 昭49−40856（ＪＰ，Ａ) 特開 昭63−291897（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 単結晶シリコン基板上全面にゲルマニウ
    ム−シリコン犠牲層を均一に堆積して、その界面に不整
    合転位を形成し、 上記基板の反対面に素子を形成し、この素子の前記形成
    過程からの金属原子を上記基板中に移動させ、さらに 上記基板を加熱して、上記基板からゲルマニウム−シリ
    コンとシリコン界面における不整合転位への金属原子の
    移動を誘起する、 各ステップから構成されるゲッタリング方法。
JP40831090A 1989-12-27 1990-12-27 ゲッタリング方法 Expired - Fee Related JP3351801B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/457,441 US5229306A (en) 1989-12-27 1989-12-27 Backside gettering method employing a monocrystalline germanium-silicon layer
US457441 1989-12-27

Publications (2)

Publication Number Publication Date
JPH0437140A JPH0437140A (ja) 1992-02-07
JP3351801B2 true JP3351801B2 (ja) 2002-12-03

Family

ID=23816747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40831090A Expired - Fee Related JP3351801B2 (ja) 1989-12-27 1990-12-27 ゲッタリング方法

Country Status (4)

Country Link
US (1) US5229306A (ja)
EP (1) EP0434984A3 (ja)
JP (1) JP3351801B2 (ja)
KR (1) KR100257364B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6268641B1 (en) 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6898362B2 (en) 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
TW583049B (en) * 2001-07-20 2004-04-11 Getters Spa Support with integrated deposit of gas absorbing material for manufacturing microelectronic, microoptoelectronic or micromechanical devices
US6987037B2 (en) 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US6929984B2 (en) 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JP2006332221A (ja) * 2005-05-25 2006-12-07 Fuji Electric Holdings Co Ltd 半導体ウェハの不純物除去方法および半導体装置の製造方法
JP2016009730A (ja) * 2014-06-23 2016-01-18 株式会社東芝 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US4357183A (en) * 1980-08-13 1982-11-02 Massachusetts Institute Of Technology Heteroepitaxy of germanium silicon on silicon utilizing alloying control
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
DD226430A1 (de) * 1984-08-02 1985-08-21 Erfurt Mikroelektronik Getterfaehige mehrschichtanordnung und verfahren zu ihrer herstellung
JPS63291897A (ja) * 1987-05-26 1988-11-29 Nec Corp 単結晶膜の成長方法
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy

Also Published As

Publication number Publication date
EP0434984A2 (en) 1991-07-03
KR100257364B1 (ko) 2000-05-15
EP0434984A3 (en) 1993-03-03
JPH0437140A (ja) 1992-02-07
KR910013448A (ko) 1991-08-08
US5229306A (en) 1993-07-20

Similar Documents

Publication Publication Date Title
JP3351801B2 (ja) ゲッタリング方法
JP2001203164A (ja) 基板処理チャンバ面をインシチュウクリーニングする方法
US6995077B2 (en) Epitaxially coated semiconductor wafer and process for producing it
KR100975717B1 (ko) 기상성장장치와 기상성장방법
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
KR20040028559A (ko) 반도체 장치의 제조 방법
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
US6214736B1 (en) Silicon processing method
EP1458017A1 (en) Silicon wafer and method for production of silicon wafer
JP4344517B2 (ja) 半導体基板及びその製造方法
JP2003151987A (ja) 半導体基板、及び、半導体基板の製造方法
JPH04354118A (ja) 半導体装置の製造方法
US9064863B2 (en) Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen
KR102071500B1 (ko) 반도체 소자의 제조방법
CN110473775A (zh) 改善薄膜剥离的方法
JPH04245431A (ja) 半導体基板の酸化膜除去方法とその装置
JP3210510B2 (ja) 半導体装置の製造方法
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
JP3488804B2 (ja) Ｃｖｄ装置及びｃｖｄ装置用のサセプタ
JP3295171B2 (ja) 半導体基板の製造方法
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JPS5933972B2 (ja) シリコン基板の製造方法
JPH10242122A (ja) ドライエッチング装置およびドライエッチング方法
JPS63111630A (ja) 半導体装置の製造方法
JPH04352422A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees