JPH0437140A - ゲッタリング装置およびその方法 - Google Patents
ゲッタリング装置およびその方法Info
- Publication number
- JPH0437140A JPH0437140A JP2408310A JP40831090A JPH0437140A JP H0437140 A JPH0437140 A JP H0437140A JP 2408310 A JP2408310 A JP 2408310A JP 40831090 A JP40831090 A JP 40831090A JP H0437140 A JPH0437140 A JP H0437140A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- layer
- germanium
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 64
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 41
- 238000005247 gettering Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000005012 migration Effects 0.000 claims description 4
- 238000013508 migration Methods 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 19
- 229910052732 germanium Inorganic materials 0.000 description 18
- 230000008569 process Effects 0.000 description 10
- 238000011109 contamination Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OPTOQCQBJWTWPN-UHFFFAOYSA-N [Si].[Ge].[Si] Chemical compound [Si].[Ge].[Si] OPTOQCQBJWTWPN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
この発明は一般にゲッタリングに関し、時にシリコン基
板上の能動素子からシリコン基板中の金属原子を分離す
るためのゲッタリングに関する。
板上の能動素子からシリコン基板中の金属原子を分離す
るためのゲッタリングに関する。
【Ｏ○０２】
一般にゲッタリングとして知られる、能動素子からシリ
コン基板中の金属原子を分離する試みに対して、これま
でに幾つかの問題点が発生している。集積回路の製造中
において、電子部品が基板上に形成される時性々にして
金属原子がシリコン基板中に移動する。不幸にも、この
ような金属原子は製品の処理中に基板中を移動し易い。 もしかなりの量の金属原子が能動素子を移動すれば集積
回路の効率はかなり悪くなる。能動素子中のこのような
金属原子によって生ずる問題は、集積回路の電気的短絡
から少数キャリアの寿命の減少による不適切な素子動作
にまで及ぶ。 ［０００３］ 過去、集積回路産業において、ゲッタリング処理は幾つ
かあるうちの一つの方法によって能動素子からこのよう
な金属原子を分離即ちゲッタリングするために使用され
てきた。このような方法の一つには、シリコン基板の背
面損傷がある。 表面を損傷することによって、基板の背面に格子転位が
形成される。金属原子は移動してこの格子転位に達し、
ここで捕獲される。不幸にも、背面損傷は一般には不均
一であり、更に基板表面に自由シリコン粒子が堆積する
ことによって基板表面の汚染を引き起こしやすい。 ［０００４］ 金属原子をゲッタリングする他の方法として、基板背面
上に多結晶シリコン層を堆積する方法がある。シリコン
表面に隣接して多結晶シリコン層を形成することによっ
て、各層の表面の界面に格子構造の転位が形成され、シ
リコン基板中の金属分子がここに捕獲される。金属原子
はまた多結晶シリコンの粒界にも捕獲される。このよう
な堆積には、多結晶シリコン層の堆積過程を必要とする
ため、コストがかかり、さらに時間を浪費する。さらに
この多結晶シリコン層は簡単にエツチングされ、結局ゲ
ッタリング素材を除去する結果となる。 ［０００５］ 従って、最終的な集積回路装置を形成するための製造工
程に能動素子中へ移動する金属原子によってもたらされ
る損害を防ぐために、より優れたゲッタリング処理が必
要とされる。さらに、シリコン基板の表面を汚染するこ
とが無く、かつ基板中の金属原子を効果的にゲッタリン
グするために均一に、堆積されるゲッタリング処理が必
要とされている。さらにその上、簡単に実行し得てかつ
経済的なゲッタリング技術が求められている。 ［０００６］
コン基板中の金属原子を分離する試みに対して、これま
でに幾つかの問題点が発生している。集積回路の製造中
において、電子部品が基板上に形成される時性々にして
金属原子がシリコン基板中に移動する。不幸にも、この
ような金属原子は製品の処理中に基板中を移動し易い。 もしかなりの量の金属原子が能動素子を移動すれば集積
回路の効率はかなり悪くなる。能動素子中のこのような
金属原子によって生ずる問題は、集積回路の電気的短絡
から少数キャリアの寿命の減少による不適切な素子動作
にまで及ぶ。 ［０００３］ 過去、集積回路産業において、ゲッタリング処理は幾つ
かあるうちの一つの方法によって能動素子からこのよう
な金属原子を分離即ちゲッタリングするために使用され
てきた。このような方法の一つには、シリコン基板の背
面損傷がある。 表面を損傷することによって、基板の背面に格子転位が
形成される。金属原子は移動してこの格子転位に達し、
ここで捕獲される。不幸にも、背面損傷は一般には不均
一であり、更に基板表面に自由シリコン粒子が堆積する
ことによって基板表面の汚染を引き起こしやすい。 ［０００４］ 金属原子をゲッタリングする他の方法として、基板背面
上に多結晶シリコン層を堆積する方法がある。シリコン
表面に隣接して多結晶シリコン層を形成することによっ
て、各層の表面の界面に格子構造の転位が形成され、シ
リコン基板中の金属分子がここに捕獲される。金属原子
はまた多結晶シリコンの粒界にも捕獲される。このよう
な堆積には、多結晶シリコン層の堆積過程を必要とする
ため、コストがかかり、さらに時間を浪費する。さらに
この多結晶シリコン層は簡単にエツチングされ、結局ゲ
ッタリング素材を除去する結果となる。 ［０００５］ 従って、最終的な集積回路装置を形成するための製造工
程に能動素子中へ移動する金属原子によってもたらされ
る損害を防ぐために、より優れたゲッタリング処理が必
要とされる。さらに、シリコン基板の表面を汚染するこ
とが無く、かつ基板中の金属原子を効果的にゲッタリン
グするために均一に、堆積されるゲッタリング処理が必
要とされている。さらにその上、簡単に実行し得てかつ
経済的なゲッタリング技術が求められている。 ［０００６］
この発明の第１の特徴は、集積回路中の能動素子から基
板中の金属原子を分離するためのゲッタリング機構にあ
る。先ず最初に、犠牲層として作用するゲルマニウムシ
リコン層をシリコン基板上に堆積し、基板上に連続層が
形成されるようにする。基板の第１の面を、ゲルマニウ
ムシリコン層の堆積のための均一な接触面を形成するよ
うに研磨することも可能である。しかしながら、これは
必ずしも必要ではない。格子構造の不整合による転位が
ゲルマニウムシリコン層とシリコン基板との界面に沿っ
て形成される。ゲルマニウムシリコンの不整合層をシリ
コン基板上に堆積したのち、任意にシリコン層をゲルマ
ニウム層上に堆積し、これによって基板とシリコン層間
にゲルマニウム層を封止する。このゲルマニウムシリコ
ン層の封止によって不整合転位の付加的な層が形成され
、これはゲッタリング機構を保証するための犠牲層とし
て作用し、集積回路の全製造過程を通して存続する。 ［０００７１ 一旦このような複合層が形成されると、集積回路を形成
するために電子部品が製造される。電子部品が基板上に
製造されると、金属原子はシリコン基板中に移動する。 この発明は、ゲルマニウムシリコン層（典型的にはシリ
コン中に約０゜１％から２５％のゲルマニウムを含み、
さらに約０．１μｍから２５ｍｍの厚さを有する）をシ
リコン基板の背面に堆積することによって、ウェファの
背面上に不整合による転位を生成する方法からなる。シ
リコン層を任意にゲルマニウム／シリコン層上に堆積し
てもよいが、しかしこれは必ずしも必要ではない。シリ
コンウェファ上へ素子を形成する典型的な処理では、約
３００℃から１４００℃の温度を必要とする。この様な
温度では金属原子はシリコンウェファ中で移動しやすく
、ゲルマニウムシリコンとシリコンの界面の不整合転位
に向かって移動し、ここで永久的に捕獲される。 ［０００８］ 一旦ゲルマニウムシリコン層によって金属原子をゲッタ
リングすると、ゲルマニウムシリコン層とシリコン層は
除去される。シリコン層とゲルマニウム層の除去は任意
であるが、しかし普通は特定の応用事例に対するパッケ
ージ上の必要性から除去するように要請される。 ［０００９］ この発明によれば、シリコン基板上から金属原子をゲッ
タリングする従来の方法に比べて幾つかの利点を有して
いる。このような利点としては、処理過程で形成される
金属クラスターを効率的に減少させること、およびシリ
コン基板の表面における特殊な汚染を減少させることを
含んでいる。さらにその上、この発明は犠牲層を均一に
堆積して基板全体の適正なゲッタリングを確実に実行す
るという技術上の利点を有する。最後に、この発明は従
来技術よりも最終製品に関してより経済的であり、さら
により実施し易い。 ［００１０１ この発明のその他の特徴およびそれに伴う効果は、図面
を参照しながら詳細な説明を熟考することによって認識
される。 ［００１１］
板中の金属原子を分離するためのゲッタリング機構にあ
る。先ず最初に、犠牲層として作用するゲルマニウムシ
リコン層をシリコン基板上に堆積し、基板上に連続層が
形成されるようにする。基板の第１の面を、ゲルマニウ
ムシリコン層の堆積のための均一な接触面を形成するよ
うに研磨することも可能である。しかしながら、これは
必ずしも必要ではない。格子構造の不整合による転位が
ゲルマニウムシリコン層とシリコン基板との界面に沿っ
て形成される。ゲルマニウムシリコンの不整合層をシリ
コン基板上に堆積したのち、任意にシリコン層をゲルマ
ニウム層上に堆積し、これによって基板とシリコン層間
にゲルマニウム層を封止する。このゲルマニウムシリコ
ン層の封止によって不整合転位の付加的な層が形成され
、これはゲッタリング機構を保証するための犠牲層とし
て作用し、集積回路の全製造過程を通して存続する。 ［０００７１ 一旦このような複合層が形成されると、集積回路を形成
するために電子部品が製造される。電子部品が基板上に
製造されると、金属原子はシリコン基板中に移動する。 この発明は、ゲルマニウムシリコン層（典型的にはシリ
コン中に約０゜１％から２５％のゲルマニウムを含み、
さらに約０．１μｍから２５ｍｍの厚さを有する）をシ
リコン基板の背面に堆積することによって、ウェファの
背面上に不整合による転位を生成する方法からなる。シ
リコン層を任意にゲルマニウム／シリコン層上に堆積し
てもよいが、しかしこれは必ずしも必要ではない。シリ
コンウェファ上へ素子を形成する典型的な処理では、約
３００℃から１４００℃の温度を必要とする。この様な
温度では金属原子はシリコンウェファ中で移動しやすく
、ゲルマニウムシリコンとシリコンの界面の不整合転位
に向かって移動し、ここで永久的に捕獲される。 ［０００８］ 一旦ゲルマニウムシリコン層によって金属原子をゲッタ
リングすると、ゲルマニウムシリコン層とシリコン層は
除去される。シリコン層とゲルマニウム層の除去は任意
であるが、しかし普通は特定の応用事例に対するパッケ
ージ上の必要性から除去するように要請される。 ［０００９］ この発明によれば、シリコン基板上から金属原子をゲッ
タリングする従来の方法に比べて幾つかの利点を有して
いる。このような利点としては、処理過程で形成される
金属クラスターを効率的に減少させること、およびシリ
コン基板の表面における特殊な汚染を減少させることを
含んでいる。さらにその上、この発明は犠牲層を均一に
堆積して基板全体の適正なゲッタリングを確実に実行す
るという技術上の利点を有する。最後に、この発明は従
来技術よりも最終製品に関してより経済的であり、さら
により実施し易い。 ［００１０１ この発明のその他の特徴およびそれに伴う効果は、図面
を参照しながら詳細な説明を熟考することによって認識
される。 ［００１１］
第１図は集積回路加工体１０の拡大断面を示す図である
。加工体１０は好ましくはシリコンを材料とし約５５０
μｍの厚さを有している。加工体１０は背面１４と前面
１６を有している。前面１６は先ずラッピング工程に晒
され表面のデコボコが除去される。このラッピング工程
が完了すると、表面１６を研磨して次工程の準備をする
。 ［００１２］ 次に第２図を参照すると、加工体１０には、シリコン（
ゲルマニウム２％）の化学的気相成長（ＣＶＤ）２２が
実行され、層２０を均一に被覆する。層２０は約１から
２μｍの厚さを有するゲルマニウムシリコンの混合体で
あり、シリコンとシリコンゲルマニウムとの格子定数の
違いによって、シリコン／シリコンゲルマニウムの界面
に不整合による転位を生じるように機能する。層２０は
約０． １μｍから２５μｍの範囲で変化する。この層
２０は面１６における層１２と２０の界面に格子構造の
不整合転位を形成する。このような格子構造の転位は、
この発明によって後に基板１２から金属原子をゲッタリ
ングするために利用される。 ［００１３］ 他の実施例では、シリコン（ゲルマニウム２％）はシリ
コンとスズの混合体に置き換えることができる。ゲルマ
ニウムとスズ原子はその界面で格子構造不整合転位を生
じるために用いられるもので、従って必要な格子構造不
整合転位を生じるなら、他のＩＶ族の化合物をゲルマニ
ウムとスズの変わりに使用することが出来る。 ［００１４］ さて第３図を参照すると、ゲルマニウム−シリコン層２
０上には封止層２４が堆積される。封止層２４は例えば
ＣＶＤ工程によって堆積される純粋シリコンのようなシ
リコン組成を有していることが望ましい。封止層２４は
後の工程でゲルマニウム原子が層２０から移動して基板
１２を汚染しないようにする目的で使用されている。層
２４は約２μｍから約５μｍの厚さに堆積されることが
望ましい。この時点で、加工体１０はその後の処理のた
めにウェファ工程に送られ、あるいは素子を製造するた
めに処理設備の先端に送られる。 ［００１５］ 第４図を参照すると、この発明を利用した次の処理工程
が理解される。処理中に、通常の方法によって前面１４
上に数個の電子部品２６が形成される。部品２６が表面
１４上に形成されると、金属分子２８は高温においてシ
リコン基板１２の格子構造を介して移動し分散される傾
向がある。金属原子がシリコン層１２中を移動する場合
、この金属原子は温度がかなり上昇すると処理中にクラ
スターを形成する傾向がある。金属原子２８のこの様な
りラスター化は後の処理工程において、例えば集積回路
の短絡、あるいは表面の汚染等の困難な状況をつくり出
す。能動素子中に位置する単一の金属原子はまた少数キ
ャリアの寿命を短くし、結果的に素子の効率を落とす。 ［００１６］ 次に第５図を参照すると、シリコン基板１２から金属原
子２８をゲッタリングする方法が理解される。基板１２
が約３００℃から１４００℃間の典型的な処理温度に熱
せられると、金属原子はシリコン格子中をランダムに移
動する。この移動中の金属原子がゲルマニウムシリコン
／シリコン界面の不整合転位に達するとこの原子は永久
的にこれに捕獲される。このような転位への金属原子の
捕獲によって、基板中に金属原子の濃度勾配が生じ、そ
の結果金属原子はゲルマニウムシリコン／シリコン間の
界面層１６における不整合転位へ実質的に流出しあるい
は移動する。 ［００１７］ この発明によれば、犠牲層２０は、所定の選択位置に不
整合転位を生じ、基板１２が加熱されている間に金属原
子２８をこの所定位置に移動させるために、堆積される
。第５図に示すように、犠牲層２０への金属原子２８の
移動によって前面１４に達する金属原子の濃度が減少す
る。金属分子２８の位置が前面１４がら離れる事によっ
て、前面１４の基板１２内での金属クラスター化の確率
が減少する。このような金属クラスターの減少によって
集積回路の短絡と表面汚染の可能性が減少する。前面付
近のこのような金属原子の減少によって少数のキャリア
の寿命が長くなり結果的に素子効率が向上する。 ［００１８］ この発明は、基板１２上への均一なゲッタリング効果を
達成することが困難性であった従来の技術に対して、技
術的な特徴を有している。基板１２上へのゲッタリング
効果が均一でないと、高濃度の金属分子２８が基板を貫
通して表面に拡散し、その結果動作上の問題を引き起こ
す可能性が生じる。 ［００１９］ 次に第６図を参照すると、犠牲層２０と封止層２４が除
去されていることが理解される。この層２０と２４の除
去は任意であるが、これが−旦実行されるとパッケージ
領域内でのスペースが増加する。基板１２の厚さを減少
すること、および層２０と２４の除去によって、加工体
１０の性能が落ちる。−旦犠牲層２０と封止層２４が加
工体１０から除去されると、金属分子２８もまた加工体
１０がら除去され、その結果高温に晒される場合の将来
的な金属分子クラスター化の可能性が取り除かれる。 ［００２０］ この発明およびこれに基づく効果は以下に記載する例を
参照する事によって、容易に理解される。 ［００２１］ 例 ゲッタリング装置は先ずシリコンウェファの背面をラッ
ピングし研磨することによって準備された。表面を平均
に滑らかにした後、背面を純粋シリコン原子源に晒し、
背面にゲルマニウム源を受容するための準備をした。シ
リコン（ゲルマニウム２％）気体を約２００１の体積を
有する反応容器内で循環させた。この反応容器はアプラ
イドマテリアルテクノロジー（Ａｐｐｌｉｅｄ Ｍａ
ｔｅｒｉａＩ Ｔｅｃｈｎｏｌｏｇｙ）社製ノモデル
ＡＭＴ−７８１０であった。この反応容器は水素源とシ
リコン（ゲルマニウム２％）源とを完全に混合するため
のプレミックス容器と共に供給された。 ［００２２］ 容器へのガスの速度は水素が毎分約２００１であり、ゲ
ルマニウム２％のシリコン（ゲルマニウム２％）流は毎
分約０．８１であった。容器の温度は約１０００℃、圧
力は約１気圧であった。その結果シリコン基板上に堆積
されたゲルマニウムシリコン層の厚さは約１．５μｍで
あった。シリコン層はゲルマニウム層上に平均に各４μ
ｍの厚さで堆積された。 ［００２３］ シリコン基板の背面を金属不純物によって故意に汚染し
た。背面に金属不純物を有する基板を約２０秒間、約１
０００℃の炉の中に保持した。シリコンウェファの前面
を観察したが、何の汚れも見られなかった。この汚れが
存在しないという事実は、金属分子がゲルマニウムシリ
コン面に移動する事、およびシリコン基板を加熱した後
で前面に達する汚染が最小であることを示している。 ［００２４］ 要約すると、 （この発明は）シリコンの２つの層の間
に挾まれた犠牲層として作用するゲルマニウムシリコン
層を用いる事に特徴を有する、効果的なゲッタリング処
理を開示している。この発明のゲッタリング処理は、均
一性、金属クラスターの減少、表面上の汚染の減少、お
よびより均一なゲッタリングと言う点で大きな効果を有
している。
。加工体１０は好ましくはシリコンを材料とし約５５０
μｍの厚さを有している。加工体１０は背面１４と前面
１６を有している。前面１６は先ずラッピング工程に晒
され表面のデコボコが除去される。このラッピング工程
が完了すると、表面１６を研磨して次工程の準備をする
。 ［００１２］ 次に第２図を参照すると、加工体１０には、シリコン（
ゲルマニウム２％）の化学的気相成長（ＣＶＤ）２２が
実行され、層２０を均一に被覆する。層２０は約１から
２μｍの厚さを有するゲルマニウムシリコンの混合体で
あり、シリコンとシリコンゲルマニウムとの格子定数の
違いによって、シリコン／シリコンゲルマニウムの界面
に不整合による転位を生じるように機能する。層２０は
約０． １μｍから２５μｍの範囲で変化する。この層
２０は面１６における層１２と２０の界面に格子構造の
不整合転位を形成する。このような格子構造の転位は、
この発明によって後に基板１２から金属原子をゲッタリ
ングするために利用される。 ［００１３］ 他の実施例では、シリコン（ゲルマニウム２％）はシリ
コンとスズの混合体に置き換えることができる。ゲルマ
ニウムとスズ原子はその界面で格子構造不整合転位を生
じるために用いられるもので、従って必要な格子構造不
整合転位を生じるなら、他のＩＶ族の化合物をゲルマニ
ウムとスズの変わりに使用することが出来る。 ［００１４］ さて第３図を参照すると、ゲルマニウム−シリコン層２
０上には封止層２４が堆積される。封止層２４は例えば
ＣＶＤ工程によって堆積される純粋シリコンのようなシ
リコン組成を有していることが望ましい。封止層２４は
後の工程でゲルマニウム原子が層２０から移動して基板
１２を汚染しないようにする目的で使用されている。層
２４は約２μｍから約５μｍの厚さに堆積されることが
望ましい。この時点で、加工体１０はその後の処理のた
めにウェファ工程に送られ、あるいは素子を製造するた
めに処理設備の先端に送られる。 ［００１５］ 第４図を参照すると、この発明を利用した次の処理工程
が理解される。処理中に、通常の方法によって前面１４
上に数個の電子部品２６が形成される。部品２６が表面
１４上に形成されると、金属分子２８は高温においてシ
リコン基板１２の格子構造を介して移動し分散される傾
向がある。金属原子がシリコン層１２中を移動する場合
、この金属原子は温度がかなり上昇すると処理中にクラ
スターを形成する傾向がある。金属原子２８のこの様な
りラスター化は後の処理工程において、例えば集積回路
の短絡、あるいは表面の汚染等の困難な状況をつくり出
す。能動素子中に位置する単一の金属原子はまた少数キ
ャリアの寿命を短くし、結果的に素子の効率を落とす。 ［００１６］ 次に第５図を参照すると、シリコン基板１２から金属原
子２８をゲッタリングする方法が理解される。基板１２
が約３００℃から１４００℃間の典型的な処理温度に熱
せられると、金属原子はシリコン格子中をランダムに移
動する。この移動中の金属原子がゲルマニウムシリコン
／シリコン界面の不整合転位に達するとこの原子は永久
的にこれに捕獲される。このような転位への金属原子の
捕獲によって、基板中に金属原子の濃度勾配が生じ、そ
の結果金属原子はゲルマニウムシリコン／シリコン間の
界面層１６における不整合転位へ実質的に流出しあるい
は移動する。 ［００１７］ この発明によれば、犠牲層２０は、所定の選択位置に不
整合転位を生じ、基板１２が加熱されている間に金属原
子２８をこの所定位置に移動させるために、堆積される
。第５図に示すように、犠牲層２０への金属原子２８の
移動によって前面１４に達する金属原子の濃度が減少す
る。金属分子２８の位置が前面１４がら離れる事によっ
て、前面１４の基板１２内での金属クラスター化の確率
が減少する。このような金属クラスターの減少によって
集積回路の短絡と表面汚染の可能性が減少する。前面付
近のこのような金属原子の減少によって少数のキャリア
の寿命が長くなり結果的に素子効率が向上する。 ［００１８］ この発明は、基板１２上への均一なゲッタリング効果を
達成することが困難性であった従来の技術に対して、技
術的な特徴を有している。基板１２上へのゲッタリング
効果が均一でないと、高濃度の金属分子２８が基板を貫
通して表面に拡散し、その結果動作上の問題を引き起こ
す可能性が生じる。 ［００１９］ 次に第６図を参照すると、犠牲層２０と封止層２４が除
去されていることが理解される。この層２０と２４の除
去は任意であるが、これが−旦実行されるとパッケージ
領域内でのスペースが増加する。基板１２の厚さを減少
すること、および層２０と２４の除去によって、加工体
１０の性能が落ちる。−旦犠牲層２０と封止層２４が加
工体１０から除去されると、金属分子２８もまた加工体
１０がら除去され、その結果高温に晒される場合の将来
的な金属分子クラスター化の可能性が取り除かれる。 ［００２０］ この発明およびこれに基づく効果は以下に記載する例を
参照する事によって、容易に理解される。 ［００２１］ 例 ゲッタリング装置は先ずシリコンウェファの背面をラッ
ピングし研磨することによって準備された。表面を平均
に滑らかにした後、背面を純粋シリコン原子源に晒し、
背面にゲルマニウム源を受容するための準備をした。シ
リコン（ゲルマニウム２％）気体を約２００１の体積を
有する反応容器内で循環させた。この反応容器はアプラ
イドマテリアルテクノロジー（Ａｐｐｌｉｅｄ Ｍａ
ｔｅｒｉａＩ Ｔｅｃｈｎｏｌｏｇｙ）社製ノモデル
ＡＭＴ−７８１０であった。この反応容器は水素源とシ
リコン（ゲルマニウム２％）源とを完全に混合するため
のプレミックス容器と共に供給された。 ［００２２］ 容器へのガスの速度は水素が毎分約２００１であり、ゲ
ルマニウム２％のシリコン（ゲルマニウム２％）流は毎
分約０．８１であった。容器の温度は約１０００℃、圧
力は約１気圧であった。その結果シリコン基板上に堆積
されたゲルマニウムシリコン層の厚さは約１．５μｍで
あった。シリコン層はゲルマニウム層上に平均に各４μ
ｍの厚さで堆積された。 ［００２３］ シリコン基板の背面を金属不純物によって故意に汚染し
た。背面に金属不純物を有する基板を約２０秒間、約１
０００℃の炉の中に保持した。シリコンウェファの前面
を観察したが、何の汚れも見られなかった。この汚れが
存在しないという事実は、金属分子がゲルマニウムシリ
コン面に移動する事、およびシリコン基板を加熱した後
で前面に達する汚染が最小であることを示している。 ［００２４］ 要約すると、 （この発明は）シリコンの２つの層の間
に挾まれた犠牲層として作用するゲルマニウムシリコン
層を用いる事に特徴を有する、効果的なゲッタリング処
理を開示している。この発明のゲッタリング処理は、均
一性、金属クラスターの減少、表面上の汚染の減少、お
よびより均一なゲッタリングと言う点で大きな効果を有
している。
【○Ｏ２５】
この実施例の項では、この発明の好ましい実施例とその
効果について開示したカミこの発明はこれらの限定され
るものでは無く、請求の範囲に示した精神および範囲に
のみ限定されるものである。 ［００２６１ 以上の説明に関して更に以下の項を開示する。 ［００２７］ （１） 金属分子を分散した半導体基板と、および上
記基板上に堆積された犠牲層であって上記基板から金属
分子を該犠牲層の近辺に引きつけるための犠牲層、 からなるゲッタリング構造。 ［００２８］ さらに、 上記犠牲層上に堆積され上記犠牲層から上記基板への特
定の汚染を減少させるための封止層を含む事を特徴とす
る、第１項に記載の装置。 ［００２９］ 上記犠牲層はＩＶ族化合物で構成されている事を特徴と
する第１項に記載の装置。 ［００３０］ 上記犠牲層はゲルマニウムシリコンからなることを特徴
とする第１項に記載の装置。 ［００３１］ 上記基板から上記犠牲層への金属分子の引きつけは上記
基板の温度を約３００℃から約１４００℃の間に上げる
ことによって開始されるものである第１項に記載の装置
。 ［００３２］ 上記封止層はシリコンで構成されている事を特徴とする
第２項に記載の装置。 ［００３３］ 上記基板はシリコンからなる事を特徴とする第１項に記
載の装置。 ［００３４］ 上記犠牲層の厚さは約Ｏ０ １から約２５μｍの間である事を特徴とする第１項に記
載の装置。 ［００３５］ 上記封止層の厚さは２から５μｍの範囲である事を特徴
とする第２項に記載の装置。 ［００３６］ シリコン基板上に堆積されたゲルマニウムシリコン層と
、および 上記ゲルマニウムシリコン層を封止するために上記ゲル
マニウムシリコン層上に堆積されたシリコン層からなり
、この基板と上記ゲルマニウムシリコン層は格子構造不
整合による転位を有しその結果加熱により上記ゲルマニ
ウムシリコン／シリコンの界面において基板から不整合
転位へ向かう金属原子の流れが引き起こされることを特
徴とする、シリコン基板から金属原子をゲッタリングす
るための装置。 ［００３７］ （１１）上記ゲルマニウムシリコン層はシリコン中に約
０． １から約２５％のゲルマニウムを含んでいること
を特徴とする第１０項に記載の装置。 ［００３８］ （１２）上記ゲルマニウムシリコン層は約０． １から
２５μｍの厚さを有している事を特徴とする第１０項に
記載の装置。 ［００３９］ （１３）上記基板は約３００℃から約１４００℃の間に
加熱される事を特徴とする第１０項に記載の装置。 ［００４０］ （１４）基板上に犠牲層を堆積し、 上記基板上に素子を形成しこの素子の処理過程からの金
属原子を上記基板中に移動させ、さらに 上記基板からゲルマニウム−シリコンとシリコン界面に
おける不整合転位への金属原子の移動を誘起するために
上記基板を加熱する、各ステップから構成されるゲッタ
リング方法。 ［００４１］ （１５） さらに、上記ゲルマニウム／シリコン層に
封止層を堆積して上記ゲルマニウム／シリコン層を上記
基板と該対土層間に局限するステップを含む事を特徴と
する第１４項に記載の方法。 ［００４２１ （１６） さらに、上記金属分子がゲルマニウムシリ
コン／シリコン界面における上記不整合転位へ移動した
のち上記基板から上記ゲルマニウムシリコンーシリコン
層と上記封止層を除去するステップを含むことを特徴と
する第１５項に記載の方法。 ［００４３］ （１７）上記基板を加熱するステップは上記基板の温度
を約３００℃と約１４００℃の範囲内で上昇させる事を
特徴とする第１４項に記載の方法。 ［００４４］ （１８）上記犠牲層を堆積するステップは上記不整合転
位層を形成するためのにゲルマニウムシリコンを堆積す
るステップからなることを特徴とする第１４項に記載の
方法。 ［００４５］ （１９）上記不整合転位層を堆積するステップは上記犠
牲層を形成するためにＩＶ族化合物を堆積するステップ
からなる事を特徴とする第１４項に記載の方法。 ［００４６］ （２０）基板の第１面上にゲルマニウムシリコン層を堆
積し、上記ゲルマニウムシリコン層上にシリコン層を堆
積して上記ゲルマニウムシリコン層を該シリコン層と基
板間に封止し、基板の第２面上に素子を形成して通常の
処理過程中に汚染を生じる基板を金属原子で汚染させ、
さらに 基板から上記ゲルマニウムシリコン層の近辺への金属分
子の移動を誘起するために基板を加熱し基板を実質的に
金属分子の影響を受けない状態にする、各ステップから
なる、汚染されたシリコン基板から金属原子をゲッタリ
ングする方法。 ［００４７］ （２１） さらに、基板から上記ゲルマニウムシリコ
ン層と上記シリコン層を除去するステップを含むことを
特徴とする第２０項に記載の方法。 ［００４８］ （２２）上記基板の加熱ステップは温度を約３００℃と
約１４００℃の範囲で上昇させるものである第２０項に
記載の方法。
効果について開示したカミこの発明はこれらの限定され
るものでは無く、請求の範囲に示した精神および範囲に
のみ限定されるものである。 ［００２６１ 以上の説明に関して更に以下の項を開示する。 ［００２７］ （１） 金属分子を分散した半導体基板と、および上
記基板上に堆積された犠牲層であって上記基板から金属
分子を該犠牲層の近辺に引きつけるための犠牲層、 からなるゲッタリング構造。 ［００２８］ さらに、 上記犠牲層上に堆積され上記犠牲層から上記基板への特
定の汚染を減少させるための封止層を含む事を特徴とす
る、第１項に記載の装置。 ［００２９］ 上記犠牲層はＩＶ族化合物で構成されている事を特徴と
する第１項に記載の装置。 ［００３０］ 上記犠牲層はゲルマニウムシリコンからなることを特徴
とする第１項に記載の装置。 ［００３１］ 上記基板から上記犠牲層への金属分子の引きつけは上記
基板の温度を約３００℃から約１４００℃の間に上げる
ことによって開始されるものである第１項に記載の装置
。 ［００３２］ 上記封止層はシリコンで構成されている事を特徴とする
第２項に記載の装置。 ［００３３］ 上記基板はシリコンからなる事を特徴とする第１項に記
載の装置。 ［００３４］ 上記犠牲層の厚さは約Ｏ０ １から約２５μｍの間である事を特徴とする第１項に記
載の装置。 ［００３５］ 上記封止層の厚さは２から５μｍの範囲である事を特徴
とする第２項に記載の装置。 ［００３６］ シリコン基板上に堆積されたゲルマニウムシリコン層と
、および 上記ゲルマニウムシリコン層を封止するために上記ゲル
マニウムシリコン層上に堆積されたシリコン層からなり
、この基板と上記ゲルマニウムシリコン層は格子構造不
整合による転位を有しその結果加熱により上記ゲルマニ
ウムシリコン／シリコンの界面において基板から不整合
転位へ向かう金属原子の流れが引き起こされることを特
徴とする、シリコン基板から金属原子をゲッタリングす
るための装置。 ［００３７］ （１１）上記ゲルマニウムシリコン層はシリコン中に約
０． １から約２５％のゲルマニウムを含んでいること
を特徴とする第１０項に記載の装置。 ［００３８］ （１２）上記ゲルマニウムシリコン層は約０． １から
２５μｍの厚さを有している事を特徴とする第１０項に
記載の装置。 ［００３９］ （１３）上記基板は約３００℃から約１４００℃の間に
加熱される事を特徴とする第１０項に記載の装置。 ［００４０］ （１４）基板上に犠牲層を堆積し、 上記基板上に素子を形成しこの素子の処理過程からの金
属原子を上記基板中に移動させ、さらに 上記基板からゲルマニウム−シリコンとシリコン界面に
おける不整合転位への金属原子の移動を誘起するために
上記基板を加熱する、各ステップから構成されるゲッタ
リング方法。 ［００４１］ （１５） さらに、上記ゲルマニウム／シリコン層に
封止層を堆積して上記ゲルマニウム／シリコン層を上記
基板と該対土層間に局限するステップを含む事を特徴と
する第１４項に記載の方法。 ［００４２１ （１６） さらに、上記金属分子がゲルマニウムシリ
コン／シリコン界面における上記不整合転位へ移動した
のち上記基板から上記ゲルマニウムシリコンーシリコン
層と上記封止層を除去するステップを含むことを特徴と
する第１５項に記載の方法。 ［００４３］ （１７）上記基板を加熱するステップは上記基板の温度
を約３００℃と約１４００℃の範囲内で上昇させる事を
特徴とする第１４項に記載の方法。 ［００４４］ （１８）上記犠牲層を堆積するステップは上記不整合転
位層を形成するためのにゲルマニウムシリコンを堆積す
るステップからなることを特徴とする第１４項に記載の
方法。 ［００４５］ （１９）上記不整合転位層を堆積するステップは上記犠
牲層を形成するためにＩＶ族化合物を堆積するステップ
からなる事を特徴とする第１４項に記載の方法。 ［００４６］ （２０）基板の第１面上にゲルマニウムシリコン層を堆
積し、上記ゲルマニウムシリコン層上にシリコン層を堆
積して上記ゲルマニウムシリコン層を該シリコン層と基
板間に封止し、基板の第２面上に素子を形成して通常の
処理過程中に汚染を生じる基板を金属原子で汚染させ、
さらに 基板から上記ゲルマニウムシリコン層の近辺への金属分
子の移動を誘起するために基板を加熱し基板を実質的に
金属分子の影響を受けない状態にする、各ステップから
なる、汚染されたシリコン基板から金属原子をゲッタリ
ングする方法。 ［００４７］ （２１） さらに、基板から上記ゲルマニウムシリコ
ン層と上記シリコン層を除去するステップを含むことを
特徴とする第２０項に記載の方法。 ［００４８］ （２２）上記基板の加熱ステップは温度を約３００℃と
約１４００℃の範囲で上昇させるものである第２０項に
記載の方法。
【図１】
基板上へのシリコン薄膜の形成を示すための、加工体の
拡大図。
拡大図。
【図２】
次段階である基板上へのゲルマニウムシリコン層の形成
を示すための、図１に示した加工体の拡大断面図。
を示すための、図１に示した加工体の拡大断面図。
【図３】
ゲルマニウムシリコン層上に堆積されたシリコン層を示
すための、図２に示し加工体の拡大断面図。
すための、図２に示し加工体の拡大断面図。
【図４】
基板上に結合された電子部品を示すための、図３に示す
加工体の拡大断面図。
加工体の拡大断面図。
【図５】
この発明に従って基板の前面から基板の背面ヘゲツタリ
ングした金属分子を示すための、図４に示す加工体の拡
大断面図。
ングした金属分子を示すための、図４に示す加工体の拡
大断面図。
【図６】
基板からゲルマニウムシリコン層とシリコン層を除去し
た後の加工体を示すための、図５に示す加工体の拡大断
面図。
た後の加工体を示すための、図５に示す加工体の拡大断
面図。
１２ シリコン基板
１４ 第２面
１６ 第１面
２０ ゲルマニウムシリコン層
２４ シリコン層
２６ 電子部品
２８ 金属原子
【図１】
図面
【図２】
【図３】
村開干４−３７１４０ （１３）
【図４】
【図５】
【図６１
Claims (2)
- 【請求項１】金属分子を分散した半導体基板と、および
上記基板上に堆積された犠牲層であって上記基板から金
属分子を該犠牲層の近辺に引きつけるための犠牲層、 からなるゲッタリング構造。 - 【請求項２】基板上に犠牲層を堆積し、 上記基板上に素子を形成しこの素子の処理過程からの金
属原子を上記基板中に移動させ、さらに 上記基板からゲルマニウム−シリコンとシリコン界面に
おける不整合転位への金属原子の移動を誘起するために
上記基板を加熱する、各ステップから構成されるゲッタ
リング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US457441 | 1989-12-27 | ||
| US07/457,441 US5229306A (en) | 1989-12-27 | 1989-12-27 | Backside gettering method employing a monocrystalline germanium-silicon layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437140A true JPH0437140A (ja) | 1992-02-07 |
| JP3351801B2 JP3351801B2 (ja) | 2002-12-03 |
Family
ID=23816747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40831090A Expired - Fee Related JP3351801B2 (ja) | 1989-12-27 | 1990-12-27 | ゲッタリング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5229306A (ja) |
| EP (1) | EP0434984A3 (ja) |
| JP (1) | JP3351801B2 (ja) |
| KR (1) | KR100257364B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| US6268641B1 (en) * | 1998-03-30 | 2001-07-31 | Kabushiki Kaisha Toshiba | Semiconductor wafer having identification indication and method of manufacturing the same |
| US6898362B2 (en) | 2002-01-17 | 2005-05-24 | Micron Technology Inc. | Three-dimensional photonic crystal waveguide structure and method |
| TW583049B (en) * | 2001-07-20 | 2004-04-11 | Getters Spa | Support with integrated deposit of gas absorbing material for manufacturing microelectronic, microoptoelectronic or micromechanical devices |
| US6987037B2 (en) | 2003-05-07 | 2006-01-17 | Micron Technology, Inc. | Strained Si/SiGe structures by ion implantation |
| US6929984B2 (en) | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
| US7153753B2 (en) | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
| JP2016009730A (ja) * | 2014-06-23 | 2016-01-18 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997368A (en) * | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
| US4357183A (en) * | 1980-08-13 | 1982-11-02 | Massachusetts Institute Of Technology | Heteroepitaxy of germanium silicon on silicon utilizing alloying control |
| US4608096A (en) * | 1983-04-04 | 1986-08-26 | Monsanto Company | Gettering |
| DD226430A1 (de) * | 1984-08-02 | 1985-08-21 | Erfurt Mikroelektronik | Getterfaehige mehrschichtanordnung und verfahren zu ihrer herstellung |
| JPS63291897A (ja) * | 1987-05-26 | 1988-11-29 | Nec Corp | 単結晶膜の成長方法 |
| US4962051A (en) * | 1988-11-18 | 1990-10-09 | Motorola, Inc. | Method of forming a defect-free semiconductor layer on insulator |
| US4975387A (en) * | 1989-12-15 | 1990-12-04 | The United States Of America As Represented By The Secretary Of The Navy | Formation of epitaxial si-ge heterostructures by solid phase epitaxy |
-
1989
- 1989-12-27 US US07/457,441 patent/US5229306A/en not_active Expired - Lifetime
-
1990
- 1990-11-23 EP EP19900122377 patent/EP0434984A3/en not_active Ceased
- 1990-12-26 KR KR1019900021736A patent/KR100257364B1/ko not_active IP Right Cessation
- 1990-12-27 JP JP40831090A patent/JP3351801B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3351801B2 (ja) | 2002-12-03 |
| EP0434984A2 (en) | 1991-07-03 |
| KR910013448A (ko) | 1991-08-08 |
| US5229306A (en) | 1993-07-20 |
| KR100257364B1 (ko) | 2000-05-15 |
| EP0434984A3 (en) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437140A (ja) | ゲッタリング装置およびその方法 | |
| JPH05275429A (ja) | 接合された基板中に真性ゲッタリング・サイトを作る方法およびシリコン半導体基板中の可動性イオンを捕捉する方法 | |
| JP2001203164A (ja) | 基板処理チャンバ面をインシチュウクリーニングする方法 | |
| WO2006070607A1 (ja) | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ | |
| KR20010092733A (ko) | 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10106955A (ja) | 半導体基板の製造方法及びその製造装置 | |
| US6214736B1 (en) | Silicon processing method | |
| JP3324573B2 (ja) | 半導体装置の製造方法および製造装置 | |
| EP1458017A1 (en) | Silicon wafer and method for production of silicon wafer | |
| JP2013516085A5 (ja) | ||
| US5637145A (en) | Method of vapor phase epitaxial growth | |
| CN110010445B (zh) | 键合晶片用支撑基板的制造方法和键合晶片的制造方法 | |
| KR100857386B1 (ko) | 에스오아이 웨이퍼에 대한 열처리 방법 | |
| JPH04245431A (ja) | 半導体基板の酸化膜除去方法とその装置 | |
| KR102071500B1 (ko) | 반도체 소자의 제조방법 | |
| JP3488804B2 (ja) | Ｃｖｄ装置及びｃｖｄ装置用のサセプタ | |
| US5098867A (en) | Heat treatment for compound semiconductor wafer | |
| JPS5933972B2 (ja) | シリコン基板の製造方法 | |
| JPH10242122A (ja) | ドライエッチング装置およびドライエッチング方法 | |
| JPH03238825A (ja) | 半導体基板 | |
| JPS63111630A (ja) | 半導体装置の製造方法 | |
| TW202414551A (zh) | 用於將層從源基板傳送到目標基板的方法 | |
| JPH04352422A (ja) | 半導体装置の製造方法 | |
| KR100620205B1 (ko) | 급속 열처리 공정에서의 에지 링 장착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |