JPH03222427A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03222427A JPH03222427A JP1945490A JP1945490A JPH03222427A JP H03222427 A JPH03222427 A JP H03222427A JP 1945490 A JP1945490 A JP 1945490A JP 1945490 A JP1945490 A JP 1945490A JP H03222427 A JPH03222427 A JP H03222427A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- impurity
- semiconductor
- polycrystalline
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 239000006104 solid solution Substances 0.000 claims abstract description 8
- 230000000737 periodic effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 25
- 230000000694 effects Effects 0.000 abstract description 20
- 238000010438 heat treatment Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000005247 gettering Methods 0.000 abstract description 7
- 230000008707 rearrangement Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 6
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、ゲッター効果の優れた半導体基板を用いた
半導体装置に関する。
半導体装置に関する。
半導体装置では、重金属不純物や熱処理に伴う微小熱誘
起欠陥などを、半導体デバイス内部から取り除くために
ゲッタリングが行われ、一般には半導体基板の裏面側に
サンドブラスト処理を施す手法がよく知られている。
起欠陥などを、半導体デバイス内部から取り除くために
ゲッタリングが行われ、一般には半導体基板の裏面側に
サンドブラスト処理を施す手法がよく知られている。
すなわち、単結晶シリコン（Ｓｔ）ロッドがスライスさ
れ、第５図（ａ）に示すように、円板状の単結晶Ｓｔウ
ェハ１が作成され、ウェハ１の裏面に石英粉が叩きつけ
られてサンドブラスト処理が行われ、同図（ｂ）に示す
ように、ウェハ１の裏面に機械的歪層２が形成されて半
導体装置に用いる半導体基板３が形成される。
れ、第５図（ａ）に示すように、円板状の単結晶Ｓｔウ
ェハ１が作成され、ウェハ１の裏面に石英粉が叩きつけ
られてサンドブラスト処理が行われ、同図（ｂ）に示す
ように、ウェハ１の裏面に機械的歪層２が形成されて半
導体装置に用いる半導体基板３が形成される。
そして、このような半導体基板３の表面に複数の製造プ
ロセスを経て所定のデバイスが形成され、半導体装置が
製造されるが、このとき、製造プロセス中の熱処理時に
発生する微小熱誘起欠陥や重金属不純物が機械的歪層２
に捉えられて封じ込まれ、いわゆるゲッター効果により
これら微小熱誘起欠陥や重金属不純物が基板３の裏面側
に偏析され、基板３の表面側のデバイスへの悪影響が防
止され、製造される半導体装置の特性や歩留りの維持、
向上が図られている。
ロセスを経て所定のデバイスが形成され、半導体装置が
製造されるが、このとき、製造プロセス中の熱処理時に
発生する微小熱誘起欠陥や重金属不純物が機械的歪層２
に捉えられて封じ込まれ、いわゆるゲッター効果により
これら微小熱誘起欠陥や重金属不純物が基板３の裏面側
に偏析され、基板３の表面側のデバイスへの悪影響が防
止され、製造される半導体装置の特性や歩留りの維持、
向上が図られている。
従来の場合、石英粉をウェハ１に叩き付けて機械的歪層
２を形成するため、ウェハ１にクラック等が生じ、微小
片が発生して発塵し易く、発塵により製造プロセスに悪
影響を及ぼすという問題点があった。
２を形成するため、ウェハ１にクラック等が生じ、微小
片が発生して発塵し易く、発塵により製造プロセスに悪
影響を及ぼすという問題点があった。
また、機械的歪層２は、デバイス形成のための製造プロ
セスにおける熱処理の繰り返しにより次第に緩和し、機
械的歪層２の緩和によってゲッター効果も次第に低下す
るため、微小熱誘起欠陥や重金属不純物を効果的にかつ
確実に除去することができないという問題点もあった。
セスにおける熱処理の繰り返しにより次第に緩和し、機
械的歪層２の緩和によってゲッター効果も次第に低下す
るため、微小熱誘起欠陥や重金属不純物を効果的にかつ
確実に除去することができないという問題点もあった。
この発明は、上記のような問題点を解消するためになさ
れたもので、従来のような発塵を防止し、熱処理を繰り
返しても高いゲッター効果を持続できるようにすること
を目的とする。
れたもので、従来のような発塵を防止し、熱処理を繰り
返しても高いゲッター効果を持続できるようにすること
を目的とする。
［課題を解決するための手段］
この発明に係る半導体装置は、単結晶半導体ウェハの一
面に、元素の周期律表の■族又は■族又はＶ族の不純物
を固溶した多結晶半導体層を形成してなる半導体基板を
用いたことを特徴としている。
面に、元素の周期律表の■族又は■族又はＶ族の不純物
を固溶した多結晶半導体層を形成してなる半導体基板を
用いたことを特徴としている。
また、単結晶半導体ウェハと、前記ウェハの一面に形成
された多結晶半導体層と、前記多結晶半導体層に積層さ
れた元素の周期律表の■族又は■族又はＶ族の不純物を
含む拡散源層とからなる半導体基板を用いることも効果
的である。
された多結晶半導体層と、前記多結晶半導体層に積層さ
れた元素の周期律表の■族又は■族又はＶ族の不純物を
含む拡散源層とからなる半導体基板を用いることも効果
的である。
この発明においては、不純物を固溶した多結晶半導体層
をウェハの一面に形成した半導体基板を用いたため、デ
バイス形成のプロセスにおける熱処理により、不純物の
ウェハへの拡散が生じ、不純物の拡散によって持続性の
高いゲッター効果を有する転位が発生し、この転位によ
りゲッタリングが行われ、従来のようなサンドブラスト
処理による発塵もなく、熱処理の繰り返しにょるゲッタ
ー効果の低下もない。
をウェハの一面に形成した半導体基板を用いたため、デ
バイス形成のプロセスにおける熱処理により、不純物の
ウェハへの拡散が生じ、不純物の拡散によって持続性の
高いゲッター効果を有する転位が発生し、この転位によ
りゲッタリングが行われ、従来のようなサンドブラスト
処理による発塵もなく、熱処理の繰り返しにょるゲッタ
ー効果の低下もない。
また、半導体基板として、単結晶半導体ウェハの一面に
多結晶半導体層及び不純物を含む拡散源層を積層形成し
たため、拡散源層の不純物がデバイス形成のプロセスに
おける熱処理により多結晶半導体層を通してウェハに拡
散し、前述と同様に転位が発生し、ゲッタリングが行わ
れる。
多結晶半導体層及び不純物を含む拡散源層を積層形成し
たため、拡散源層の不純物がデバイス形成のプロセスに
おける熱処理により多結晶半導体層を通してウェハに拡
散し、前述と同様に転位が発生し、ゲッタリングが行わ
れる。
第１図はこの発明の半導体装置及びその製造方法の一実
施例を示し、以下に各工程について説明する。
施例を示し、以下に各工程について説明する。
まず、第１図（ａ）に示すように、単結晶Ｓｔウェハ４
の裏面及び側面に、不純物としてリン（Ｐ）を固溶させ
た多結晶半導体膜である多結晶Ｓｉ膜５をＣＶＤ法によ
り形成し、半導体基板であるＳｌ基板６を作成する。
の裏面及び側面に、不純物としてリン（Ｐ）を固溶させ
た多結晶半導体膜である多結晶Ｓｉ膜５をＣＶＤ法によ
り形成し、半導体基板であるＳｌ基板６を作成する。
つぎに、Ｓｌ基板６の表面に複数の製造プロセスを経て
デバイスが形成され、半導体装置が製造されるが、製造
プロセス中の熱処理により、第１図（ｂ）に示すように
、多結晶Ｓｔ膜５に固溶していたＰがＳｔウェハ４に拡
散し、Ｓｉウェハ４の多結晶Ｓｔ膜５側にＰの拡散層７
が形成される。
デバイスが形成され、半導体装置が製造されるが、製造
プロセス中の熱処理により、第１図（ｂ）に示すように
、多結晶Ｓｔ膜５に固溶していたＰがＳｔウェハ４に拡
散し、Ｓｉウェハ４の多結晶Ｓｔ膜５側にＰの拡散層７
が形成される。
ところで、Ｓ１ウエハ４中にＰが拡散すると、第２図に
示すように、ＰＪ、ｉＳｆの格子内に置換型固溶体とし
て存在するため、Ｓｉ原子８ａのうちＰ原子９に置換さ
れたＳｉ原子が格子間Ｓｉ原子８ｂとして放出され、放
出された格子間Ｓｉ原子８ｂが集合して転位を形成する
。
示すように、ＰＪ、ｉＳｆの格子内に置換型固溶体とし
て存在するため、Ｓｉ原子８ａのうちＰ原子９に置換さ
れたＳｉ原子が格子間Ｓｉ原子８ｂとして放出され、放
出された格子間Ｓｉ原子８ｂが集合して転位を形成する
。
このとき、第３図に示すように、Ｐの拡散層７中のＳｉ
ウェハ４と多結晶Ｓｔ膜５との界面付近に転位１０が形
成される。
ウェハ４と多結晶Ｓｔ膜５との界面付近に転位１０が形
成される。
このようにして形成された転位１ｏはゲッター効果を有
するため、デバイス形成のための各プロセス中に発生す
る微小熱誘起欠陥や重金属不純物を捉えて封じ込め、こ
れらの欠陥や不純物をデバイスから取り除く働きをする
。
するため、デバイス形成のための各プロセス中に発生す
る微小熱誘起欠陥や重金属不純物を捉えて封じ込め、こ
れらの欠陥や不純物をデバイスから取り除く働きをする
。
しかも、転位１０は、従来のサンドブラスト処理による
機械的歪のように熱処理を繰り返しても緩和、消失する
ことがなく、半導体基板６へのデバイス形成のプロセス
中、高いゲッター効果を持続するため、デバイスから微
小熱誘起欠陥や重金属不純物を効果的にかつ確実に除去
することができ、半導体装置の特性及び製造歩留りの向
上を図ることができる。
機械的歪のように熱処理を繰り返しても緩和、消失する
ことがなく、半導体基板６へのデバイス形成のプロセス
中、高いゲッター効果を持続するため、デバイスから微
小熱誘起欠陥や重金属不純物を効果的にかつ確実に除去
することができ、半導体装置の特性及び製造歩留りの向
上を図ることができる。
第４図はこの発明の他の実施例を示し、以下に各工程に
ついて説明する。
ついて説明する。
まず、第４図（ａ）に示すように、単結晶Ｓｉウェハ１
１の裏面及び側面に不純物を含まない多結晶Ｓｉ膜１２
が形成され、半導体基板であるＳＬ基板１３が形成され
たのち、同図（ｂ）に示すように、多結晶Ｓｔ膜１２の
裏面側にリンガラスなどのＰの拡散源となる拡散源層１
４が形成される。
１の裏面及び側面に不純物を含まない多結晶Ｓｉ膜１２
が形成され、半導体基板であるＳＬ基板１３が形成され
たのち、同図（ｂ）に示すように、多結晶Ｓｔ膜１２の
裏面側にリンガラスなどのＰの拡散源となる拡散源層１
４が形成される。
つぎに、Ｓｔ基板１３の表面に複数の製造プロセスを経
てデバイスが形成され、半導体装置が製造されるが、製
造プロセス中の熱処理により、第４図（ｃ）に示すよう
に、拡散源層１４中のＰが多結晶Ｓｉ膜１２からＳｉウ
ェハ１１に拡散し、Ｓｌウェハ１１の多結晶Ｓｔ膜１２
側にＰの拡散層１５が形成され、同図（ｄ）に示すよう
に、この拡散層１５の多結晶Ｓｔ膜１２との界面付近に
転位１６が形成される。
てデバイスが形成され、半導体装置が製造されるが、製
造プロセス中の熱処理により、第４図（ｃ）に示すよう
に、拡散源層１４中のＰが多結晶Ｓｉ膜１２からＳｉウ
ェハ１１に拡散し、Ｓｌウェハ１１の多結晶Ｓｔ膜１２
側にＰの拡散層１５が形成され、同図（ｄ）に示すよう
に、この拡散層１５の多結晶Ｓｔ膜１２との界面付近に
転位１６が形成される。
従って、このようにして形成された転位１６の高いゲッ
ター効果により、前述した一実施例と同等の効果を得る
ことができる。
ター効果により、前述した一実施例と同等の効果を得る
ことができる。
なお、上記各実施例では、単結晶半導体ウェハをＳｉと
した場合について説明したが、これに限るものではなく
ガリウムヒ素などを用いた場合であっても、この発明を
同様に実施することができる。
した場合について説明したが、これに限るものではなく
ガリウムヒ素などを用いた場合であっても、この発明を
同様に実施することができる。
また、上記各実施例では、不純物としてＰを拡散したが
、Ｐ以外に、元素の周期律表における■族、■族、Ｖ族
の元素を不純物として用いても同等の効果を得ることが
できる。
、Ｐ以外に、元素の周期律表における■族、■族、Ｖ族
の元素を不純物として用いても同等の効果を得ることが
できる。
以上のように、この発明では、不純物を固溶した多結晶
半導体層をウェハの一面に形成した半導体基板を用いた
ため、デバイス形成のプロセスにおける熱処理により、
不純物のウェハへの拡散によってウェハに転位を形成す
ることができ、この転位の持続性の高いゲッター効果に
よってゲッタリングを行うことが可能となり、従来のよ
うな発塵及びゲッター効果の低下を防止することができ
、半導体装置の特性及び製造歩留りの向上を図ることが
できる。
半導体層をウェハの一面に形成した半導体基板を用いた
ため、デバイス形成のプロセスにおける熱処理により、
不純物のウェハへの拡散によってウェハに転位を形成す
ることができ、この転位の持続性の高いゲッター効果に
よってゲッタリングを行うことが可能となり、従来のよ
うな発塵及びゲッター効果の低下を防止することができ
、半導体装置の特性及び製造歩留りの向上を図ることが
できる。
また、半導体基板として、単結晶半導体ウェハの一面に
多結晶半導体層及び不純物を含む拡散源層を形成したた
め、デバイス形成のためのプロセスにおける熱処理によ
り、多結晶半導体層を通して拡散層の不純物をウェハに
拡散させることが可能となり、前述と同様に高いゲッタ
ー効果を持続する転位をウェハに形成することができる
。
多結晶半導体層及び不純物を含む拡散源層を形成したた
め、デバイス形成のためのプロセスにおける熱処理によ
り、多結晶半導体層を通して拡散層の不純物をウェハに
拡散させることが可能となり、前述と同様に高いゲッタ
ー効果を持続する転位をウェハに形成することができる
。
第１図はこの発明の半導体装置の一実施例の各製造工程
の断面図、第２図は第１図の動作説明図、第３図は第１
図の工程により形成される転位を示す断面図、第４図は
この発明の他の実施例の各製造工程の断面図、第５図は
従来の半導体装置の各製造工程の断面図である。 図において、４．１１は単結晶Ｓｔウェハ、５゜１２は
多結晶ｓｔ膜、６．１３はＳｉ基板、７゜１５は拡散層
、１４は拡散源層である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 ５、多結晶Ｓ１膜 ６：５１基板 ７：拡散層 第 ２ 図 ａ 第３ 図 第 図 １ １５、弘散ｌ
の断面図、第２図は第１図の動作説明図、第３図は第１
図の工程により形成される転位を示す断面図、第４図は
この発明の他の実施例の各製造工程の断面図、第５図は
従来の半導体装置の各製造工程の断面図である。 図において、４．１１は単結晶Ｓｔウェハ、５゜１２は
多結晶ｓｔ膜、６．１３はＳｉ基板、７゜１５は拡散層
、１４は拡散源層である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 ５、多結晶Ｓ１膜 ６：５１基板 ７：拡散層 第 ２ 図 ａ 第３ 図 第 図 １ １５、弘散ｌ
Claims (2)
- （１）単結晶半導体ウェハの一面に、元素の周期律表の
III族又はIV族又はＶ族の不純物を固溶した多結晶半導
体層を形成してなる半導体基板を用いたことを特徴とす
る半導体装置。 - （２）単結晶半導体ウェハと、前記ウェハの一面に形成
された多結晶半導体層と、前記多結晶半導体層に積層さ
れた元素の周期律表のIII族又はIV族又はＶ族の不純物
を含む拡散源層とからなる半導体基板を用いたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1945490A JPH03222427A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1945490A JPH03222427A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222427A true JPH03222427A (ja) | 1991-10-01 |
Family
ID=11999769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1945490A Pending JPH03222427A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015233146A (ja) * | 2015-07-15 | 2015-12-24 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115649A (ja) * | 1973-03-07 | 1974-11-05 | ||
| JPS5515286A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
-
1990
- 1990-01-29 JP JP1945490A patent/JPH03222427A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115649A (ja) * | 1973-03-07 | 1974-11-05 | ||
| JPS5515286A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US10950461B2 (en) | 2012-10-02 | 2021-03-16 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| JP2015233146A (ja) * | 2015-07-15 | 2015-12-24 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| JPH05275429A (ja) | 接合された基板中に真性ゲッタリング・サイトを作る方法およびシリコン半導体基板中の可動性イオンを捕捉する方法 | |
| JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH03222427A (ja) | 半導体装置 | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH0414811A (ja) | シリコン単結晶基板 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH0472718A (ja) | エピタキシャル成長方法 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS63291897A (ja) | 単結晶膜の成長方法 | |
| JPH01235242A (ja) | 半導体装置の製造方法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JPH05198579A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH05235006A (ja) | エピタキシャルウエハの形成方法 | |
| JPH0414836A (ja) | Ｓｉ基板 | |
| JPH05206144A (ja) | 単結晶シリコンウェーハ | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JPS63120430A (ja) | 結晶欠陥発生防止方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 |