JPH0414811A - シリコン単結晶基板 - Google Patents
シリコン単結晶基板Info
- Publication number
- JPH0414811A JPH0414811A JP11815990A JP11815990A JPH0414811A JP H0414811 A JPH0414811 A JP H0414811A JP 11815990 A JP11815990 A JP 11815990A JP 11815990 A JP11815990 A JP 11815990A JP H0414811 A JPH0414811 A JP H0414811A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- semiconductor
- cylindrical
- ingot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000013078 crystal Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 5
- 229910052710 silicon Inorganic materials 0.000 title claims description 5
- 239000010703 silicon Substances 0.000 title claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000004857 zone melting Methods 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 238000010028 chemical finishing Methods 0.000 abstract 1
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001290864 Schoenoplectus Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板に関し、特に大規模集積回路の製造
に供されるシリコン単結晶基板に関するものである。
に供されるシリコン単結晶基板に関するものである。
従来のシリコン単結晶基板（以下８１基板と記す）は、
第７図に示す様に円板状に加工されているが、円板の円
周上にはオリエンテーションフラット（Ｑｒｉｅｎｔａ
ｔｉｏｎ 、ｇｌａｔ、以下ＯＦと略す）と呼ばれる平
坦部（第７図（Ａ））もしくは、ノツチと呼ばれるＶ字
形の刻み目（第７図（Ｂ））が設けられている。これら
ＯＦもしくはノツチは、後の集積回路製造工程、例えば
光リソグラフィー工程等で、Ｓｉ基板の位置座標を機械
的に検出し決定するための位置決め手段として用いられ
る。また、半導体装置の特性を左右するＳｉ基板の結晶
学的方位を示す目印の役割を果している。従って、従来
技術によるＳｉ基板は真円形状となっていない。
第７図に示す様に円板状に加工されているが、円板の円
周上にはオリエンテーションフラット（Ｑｒｉｅｎｔａ
ｔｉｏｎ 、ｇｌａｔ、以下ＯＦと略す）と呼ばれる平
坦部（第７図（Ａ））もしくは、ノツチと呼ばれるＶ字
形の刻み目（第７図（Ｂ））が設けられている。これら
ＯＦもしくはノツチは、後の集積回路製造工程、例えば
光リソグラフィー工程等で、Ｓｉ基板の位置座標を機械
的に検出し決定するための位置決め手段として用いられ
る。また、半導体装置の特性を左右するＳｉ基板の結晶
学的方位を示す目印の役割を果している。従って、従来
技術によるＳｉ基板は真円形状となっていない。
第８図は、ＯＦを有するＳｉ基板の製造工程を示す概略
図である。チョクラルスキー法もしくは、帯溶融法で製
造されたＳｉ単結晶インゴットは両端が徐々に細くなっ
た円柱をなしているが、直径は長手方向に不均一で、円
柱側壁面はなだらかに波を打っている（第８図（Ａ））
。このインゴットの両端を切断し、均一な直径を有する
円柱状に研削加工される（第８図（Ｂ乃。次に、Ｘ線回
折法によりインゴットの結晶学的方位を求め、所望の位
置を平坦に削り落としく第８図（Ｃ））、さらに所望の
厚さにスライスして（第８図（Ｄ））、円周部を面取り
加工し、Ｓｉ基板の主面を鏡面研磨してＯＦを有するＳ
ｉ基板とする。ノツチを有するＳｉ基板においては第８
図（Ｃ）において円柱状インゴットに平坦部を加工する
かわりに、７字型の溝を形成し、他の工程はＯＦを形成
する場合と同様である。
図である。チョクラルスキー法もしくは、帯溶融法で製
造されたＳｉ単結晶インゴットは両端が徐々に細くなっ
た円柱をなしているが、直径は長手方向に不均一で、円
柱側壁面はなだらかに波を打っている（第８図（Ａ））
。このインゴットの両端を切断し、均一な直径を有する
円柱状に研削加工される（第８図（Ｂ乃。次に、Ｘ線回
折法によりインゴットの結晶学的方位を求め、所望の位
置を平坦に削り落としく第８図（Ｃ））、さらに所望の
厚さにスライスして（第８図（Ｄ））、円周部を面取り
加工し、Ｓｉ基板の主面を鏡面研磨してＯＦを有するＳ
ｉ基板とする。ノツチを有するＳｉ基板においては第８
図（Ｃ）において円柱状インゴットに平坦部を加工する
かわりに、７字型の溝を形成し、他の工程はＯＦを形成
する場合と同様である。
上述の様に従来のＳｉ基板では、位置決め手段がＳｉ基
板の円周端に形成され真円形状となっていない。半導体
装置の製造工程では、不純物の拡散２酸化等数多くの熱
処理が繰り返されるが、Ｓｉ基板の円周部は、これらの
熱処理の際に最も大きな引張り応力が加えられる部分と
なっており（例えば、半導体研究ＸＶＩ、Ｐ３２２）、
Ｓｉ基板の円周上に平坦部ノツチの様な位置決め手段が
設けられていると、この部分に応力が集中してスリップ
転位が発生し製品の歩留りを低下させるという問題点が
あった。
板の円周端に形成され真円形状となっていない。半導体
装置の製造工程では、不純物の拡散２酸化等数多くの熱
処理が繰り返されるが、Ｓｉ基板の円周部は、これらの
熱処理の際に最も大きな引張り応力が加えられる部分と
なっており（例えば、半導体研究ＸＶＩ、Ｐ３２２）、
Ｓｉ基板の円周上に平坦部ノツチの様な位置決め手段が
設けられていると、この部分に応力が集中してスリップ
転位が発生し製品の歩留りを低下させるという問題点が
あった。
本発明の半導体基板は、その位置決め手段を基板の円周
部を含まない、基板の主面上に形成する事を特徴とする
。
部を含まない、基板の主面上に形成する事を特徴とする
。
集積回路等の半導体装置は数口〜士数順角の正方形もし
くは矩形のチップとして製造されるため、円板状のＳｉ
基板には、このチップが形成できない領域が残される。
くは矩形のチップとして製造されるため、円板状のＳｉ
基板には、このチップが形成できない領域が残される。
本発明によるＳｉ基板は、この様なチップの形成されな
いＳｉ基板上の領域に凹部、もしくは両主面を貫通する
孔が１個もしくは複数個、円周部にかからない様設けら
れている事を特徴としている。
いＳｉ基板上の領域に凹部、もしくは両主面を貫通する
孔が１個もしくは複数個、円周部にかからない様設けら
れている事を特徴としている。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のＳｉ基板の概略図であ
る。
る。
Ｓｉ基板１の一生面上には、半導体装置のチップが互い
に隣接する様形成されるチップ形成領域２がある。８１
基板１は真円形をしているのに対しチップは正方形（も
しくは矩形）であるため、Ｓｉ基板１上には、チップの
形成されない領域が残される。この領域にＳｉ基板の両
主面を貫通する孔が３個所膜けられている。孔の寸法は
、Ｓｉ基板の直径、チップの寸法に依存して任意に設定
できる。また、３個の孔の位置は対称性をもたない様に
配置し、表裏の識別を容易にしている。
に隣接する様形成されるチップ形成領域２がある。８１
基板１は真円形をしているのに対しチップは正方形（も
しくは矩形）であるため、Ｓｉ基板１上には、チップの
形成されない領域が残される。この領域にＳｉ基板の両
主面を貫通する孔が３個所膜けられている。孔の寸法は
、Ｓｉ基板の直径、チップの寸法に依存して任意に設定
できる。また、３個の孔の位置は対称性をもたない様に
配置し、表裏の識別を容易にしている。
第２図は本実施例のＳｉ基板の製造方法を示す概略図で
ある。
ある。
まず第２図（Ａ）のように、チョクラルスキー法もしく
は帯溶融法でつくられたＳｉ単結晶を所望の寸法の円柱
形のＳｉ単結晶インゴット４に加工する。次の工程では
、第２図（Ｂ）のように、円柱形Ｓｉ単結晶インゴット
の両端面を貫通する様に円形の孔を両端面に対し垂直に
設ける。孔を設ける位置は、予め半導体装置のチップを
形成しない領域を設定し、その領域内の所望の位置とす
る。
は帯溶融法でつくられたＳｉ単結晶を所望の寸法の円柱
形のＳｉ単結晶インゴット４に加工する。次の工程では
、第２図（Ｂ）のように、円柱形Ｓｉ単結晶インゴット
の両端面を貫通する様に円形の孔を両端面に対し垂直に
設ける。孔を設ける位置は、予め半導体装置のチップを
形成しない領域を設定し、その領域内の所望の位置とす
る。
続いて、第２図（Ｃ）の様に所望の厚さにインゴットを
スライスし、Ｓｉ基板６とする。なお、この８１基板６
は、この後に面取り化学研磨、鏡面研磨等の工程を経て
、半導体装置製造用のＳｉ基板として仕上げられる。
スライスし、Ｓｉ基板６とする。なお、この８１基板６
は、この後に面取り化学研磨、鏡面研磨等の工程を経て
、半導体装置製造用のＳｉ基板として仕上げられる。
本実施例により、直径１５０ｍｍ、厚さ０．６２５胴、
孔の直径４ｍｍのＳｉ基板を製造し、１０００℃の熱処
理炉への出し入れ（出し入れ速度５ ａｎ ／旧ｎ）を
２０回繰り返し、スリップ転位の発生状況を調査した。
孔の直径４ｍｍのＳｉ基板を製造し、１０００℃の熱処
理炉への出し入れ（出し入れ速度５ ａｎ ／旧ｎ）を
２０回繰り返し、スリップ転位の発生状況を調査した。
参照資料としては長さ４５ｍｍのＯＦを有する直径１５
０ｍｍのＳｉ基板を用いた。第３図にその結果を示した
。本実施例では、Ｓｉ基板円周部のスリップ転位の発生
は皆無であったのに対し、ＯＦを有するＳｉ基板では、
最長で１５ｍｍ程度のスリップ転位がＯＦ部に集中的に
発生した。
０ｍｍのＳｉ基板を用いた。第３図にその結果を示した
。本実施例では、Ｓｉ基板円周部のスリップ転位の発生
は皆無であったのに対し、ＯＦを有するＳｉ基板では、
最長で１５ｍｍ程度のスリップ転位がＯＦ部に集中的に
発生した。
なお本実施例では円形の孔を設けたが、孔の形状に制約
はなく、矩形等の孔を採用しても本実施例の効果には影
響を及ぼさない。
はなく、矩形等の孔を採用しても本実施例の効果には影
響を及ぼさない。
第４図は本発明の第２の実施例の概略図である。
本実施例では、先の実施例と同様にＳｉ基板７上のチッ
プ形成領域８以外の主面上の任意の位置に３個の凹部９
が設けられている。凹部の寸法はやはりＳｉ基板の直径
とチップの寸法により任意に設定される。
プ形成領域８以外の主面上の任意の位置に３個の凹部９
が設けられている。凹部の寸法はやはりＳｉ基板の直径
とチップの寸法により任意に設定される。
第５図は本実施例のＳｉ基板の製造方法の概略図である
。
。
まず、第５図（Ａ）のようにＳｉ単結晶を所望の寸法の
円柱形Ｓｉ単結晶インゴット１０に加工する。但し、後
の工程でＳｉ基板の円周部は再び研削加工されるため、
このインゴット１０はＳｉ基板の最終仕上がり寸法を考
慮して数胴程度直径を大きく加工するものとする。この
円柱形Ｓｉ単結晶インゴット１０の所望の位置にＶ字溝
１１を形成する。第５図（Ｂ）では２本のＶ字溝１１を
形成している。続いて、第５図（Ｃ）の様に、インゴッ
ト１０を所望の厚さにスライスして、７字溝を基準とし
深さ５μｍの円形凹部１２を３個形成する。
円柱形Ｓｉ単結晶インゴット１０に加工する。但し、後
の工程でＳｉ基板の円周部は再び研削加工されるため、
このインゴット１０はＳｉ基板の最終仕上がり寸法を考
慮して数胴程度直径を大きく加工するものとする。この
円柱形Ｓｉ単結晶インゴット１０の所望の位置にＶ字溝
１１を形成する。第５図（Ｂ）では２本のＶ字溝１１を
形成している。続いて、第５図（Ｃ）の様に、インゴッ
ト１０を所望の厚さにスライスして、７字溝を基準とし
深さ５μｍの円形凹部１２を３個形成する。
凹部１２を設ける位置は、予め半導体装置のチップを形
成しない領域を設定し、その領域内の所望の位置とする
。次の工程では、第５図（Ｄ）の様に円周端部を面取り
加工し、７字溝を完全に取り除き、所望の直径のＳｉ基
板１３とする。なお、このＳ１基板１３は、この後化学
研磨、鏡面研磨等の工程を経て、半導体装置製造用のＳ
ｉ基板として仕上げられる。なお、本実施例では円形凹
部１２の深さを５μｍとしたが、円形凹部が容易に視認
できる程度の深さであれば良く、任意に設定可能である
。
成しない領域を設定し、その領域内の所望の位置とする
。次の工程では、第５図（Ｄ）の様に円周端部を面取り
加工し、７字溝を完全に取り除き、所望の直径のＳｉ基
板１３とする。なお、このＳ１基板１３は、この後化学
研磨、鏡面研磨等の工程を経て、半導体装置製造用のＳ
ｉ基板として仕上げられる。なお、本実施例では円形凹
部１２の深さを５μｍとしたが、円形凹部が容易に視認
できる程度の深さであれば良く、任意に設定可能である
。
本実施例により、直径２００ｍｍ、厚さ０．７２５胴２
円形凹部の直径５工、深さ５μｍのＳｉ基板を製造し、
１０００℃の熱処理炉への出し入れ（出し入れ速度３
ｃｍ ／ｒｎ ｉ ｎ ）を２０回繰り返し、スリップ
転位の発生状況を調査した。参照資料としては、開き角
６０°、−辺の長さ７ａｎのノツチを有する８１基板を
用いた。第６図にその結果を示した。本実施例ではＳｉ
基板円周部のスリップ転位は皆無であったのに対し、ノ
ツチを有する８１基板では２０ａ程度のスリップ転移が
ノツチ先端部から発生した。
円形凹部の直径５工、深さ５μｍのＳｉ基板を製造し、
１０００℃の熱処理炉への出し入れ（出し入れ速度３
ｃｍ ／ｒｎ ｉ ｎ ）を２０回繰り返し、スリップ
転位の発生状況を調査した。参照資料としては、開き角
６０°、−辺の長さ７ａｎのノツチを有する８１基板を
用いた。第６図にその結果を示した。本実施例ではＳｉ
基板円周部のスリップ転位は皆無であったのに対し、ノ
ツチを有する８１基板では２０ａ程度のスリップ転移が
ノツチ先端部から発生した。
本実施例では凹部の形状を円形としているが、本実施例
の効果は凹部の形状に左右されるものではなく、矩形、
三角形等の形状を採用する事も可能である。
の効果は凹部の形状に左右されるものではなく、矩形、
三角形等の形状を採用する事も可能である。
以上説明したように、本発明はＳｉ基板の位置決め手段
をＳｉ基板の主面上に配置する事により、Ｓｉ基板の円
周上のＯＦあるいはノツチを排除してＳｉ基板を真円形
状としたので、このＳｉ基板が、後の半導体装置製造工
程における熱処理時に受ける熱応力はＳｉ基板の円周全
体に均一に分散され、スリップ転位の発生が著しく抑制
されるという効果を有する。
をＳｉ基板の主面上に配置する事により、Ｓｉ基板の円
周上のＯＦあるいはノツチを排除してＳｉ基板を真円形
状としたので、このＳｉ基板が、後の半導体装置製造工
程における熱処理時に受ける熱応力はＳｉ基板の円周全
体に均一に分散され、スリップ転位の発生が著しく抑制
されるという効果を有する。
第１図は本発明の第１の実施例のＳｉ基板の概略図、第
２図（Ａ）〜（Ｃ）に第１図のＳｉ基板の製造工程の概
略図であり、第３図は第１の実施例によるＳｉ基板と従
来技術によるＳｉ基板におけるスリップ転位の発生状況
を示す図である。第４図は本発明の第２の実施例のＳｉ
基板の概略図、第５図（Ａ）〜（Ｄ）は第４図のＳｉ基
板の製造工程の概略図であり、第６図は第２の実施例に
よるＳｉ基板と従来技術によるＳｉ基板におけるスリッ
プ転位の発生状況を示す図である。第７図（Ａ）、 （
Ｂ）は従来技術による８１基板、第８図（Ａ）〜（Ｄ）
は従来技術によるＳｉ基板の製造工程の概略図である。 １・・・・・・Ｓｉ基板、２・・・・・・チップ形成領
域、３・・・・孔、４・・・・・・円柱形Ｓｉ単結晶イ
ンゴット、５・・・・孔、６・・・・・Ｓｉ基板、７・
・・・・・Ｓｉ基板、８・・・・・チップ形成領域、９
・・・・・・凹部、１０・・・・・円柱形Ｓ１単結晶イ
ンゴツト、１１・・・・・・７字溝、１２・・・・凹部
、１３・・・・・・Ｓ１基板。 代理人 弁理士 内 原 晋 第 ！ 図 α） 絵 （Ａ） 第２ 図 ＼０
２図（Ａ）〜（Ｃ）に第１図のＳｉ基板の製造工程の概
略図であり、第３図は第１の実施例によるＳｉ基板と従
来技術によるＳｉ基板におけるスリップ転位の発生状況
を示す図である。第４図は本発明の第２の実施例のＳｉ
基板の概略図、第５図（Ａ）〜（Ｄ）は第４図のＳｉ基
板の製造工程の概略図であり、第６図は第２の実施例に
よるＳｉ基板と従来技術によるＳｉ基板におけるスリッ
プ転位の発生状況を示す図である。第７図（Ａ）、 （
Ｂ）は従来技術による８１基板、第８図（Ａ）〜（Ｄ）
は従来技術によるＳｉ基板の製造工程の概略図である。 １・・・・・・Ｓｉ基板、２・・・・・・チップ形成領
域、３・・・・孔、４・・・・・・円柱形Ｓｉ単結晶イ
ンゴット、５・・・・孔、６・・・・・Ｓｉ基板、７・
・・・・・Ｓｉ基板、８・・・・・チップ形成領域、９
・・・・・・凹部、１０・・・・・円柱形Ｓ１単結晶イ
ンゴツト、１１・・・・・・７字溝、１２・・・・凹部
、１３・・・・・・Ｓ１基板。 代理人 弁理士 内 原 晋 第 ！ 図 α） 絵 （Ａ） 第２ 図 ＼０
Claims (1)
- 【特許請求の範囲】 １、真円をなす円板状の基板であり、かつ、該基板の両
主面を垂直に貫通する１個もしくは複数個の孔が、所望
の位置、形状、寸法で設けられている事を特徴とするシ
リコン単結晶基板。 ２、真円をなす円板状の基板であり、かつ、該基板の一
主面上に１個もしくは複数個の凹部が、所望の位置、形
状、寸法で設けられている事を特徴とするシリコン単結
晶基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11815990A JPH0414811A (ja) | 1990-05-08 | 1990-05-08 | シリコン単結晶基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11815990A JPH0414811A (ja) | 1990-05-08 | 1990-05-08 | シリコン単結晶基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414811A true JPH0414811A (ja) | 1992-01-20 |
Family
ID=14729565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11815990A Pending JPH0414811A (ja) | 1990-05-08 | 1990-05-08 | シリコン単結晶基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414811A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321268B1 (en) | 1994-06-08 | 2001-11-20 | Hughes Electronics Corporation | Method and apparatus for selectively retrieving information from a source computer using a terrestrial or satellite interface |
| JP2002222746A (ja) * | 2001-01-23 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェーハ及びその製造方法 |
| US6473793B1 (en) | 1994-06-08 | 2002-10-29 | Hughes Electronics Corporation | Method and apparatus for selectively allocating and enforcing bandwidth usage requirements on network users |
| JP2007049047A (ja) * | 2005-08-11 | 2007-02-22 | Hitachi Cable Ltd | 半導体形成用基板、窒化物系半導体基板およびその製造方法 |
| JP2011157275A (ja) * | 2006-04-03 | 2011-08-18 | Sumitomo Electric Ind Ltd | ＧａＮ結晶基板 |
| WO2016084767A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 半導体用円形支持基板 |
-
1990
- 1990-05-08 JP JP11815990A patent/JPH0414811A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321268B1 (en) | 1994-06-08 | 2001-11-20 | Hughes Electronics Corporation | Method and apparatus for selectively retrieving information from a source computer using a terrestrial or satellite interface |
| US6338131B1 (en) | 1994-06-08 | 2002-01-08 | Hughes Electronics Corporation | Network system with TCP/IP ACK reduction |
| US6473793B1 (en) | 1994-06-08 | 2002-10-29 | Hughes Electronics Corporation | Method and apparatus for selectively allocating and enforcing bandwidth usage requirements on network users |
| US6519651B1 (en) | 1994-06-08 | 2003-02-11 | Hughes Electronics Corporation | Apparatus and method for hybrid network access |
| US6571296B1 (en) | 1994-06-08 | 2003-05-27 | Hughes Electronics Corporation | Apparatus and method for hybrid network access |
| US6931512B2 (en) | 1994-06-08 | 2005-08-16 | Hughes Electronics Corporation | Method and apparatus for selectively retrieving information from a source computer using a terrestrial or satellite interface |
| JP2002222746A (ja) * | 2001-01-23 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェーハ及びその製造方法 |
| JP2007049047A (ja) * | 2005-08-11 | 2007-02-22 | Hitachi Cable Ltd | 半導体形成用基板、窒化物系半導体基板およびその製造方法 |
| JP2011157275A (ja) * | 2006-04-03 | 2011-08-18 | Sumitomo Electric Ind Ltd | ＧａＮ結晶基板 |
| WO2016084767A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 半導体用円形支持基板 |
| JPWO2016084767A1 (ja) * | 2014-11-27 | 2017-09-28 | 国立研究開発法人産業技術総合研究所 | 半導体用円形支持基板 |
| US10163674B2 (en) | 2014-11-27 | 2018-12-25 | National Institute Of Advanced Industrial Science And Technology | Circular support substrate for semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| US4925809A (en) | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor | |
| JPS58159322A (ja) | マスク上に単結晶層を形成する方法 | |
| JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| US3129119A (en) | Production of p.n. junctions in semiconductor material | |
| JPH06112120A (ja) | 半導体エピタキシャル基板の製造方法 | |
| JPH0414811A (ja) | シリコン単結晶基板 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JPH02143532A (ja) | 半導体ウェーハの不純物除去方法 | |
| US4016006A (en) | Method of heat treatment of wafers | |
| US5225235A (en) | Semiconductor wafer and manufacturing method therefor | |
| JP5294087B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JP2796657B2 (ja) | 半導体ウェーハの製造方法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11283891A (ja) | 拡散ウエーハの製造方法及びその拡散ウエーハ | |
| JPS5895819A (ja) | 半導体ウエ−ハ | |
| JPH05267112A (ja) | 半導体装置の製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPH03222427A (ja) | 半導体装置 | |
| JPH01161710A (ja) | 半導体ウエハ |