JP5294087B2 - 半導体ウェーハおよびその製造方法 - Google Patents

Description

この発明は複数枚の小片ウェーハを、直径４５０ｍｍ以上の１枚の大きな支持板材に貼り付けて作製した半導体ウェーハとその製造方法に関する。

シリコンウェーハの製造方法は、ＣＺ（チョクラルスキー）法によって単結晶インゴットを引き上げ、このインゴットからスライス、面取り、ラッピング、エッチング、鏡面研磨、洗浄などの各工程を経て、鏡面研磨ウェーハを作製することが一般的である。
しかしながら、直径４５０ｍｍの大口径インゴットをＣＺ法により引き上げる場合には、引き上げられた単結晶の熱履歴、融液の対流、温度分布などのパラメータが、直径３００ｍｍ以下の従来品の場合とは全く異なる。そのため、現状では、直径４５０ｍｍの大口径でかつ無転位の単結晶インゴットをＣＺ法により引き上げることは、きわめて困難である。

また、ＣＺ法により直径４５０ｍｍの単結晶シリコンインゴットを引き上げる場合には、直径３００ｍｍ以下の従来の単結晶シリコンインゴットと比較して、インゴットのトップ部およびテイル部の重量が大きい。そのため、トップ部およびテイル部の切断除去によるインゴットの損失も大きい。その結果、製品の歩留も低下する。
なお、特許文献１に示すように、エロージョン部材を複数種の部材により構成したターゲットユニットが知られている。しかしながら、複数の小片ウェーハを１枚の支持板に貼り付けた半導体ウェーハは知られていない。
日本国特許第２６３５３６２号公報

上述のように、大径化した半導体ウェーハにあっては、その原料となる無欠陥の単結晶インゴットをＣＺ法により作製することが困難な状況である。

そこで、本発明は、直径が４５０ｍｍ以上の大口径で、かつ、結晶欠陥が殆どない半導体ウェーハの製造歩留を向上させ、その結果、このような大口径ウェーハを安価で製造する方法を提供することを目的とする。

請求項１に記載の発明は、直径４５０ｍｍ以上の１枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて配置し、その後、この小片ウェーハが配置された支持板材を加熱することにより、これらの複数枚の小片ウェーハを上記支持板材の一面に接合し、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハを作製する半導体ウェーハの製造方法であって、上記小片ウェーハと小片ウェーハとの間に設けられた隙間に多結晶シリコンを充填後、それらの小片ウェーハの表面を、この多結晶シリコンとともに研磨した半導体ウェーハの製造方法である。

支持板材としては、シリコンウェーハなどの半導体ウェーハの他にも、ガラス基板などを採用することができる。
小片ウェーハとは、シリコンウェーハなどの半導体ウェーハの小片を意味し、支持板材よりも小面積のウェーハである。小片ウェーハは、公知のＣＺ法により引き上げられた単結晶シリコンインゴットから製造されたシリコンウェーハなどを用いて作製される。すなわち、各小片ウェーハは所定の厚さ、所定の形状を有するとともに、その表面は研磨された鏡面仕上げとすることができる。
また、小片ウェーハは、公知の貼り合わせ法などにより支持板材に貼り付けることができる。さらに、支持板材の一面に小片ウェーハを載置してアニールすることで、これらを接合する。支持板材として半導体ウェーハを用いる場合、支持板材と小片ウェーハとの貼り合わせ面同士を鏡面化しておき、常温での貼り合わせ後、貼り合わせ熱処理を行うことで強固に貼り合わせることができる。
支持板材の直径としては、例えば４５０ｍｍ、６７５ｍｍなどを採用することができる。
支持板材の一面とは、支持板材の表面または裏面をいう。
多結晶シリコンの充填は、例えば小片ウェーハの表面をマスクして行われるＣＶＤ法による。
小片ウェーハの表面の研磨は、枚葉式またはバッチ式の公知の片面研磨装置を用いて行われる。

請求項２に記載の発明は、上記研磨後の小片ウェーハを含む上記半導体ウェーハの表面全体にエピタキシャル膜を成長させた請求項１に記載の半導体ウェーハの製造方法。
小片ウェーハを含む半導体ウェーハの表面全体にエピタキシャル膜を成長させることで、支持板材の全面をエピタキシャル層として用いることができる。また、半導体ウェーハの表面のうち、小片ウェーハを除く部分をマスクし、小片ウェーハの表面のみにエピタキシャル膜を成長させてもよい。

請求項３に記載の発明は、直径４５０ｍｍ以上の１枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて貼り付けることにより、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハであって、上記小片ウェーハと小片ウェーハとの間に設けられた隙間を多結晶シリコンにより充填後、それらの小片ウェーハの表面が研磨された半導体ウェーハである。
支持板材としては、半導体ウェーハの他、ガラス基板などを使用することができる。小片ウェーハとしてはシリコンウェーハ、化合物半導体ウェーハなどを用いる。各小片ウェーハはその表面の面積が支持板材のそれより小さい。
また、多結晶シリコンにより小片ウェーハ同士の隙間を埋めることで、この多結晶シリコン部分を金属不純物などのゲッタリングサイトとして利用することができる。
上記隙間への多結晶シリコンの充填に際して小片ウェーハの表面に被着した多結晶シリコンを研磨により除去することで、小片ウェーハの表面を鏡面として保持する。

請求項４に記載の発明は、上記研磨後の小片ウェーハを含む上記半導体ウェーハの表面全体にエピタキシャル膜が成長された請求項３に記載の半導体ウェーハである。
多結晶シリコンにより小片ウェーハ同士の隙間を埋めることで、この多結晶シリコン部分を金属不純物などのゲッタリングサイトとして利用することができる。
上記隙間への多結晶シリコンの充填に際して小片ウェーハの表面に被着した多結晶シリコンを研磨により除去することで、小片ウェーハの表面を鏡面として保持する。
研磨後の小片ウェーハの表面にエピタキシャル膜を形成する。これにより、大口径のエピタキシャルウェーハを容易に製造することができる。

本発明によれば、直径が４５０ｍｍ以上の半導体ウェーハであっても、小片ウェーハとして結晶欠陥が殆どないシリコンウェーハを用いれば、殆ど結晶欠陥がない大口径ウェーハを製造可能となる。また、大口径の半導体ウェーハの製造歩留が向上し、その結果、これを安価に製造することができる。
また、本発明では、直径４５０ｍｍ以上の大口径ウェーハを、高平坦度の複数の小片ウェーハを利用して製造している。そのため、大口径インゴットから１枚の大口径ウェーハを作製する場合に比較して結晶欠陥が少なく、より高平坦度のウェーハを作製することが可能となる。大口径インゴットから作製した１枚の大口径ウェーハは、反りなどにより高平坦度化がきわめて困難となるからである。
また、小片ウェーハを貼り付けるとき、小片ウェーハ同士の隙間に充填した多結晶シリコンが、デバイス工程などで、ゲッタリングサイトとして有効に作用する。
さらに、小片ウェーハを矩形とすることで、シリコンウェーハからデバイスチップが容易に製造できる。

本発明の第１の実施形態に係る半導体ウェーハの概略構成を示す平面図である。 第１の実施形態に係る半導体ウェーハの一部を示す断面図である。 本発明の第２の実施形態に係る半導体ウェーハの製造方法を示すフローシートである。

１０ 半導体ウェーハ、
１１ 石英ガラス基板、
１２〜１５ 小片ウェーハ、
１７ 多結晶シリコン部分。

以下、本発明に係る半導体ウェーハの一実施形態について図面を用いて詳細に説明する。この実施形態に係る半導体ウェーハは、石英ガラス上に４枚の平面視して正方形のシリコンウェーハを貼り付けて作製している。ここで、石英ガラス上に貼り付けられるシリコンウェーハの寸法（縦、横、厚み）や枚数は、作製しようとするデバイスチップのサイズ等に応じて適宜選定される。

以下、本実施形態に係る半導体ウェーハについて、図１、図２を参照して説明する。
図１、図２において、シリコンウェーハ１０は、円形の石英ガラス基板１１を支持板材として、石英ガラス基板１１の表面に４枚の正方形の小片ウェーハ１２，１３，１４，１５が貼り付けられている。４枚のシリコンウェーハ１２〜１５は、平面視して石英ガラス基板１１の中心Ｃを中心として点対称となるように、石英ガラス基板１１に貼り付けられている。
小片ウェーハ１２〜１５は、平面視して十字型のポリシリコン部分１６により分離されている。また、小片ウェーハ１２〜１５の外周縁より外側は略半月形のポリシリコン部分１７により囲まれている。
また、これらの小片ウェーハ１２〜１５の表面は、上記ポリシリコン部分１６，１７の表面と同一の平面で構成されている。１８は厚さ１０μｍのシリコン酸化膜で、石英ガラス基板１１と小片ウェーハ１２〜１５との間に介在されている。
なお、小片ウェーハ１２〜１５は、同一サイズ（辺の長さ、厚さ）のウェーハである。また、小片ウェーハ１２〜１５は、例えばそれぞれの不純物濃度を同一にもできるが、各小片ウェーハ１２〜１５については、その導電型を変更したものを使用することも、その不純物濃度を変更したものを貼り付けることもできる。

次に、この実施形態における半導体ウェーハ１０の製造プロセスを示す。まず、支持板材としての石英ガラス基板１１を作製する。すなわち、石英ガラス基板１１の母材を切断加工して例えば直径４５０ｍｍの円形基板を作製する。具体的には、一辺の長さが最低４５０ｍｍの正方形で、厚さが１ｍｍにスライスされた石英ガラス基板の母材をレーザ加工機の加工台上に貼り付け、母材の表面に炭酸ガスレーザビームを照射して母材を切り抜くことで、直径４５０ｍｍの円形基板を製作する。この場合、石英ガラス基板１１の厚さは１ｍｍとなる。
次に、直径が３００ｍｍのシリコンＣＺウェーハを加工し、１５０ｍｍ四方の正方形ウェーハ１２〜１５（片面または両面ミラーポリッシュドウェーハ）を切り出す。具体的には、炭酸ガスレーザビーム、ＹＡＧレーザビームなどのレーザビームを、直径３００ｍｍのシリコンウェーハの表面上に照射する。次に、シリコンウェーハの表面上で１５０ｍｍ四方の正方形を描くように、シリコンウェーハの表面上をレーザービームで走査する。これにより、正方形ウェーハ１２〜１５が得られる。各ウェーハ１２〜１５の厚さは７７５μｍである。あるいは、直径３００ｍｍのシリコンウェーハの表面上に１５０ｍｍ四方の正方形をけがいた後、けがいた線に沿ってシリコンウェーハをへき開させ、へき開したシリコンウェーハの４辺を研削加工または研磨加工で平坦化する方法でも、正方形ウェーハ１２〜１５が得られる。

そして、上記石英ガラス基板１１上に、石英ガラス基板１１の表面の中心Ｃを中心として、正方形ウェーハ１２〜１５を点対称に重ね合わせる。具体的な重ね合わせ方法としては、石英ガラス基板１１の中心Ｃにおいて、互いに直交する直径を示すラインＤ１およびラインＤ２を石英ガラス基板１１の表面上にけがき、正方形ウェーハ１２〜１５の対角線の何れか一方がラインＤ１またはラインＤ２と一致するように、かつ、小片ウェーハ１２〜１５の間に形成される十字型の隙間（溝）の幅ｗが８ｍｍとなるように配置する。これにより、一辺の長さが１５０ｍｍで厚さ７７５μｍの正方形ウェーハ１２〜１５が、石英ガラス基板１１の表面上の点対称位置に均一な隙間をあけて配置される。
その後、所定の熱処理炉を使用し、石英ガラス基板１１の上に載置された４枚の小片ウェーハ１２〜１５を加熱する。具体的には、１１００〜１３００℃において、アルゴン等の不活性ガス雰囲気中で、各小片ウェーハ１２〜１５を熱処理する。その結果、シリコン酸化膜１８を介して、４枚の矩形小片シリコンウェーハ１２〜１５が、石英ガラス基板１１に接合される。その際、小片ウェーハ１２〜１５の間には、幅ｗが全長にわたって８ｍｍの十字型の隙間（溝）が形成される。

次に、表面に小片ウェーハが接合された石英ガラス基板１１をＣＶＤ炉に挿入し、ポリシリコンをその表面にデポジションする。具体的には、常圧式または減圧式ＣＶＤ炉を用い、成長温度６００〜７００℃の条件で、厚さ約１ｍｍのポリシリコン層が得られる。
上記ポリシリコンは、十字型の溝が埋められるまで、石英ガラス基板１１の表面に被着される。その結果、小片ウェーハ１２〜１５の上面および石英ガラス基板１１の上面（酸化膜）にも、ポリシリコン層１７が堆積される。次に、小片ウェーハ１２〜１５およびポリシリコン部分１６，１７を含む石英ガラス基板１１の表面を研磨することにより、小片ウェーハ１２〜１５の表面（鏡面）を露出させる。具体的には、ポリシリコン部分１６，１７が存在しない石英ガラス基板１１の裏面を研磨ヘッドに真空吸着して保持した状態で、研磨布に研磨剤を供給し、研磨ヘッドに保持された石英ガラス基板１１の表面を研磨布に摺接させる。これにより、小片ウェーハ１２〜１５の表面およびポリシリコン部分１６，１７の表面を鏡面仕上げする。その結果、４つの矩形のシリコン鏡面とこれを取り囲むポリシリコン面とからなる半導体ウェーハ１０が得られる。
半導体ウェーハ１０では、その矩形のシリコン表面部分１２〜１５がデバイス形成面となる。半導体ウェーハ１０には、以後のデバイス工程を経て所望のデバイスが作製される。

このように、半導体ウェーハ１０では、石英ガラス基板１１を平面視して円板とし、小片ウェーハ１２〜１５は合計４枚で、かつ平面視して同一サイズの正方形状とした。しかも、各小片ウェーハ１２〜１５の隙間を均一化し、それぞれの隙間が十字型のポリシリコン部分１６により埋められている。そのため、直径４５０ｍｍの円形の石英ガラス基板１１の表面上に、４枚の小片ウェーハ１２〜１５を、正確かつ容易に位置決めすることができる。
すなわち、石英ガラス基板１１の表面の中心Ｃにおいて、互いに直交する直径を示すラインＤ１またはラインＤ２の何れかに、小片ウェーハ１２〜１５の対角線の何れか一方を揃える。しかも、石英ガラス基板１１の中心Ｃを中心とした同心円上に、ラインＤ１またはラインＤ２上に存在する小片ウェーハ１２〜１５のコーナー部が重なり合うようにする。これにより、４枚の小片ウェーハ１２〜１５を石英ガラス基板１１の表面上の均等な離間位置に、容易に位置決めできる。

また、小片ウェーハ１２〜１５の各隣接する隙間が、ポリシリコン部分１６により埋められている。そのため、ポリシリコン部分１６を、各小片ウェーハ１２〜１５の金属不純物などを捕獲するゲッタリングサイトに利用できる。また、小片ウェーハ１２を平面視して正方形としたので、ウェーハのチップ化も容易となる。しかも、円形の支持板材としたので、従来のシリコンウェーハと同等の製造、加工設備を使用してデバイス形成を行うことができる。

図３には、別の実施形態における半導体ウェーハの製造プロセスを示す。この実施形態では、ポリシリコンインゴットをスライスして形成した大口径の支持板材としての基板を作製する（Ｓ２１〜Ｓ２３）。ポリシリコン基板の表面は鏡面研磨を施して鏡面化しておく。
そして、通常のＣＺ法により引き上げた直径３００ｍｍのシリコン単結晶インゴット（断面は円形）について、ブロック切断後、その円柱部の側面の４方向から側面研削または切削を行い、断面が角型の単結晶インゴットブロックを作製する（Ｓ０１，Ｓ０２）。インゴットブロックの断面は、一辺２０５ｍｍの正方形である。
その後、インゴットブロックをワイヤソーなどを使用して厚さ７７５μｍにスライスし（Ｓ０３）、ラップ、研削、エッチングなどの加工を順次施す（Ｓ０４，Ｓ０５，Ｓ０６）。いずれもウェーハ加工における公知の手法で行う。

エッチング後、矩形のシリコンウェーハを、レーザにより４分割する（Ｓ０７）。具体的な方法としては、炭酸ガスレーザビーム、ＹＡＧレーザビームなどのレーザビームをシリコンウェーハの表面上に照射し、シリコンウェーハの表面上をレーザービームで走査することにより４分割する。あるいは、シリコンウェーハの表面上に正方形をけがいた後、けがいた線に沿ってシリコンウェーハをへき開させ、へき開したシリコンウェーハの４辺を研削加工または研磨加工で平坦化しても、４分割が行える。
その後、これらの両面を鏡面研磨する（Ｓ０８）。その結果、４枚の矩形の小片ウェーハを得ることができる。
次に、上記大径のポリシリコン基板の研磨面に、これらの小片矩形ウェーハの研磨面を常温で重ね合わせ、貼り合わせを行う（Ｓ０９）。この貼り合わせは公知の貼り合わせ法で行い、その後、ポリシリコン基板と各小片矩形ウェーハとの貼り合わせ強化熱処理を行う。貼り合わせ強化熱処理の条件は、例えば、１０００〜１２００℃、アルゴン等の不活性ガス雰囲気中である。

その後、小片矩形ウェーハが貼り合わされたポリシリコン基板の表面には、所定の洗浄を施し（Ｓ１０）、ＣＶＤによりその表面にポリシリコンを被着する（Ｓ１１）。その結果、小片同士の隙間はポリシリコンによって埋められる。その後、所定の研磨（ＣＭＰ）がポリシリコン被着表面に施され（Ｓ１２）、さらに洗浄により（Ｓ１３）、その表面がシリコン面（分割された４面）となる半導体ウェーハが作製される。

このように、複数のシリコンウェーハの小片を、ポリシリコン基板の表面に並べて貼り付けることで、より大口径のシリコンウェーハを製造することができる。
この場合の製造方法として、複数のシリコンウェーハの小片をポリシリコン基板の表面に並べてアニールすることで、シリコン酸化膜に（例えば石英ガラス上に）貼り付けることもできる。
また、上記のとおり貼り合わせた後、隣接する小片ウェーハの隙間を多結晶シリコンで充填する。多結晶シリコンは、例えばゲッタリングサイトとして機能される。

小片ウェーハは、正方形または長方形、あるいはその他の形状でもよい。また、小片ウェーハのポリシリコン基板に貼り付けられる枚数は問わない。
各小片ウェーハをポリシリコン基板に貼り付けてから、小片ウェーハの間に介在する隙間を多結晶シリコンで充填する。その後、小片付のポリシリコン基板の表面または表裏面を鏡面研磨する。表裏面を鏡面研磨する場合は、表面のみを鏡面研磨する場合と比較して平坦度がさらに高まる。または、各小片ウェーハの表面に、エピタキシャル膜を成長させてもよい。この場合、シリコンエピタキシャル膜をデバイス形成面とする。

Claims (4)

1. 直径４５０ｍｍ以上の１枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて配置し、その後、この小片ウェーハが配置された支持板材を加熱することにより、これらの複数枚の小片ウェーハを上記支持板材の一面に接合し、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハを作製する半導体ウェーハの製造方法であって、
   上記小片ウェーハと小片ウェーハとの間に設けられた隙間に多結晶シリコンを充填後、それらの小片ウェーハの表面を研磨した半導体ウェーハの製造方法。
2. 上記研磨後の小片ウェーハを含む上記半導体ウェーハの表面全体にエピタキシャル膜を成長させた請求項１に記載の半導体ウェーハの製造方法。
3. 直径４５０ｍｍ以上の１枚の支持板材の一面に、半導体ウェーハの小片からなる小片ウェーハを複数枚並べて貼り付けることにより、これらの小片ウェーハの表面をデバイス形成面とした半導体ウェーハであって、
   上記小片ウェーハと小片ウェーハとの間に設けられた隙間を多結晶シリコンにより充填後、それらの小片ウェーハの表面が研磨された半導体ウェーハ。
4. 上記研磨後の小片ウェーハを含む上記半導体ウェーハの表面全体にエピタキシャル膜が成長された請求項３に記載の半導体ウェーハ。

Images