TW201413833A - 複合基板的製造方法及半導體結晶層形成基板的製造方法 - Google Patents

複合基板的製造方法及半導體結晶層形成基板的製造方法 Download PDF

Info

Publication number
TW201413833A
TW201413833A TW102127230A TW102127230A TW201413833A TW 201413833 A TW201413833 A TW 201413833A TW 102127230 A TW102127230 A TW 102127230A TW 102127230 A TW102127230 A TW 102127230A TW 201413833 A TW201413833 A TW 201413833A
Authority
TW
Taiwan
Prior art keywords
crystal layer
substrate
layer
single crystal
semiconductor crystal
Prior art date
Application number
TW102127230A
Other languages
English (en)
Inventor
Taketsugu Yamamoto
Takeshi Aoki
Tatsuro Maeda
Eiko Mieda
Toshiyuki Kikuchi
Arito Ogawa
Original Assignee
Sumitomo Chemical Co
Nat Inst Of Advanced Ind Scien
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co, Nat Inst Of Advanced Ind Scien, Hitachi Int Electric Inc filed Critical Sumitomo Chemical Co
Publication of TW201413833A publication Critical patent/TW201413833A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係提供一種複合基板的製造方法，為使用具有單晶層之半導體結晶層形成基板之複合基板的製造方法，其係具有：(a)於半導體結晶層形成基板的單晶層上，依序形成犧牲層及半導體結晶層之步驟；(b)使成為半導體結晶層形成基板側的表面之第1表面、與成為轉貼目的基板側的表面且將接觸於第1表面之第2表面相對向，來貼合半導體結晶層形成基板與轉貼目的基板之步驟；以及(c)對犧牲層進行蝕刻，在使半導體結晶層殘留於轉貼目的基板之狀態下，分離半導體結晶層形成基板與轉貼目的基板之步驟；使用(c)步驟中被分離之半導體結晶層形成基板，重複進行(a)至(c)的各步驟。

Description

複合基板的製造方法及半導體結晶層形成基板的製造方法
本發明係關於複合基板的製造方法及半導體結晶層形成基板的製造方法。
GaAs、InGaAs、InP等之III-V族化合物半導體係具有高電子遷移度，Ge、SiGe等之IV族半導體係具有高電洞遷移度。因此，若在III-V族化合物半導體中構成N通道型MOSFET(金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor)，本說明書中有時僅稱為「nMOSFET」)，並且在IV族半導體中構成P通道型MOSFET(本說明書中有時僅稱為「pMOSFET」)，則可實現具備高性能之CMOSFET(互補式金屬氧化物半導體場效電晶體(Complementary Metal-Oxide-Semiconductor Field Effect Transistor))。於非專利文獻1中，係揭示一種在單一基板上形成以III-V族化合物半導體作為通道之N通道型MOSFET與以Ge作為通道之P通道型MOSFET之CMOSFET構造。
將III-V族化合物半導體結晶層及IV族半導體結晶層般的異質材料形成於單一基板(例如矽基板)上之技術，為人所 知者有將形成於半導體結晶層形成基板之半導體結晶層，轉貼至轉貼目的基板之技術。例如於非專利文獻2中，係揭示一種在GaAs基板上形成AlAs層作為犧牲層，並將形成於該犧牲層(AlAs層)上之Ge層轉貼至矽基板上之技術。
[非專利文獻1]S. Takagi, et. al., SSE, vol. 51, pp. 526-536, 2007.
[非專利文獻2]Y. Bai and E. A. Fitzgerald, ECS Transactions, 33(6) 927-932 (2010)
將以III-V族化合物半導體作為通道之N通道型MISFET(金屬絕緣體半導體場效電晶體(Metal-Insulator-Semiconductor Field Effect Transistor)，本說明書中有時僅稱為「nMISFET」)，以及以IV族半導體作為通道之P通道型MISFET(本說明書中有時僅稱為「pMISFET」)形成於1個基板上時，必須使用在單一基板上形成nMISFET用的III-V族化合物半導體結晶層以及pMISFET用的IV族半導體結晶層之技術。此外，考量到將nMISFET與pMISFET製造作為LSI(大型積體電路：Large Scale Integration)者，較佳係在可活用既有製造裝置及既有步驟之矽基板上，形成nMISFET或pMISFET用的半導體結晶層。使用非專利文獻2的技術，可將III-V族化合物半導體結晶層及IV族半導體結晶層形成於單一基板，並且可將此等半導體結晶層形成於有利於製造之矽基板上。
用以形成轉貼對象的半導體結晶層之半導體結晶層形成基板，係採用化合物半導體的單晶基板(晶圓)等之昂貴材 料。使用非專利文獻2所記載之犧牲層，可達到半導體結晶層形成基板的再利用，並令人期待製造成本的降低可達到一定的效果。然而，仍期望可更進一步的降低成本。此外，由於難以得到大口徑的化合物半導體單晶晶圓作為半導體結晶層形成基板，所以難以藉由基板大小的大口徑化來達到製造成本的降低。再者，若可考量到將半導體結晶層轉貼至轉貼目的基板後的平面形狀(圖案)而將半導體結晶層形成於半導體結晶層形成基板，則可簡化製程，而提高降低製造成本之可能性。
本發明之目的在於提供一種可使用複數次之大口徑的半導體結晶層形成基板。此外，在於提供一種使用該半導體結晶層形成基板來形成半導體結晶層之複合基板的製造方法。此外，在於提供一種可在半導體結晶層的形成階段中預先製作出轉貼目的基板所使用之半導體結晶層的圖案之半導體結晶層形成基板。再者，在於提供一種即使使用複數次，亦可穩定地使用之半導體結晶層形成基板。
為了解決上述課題，本發明之第1型態中，係提供一種在轉貼目的基板上具有半導體結晶層之複合基板的製造方法，其係使用：具有支撐基板、及直接或經由中間層被支撐於支撐基板的表面或背面中之一方的面之單晶層之半導體結晶層形成基板，該複合基板的製造方法係具有：(a)於半導體結晶層形成基板的單晶層上，依照單晶層、犧牲層、半導體結晶層的順序來形成犧牲層及半導體結晶層之步驟；(b)使成為形成於半導體結晶層形成基板之層的表面之第1表面、與成為轉貼目的基板或形成於 轉貼目的基板之層的表面且將接觸於第1表面之第2表面相對向，來貼合半導體結晶層形成基板與轉貼目的基板之步驟；以及(c)蝕刻犧牲層，在使半導體結晶層殘留於轉貼目的基板之狀態下，分離半導體結晶層形成基板與轉貼目的基板之步驟；使用(c)步驟中被分離之半導體結晶層形成基板，重複進行(a)至(c)的各步驟。
在(a)步驟前，可更具有：使半導體結晶層形成基板之單晶層的表面平滑化之步驟。在(a)步驟後且為(b)步驟前，可更具有：以使犧牲層的一部分暴露出之方式對半導體結晶層進行蝕刻，並將半導體結晶層分割為複數個分割體之步驟。在(a)步驟後且為(b)步驟前，可更具有：使選自第1表面及第2表面之1個以上的表面活化之步驟。在(a)步驟後且為(b)步驟前，可更具有：於半導體結晶層上形成絕緣層之步驟在(b)步驟前，可更具有：於成為轉貼目的基板或形成於轉貼目的基板之層的表面且位於半導體結晶層形成基板側之表面上，形成絕緣層之步驟。轉貼目的基板為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。可更具有：在(b)步驟前，於成為轉貼目的基板或形成於轉貼目的基板之層的表面且位於半導體結晶層形成基板側之表面上，形成黏著層之步驟；在(c)步驟後，使成為轉貼目的基板上之半導體結晶層的表面或形成於半導體結晶層上之層的表面之第3表面、與成為第2轉貼目的基板或形成於第2轉貼目的基板上之層的表面且將接觸於第3表面之第4表面相對向，來貼合轉貼目的基板與第2轉貼目的基板之步驟；以及去除轉貼目的基板的黏著層，在使半導體結晶層殘留於第2轉貼目的基板之狀態下，分離轉貼目 的基板與第2轉貼目的基板之步驟。
本發明之第2型態中，係提供一種半導體結晶層形成基板的製造方法，其係使用於上述複合基板的製造方法之半導體結晶層形成基板的製造方法，其係具有：使選自支撐基板之與單晶層接觸之第5表面、及單晶層之與支撐基板接觸之第6表面之1個以上的表面平滑化之步驟；使選自第5表面及第6表面之1個以上的表面活化之步驟；以及使第5表面與第6表面相對向，貼合支撐基板與單晶層，從而將單晶層形成於支撐基板上之步驟。
或者是，本發明之第3型態中，係提供一種半導體結晶層形成基板的製造方法，其係使用於上述複合基板的製造方法之半導體結晶層形成基板的製造方法，其係具有：於選自支撐基板之位於單晶層側之表面、及單晶層之位於支撐基板側之表面之1個以上的表面，形成耐熱性的中間層之步驟；使成為支撐基板或形成於支撐基板之中間層的表面之第7表面、與成為單晶層或形成於單晶層之中間層的表面且將與第7表面接觸之第8表面相對向，貼合支撐基板與單晶層，而將單晶層形成於支撐基板上之步驟。
第3型態中，在形成中間層之步驟後且為貼合步驟前，更具有：使選自第7表面及第8表面之1個以上的表面活化之步驟。此外，在形成中間層之步驟後且為活化步驟前，更具有：使選自第7表面及第8表面之1個以上的表面平滑化之步驟。
第2型態及第3型態中，平滑化步驟，可例示出藉由CMP來研磨表面之步驟。此外，活化步驟，可例示出將離子束照射在表面之步驟。在貼合步驟中，可將支撐基板及單晶層加熱 至100至200℃。支撐基板可為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。當貼合於支撐基板之單晶層的平面形狀具有角部時，在貼合支撐基板與單晶層之步驟後，可更具有：對單晶層的角部施以圓緩加工之步驟。
或者是，本發明之第4型態中，係提供一種半導體結晶層形成基板的製造方法，其係使用於上述複合基板的製造方法之半導體結晶層形成基板的製造方法，其係具有：使用磊晶結晶成長法，於支撐基板上形成單晶成長層之步驟；以及使單晶成長層形成圖案而於支撐基板上形成單晶層之步驟。
第2型態、第3型態及第4型態中，在將單晶層形成於支撐基板上前，可更具有：於支撐基板上形成凹部之步驟。此時，在形成單晶層之步驟中，可將單晶層形成於凹部。在將單晶層形成於凹部時，可更具有：以使形成於凹部之單晶層的表面與支撐基板的表面實質上成為同一平面之方式，研磨單晶層或支撐基板之步驟。
第2型態、第3型態及第4型態中，在將單晶層形成於支撐基板上前，可更具有：對支撐基板之形成有單晶層之區域及未形成之區域中的任一方區域施以表面處理之步驟；此時，在形成單晶層之步驟中，可將單晶層自我調準地形成於已施以表面處理之區域及未施以之區域中的任一方區域。此時，在將單晶層形成於支撐基板上後，可更具有薄化單晶層之步驟。當於單一個支撐基板的面內形成複數層單晶層時，在薄化單晶層之步驟中，可同時研磨支撐基板上之全部單晶層的表面來薄化單晶層。
第2型態、第3型態及第4型態中，當於單一個支 撐基板的面內形成複數層前述單晶層，並藉由鄰接之2個單晶層與支撐基板來構成溝槽時，可更具有形成埋填溝槽之填充層之步驟。此時可更具有：以使單晶層的表面與填充層的表面實質上成為同一平面之方式，研磨單晶層或填充層之步驟。
可更具有：於選自形成於支撐基板之單晶層的側面、形成於側面上之層的表面、及未形成單晶層之非形成區域中之支撐基板的表面與在非形成區域中形成於支撐基板之層的表面之1個以上的面上，形成用以阻礙半導體結晶層的成長之成長阻礙層之步驟。在將單晶層形成於支撐基板上後，可更具有於單晶層上形成緩衝層之步驟。在將單晶層形成於支撐基板上後，可更具有：涵蓋形成有單晶層之支撐基板面的全面，來形成用以覆蓋單晶層之保護層之步驟；以及以使單晶層或形成於單晶層上之層的表面暴露出之方式，去除保護層的一部分之步驟。
100、300、400、500、600、700、800、900、1000‧‧‧半導體結晶層形成基板
101‧‧‧支撐基板
102‧‧‧單晶層
103‧‧‧研磨墊
104‧‧‧犧牲層
106‧‧‧半導體結晶層
107‧‧‧絕緣層
108‧‧‧分割體
110‧‧‧溝槽
112‧‧‧第1表面
120‧‧‧轉貼目的基板
122‧‧‧第2表面
124‧‧‧第3表面
130‧‧‧離子束生成器
140‧‧‧空孔
142‧‧‧蝕刻液
150‧‧‧第2轉貼目的基板
152‧‧‧第4表面
162‧‧‧第5表面
164‧‧‧第6表面
166‧‧‧第7表面
168‧‧‧第8表面
200‧‧‧複合基板
302‧‧‧中間層
402‧‧‧角部
502‧‧‧凹部
602‧‧‧絕緣層
702‧‧‧填充層
802‧‧‧成長阻礙層
902‧‧‧保護層
第1圖係顯示實施形態1之複合基板的製造方法中所使用之半導體結晶層形成基板100之俯視圖。
第2圖係顯示實施形態1之複合基板的製造方法中所使用之半導體結晶層形成基板100之剖面圖。
第3圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第4圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第5圖係依照步驟順序來顯示實施形態1之複合基板的製造 方法之剖面圖。
第6圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第7圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之俯視圖。
第8(a)至(c)圖係顯示分割體108之平面形狀的例子之俯視圖。
第9(a)至(e)圖係顯示分割體108之平面形狀的例子之俯視圖。
第10圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第11圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第12圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第13圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖。
第14圖為藉由實施形態1的方法所製造之複合基板200之俯視圖。
第15圖係依照步驟順序來顯示實施形態2之複合基板的製造方法之剖面圖。
第16圖係依照步驟順序來顯示實施形態2之複合基板的製造方法之剖面圖。
第17圖係依照步驟順序來顯示實施形態2之複合基板的製造方法之剖面圖。
第18圖係依照步驟順序來顯示實施形態3之半導體結晶層形 成基板的製造方法之剖面圖。
第19圖係依照步驟順序來顯示實施形態3之半導體結晶層形成基板的製造方法之剖面圖。
第20圖係依照步驟順序來顯示實施形態3之半導體結晶層形成基板的製造方法之剖面圖。
第21圖係依照步驟順序來顯示實施形態3之半導體結晶層形成基板的製造方法之剖面圖。
第22圖為藉由實施形態3的方法所製造之半導體結晶層形成基板100之剖面圖。
第23圖係依照步驟順序來顯示實施形態4之半導體結晶層形成基板的製造方法之剖面圖。
第24圖係依照步驟順序來顯示實施形態4之半導體結晶層形成基板的製造方法之剖面圖。
第25圖為藉由實施形態4的方法所製造之半導體結晶層形成基板300之剖面圖。
第26圖為半導體結晶層形成基板400之剖面圖。
第27圖係依照步驟順序來顯示實施形態5之半導體結晶層形成基板的製造方法之剖面圖。
第28圖係依照步驟順序來顯示實施形態5之半導體結晶層形成基板的製造方法之剖面圖。
第29圖係依照步驟順序來顯示實施形態5之半導體結晶層形成基板的製造方法之剖面圖。
第30圖係依照步驟順序來顯示實施形態5之半導體結晶層形成基板的製造方法之剖面圖。
第31圖為藉由實施形態5的方法所製造之半導體結晶層形成基板500之剖面圖。
第32圖係依照步驟順序來顯示實施形態6之半導體結晶層形成基板的製造方法之剖面圖。
第33圖係依照步驟順序來顯示實施形態6之半導體結晶層形成基板的製造方法之剖面圖。
第34圖係依照步驟順序來顯示實施形態6之半導體結晶層形成基板的製造方法之剖面圖。
第35圖係依照步驟順序來顯示實施形態6之半導體結晶層形成基板的製造方法之剖面圖。
第36圖為藉由實施形態6的方法所製造之半導體結晶層形成基板600之剖面圖。
第37圖係依照步驟順序來顯示實施形態7之半導體結晶層形成基板的製造方法之剖面圖。
第38圖係依照步驟順序來顯示實施形態7之半導體結晶層形成基板的製造方法之剖面圖。
第39圖為藉由實施形態7的方法所製造之半導體結晶層形成基板700之剖面圖。
第40圖為半導體結晶層形成基板800之剖面圖。
第41圖係顯示半導體結晶層形成基板900的製造方法之剖面圖。
第42圖係顯示半導體結晶層形成基板900之剖面圖。
第43圖為實施形態8之半導體結晶層形成基板1000之俯視圖。
第44圖為實施形態8之半導體結晶層形成基板1000之剖面圖。
第45圖係依照步驟順序來顯示使用半導體結晶層形成基板1000之複合基板的製造方法之剖面圖。
第46圖係依照步驟順序來顯示使用半導體結晶層形成基板1000之複合基板的製造方法之剖面圖。
第47圖係依照步驟順序來顯示使用半導體結晶層形成基板1000之複合基板的製造方法之剖面圖。
第48圖係依照步驟順序來顯示使用半導體結晶層形成基板1000之複合基板的製造方法之剖面圖。
(實施形態1)
第1圖係顯示實施形態1之複合基板的製造方法中所使用之半導體結晶層形成基板100之俯視圖。第2圖係顯示該半導體結晶層形成基板100之剖面圖。第2圖係顯示A-A線的剖面。半導體結晶層形成基板100係具有支撐基板101及單晶層102。單晶層102直接被支撐於支撐基板101的表面及背面中之一方的面。亦即，單晶層102接觸於支撐基板101的表面及背面中之一方的面而形成。
支撐基板101較佳為非可撓性。支撐基板101係在之後說明的磊晶成長中具有可承受成長溫度之耐熱性。支撐基板101的材料可列舉出矽、SiC、石英、藍寶石、AlN、多晶氧化鋁、多晶AlN、玻璃碳、石墨、類鑽碳、及鍺等。從耐熱性、成本、半導體製程中的易處理性來看，支撐基板101的材料較佳為矽晶 圓或鍺晶圓。此外於矽晶圓或鍺晶圓的表面形成有氧化物層之晶圓，亦可使用作為支撐基板101。本例之支撐基板101，為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。藉由構成較大的支撐基板101，可提升複合基板於製造時的生產性(處理量)。任意的平面形狀，係包含圓形、長方形、正方形、菱形等。本說明書中所謂的平面形狀，是指在平行於支撐基板101等之基板的表面或背面之面上的形狀。
被支撐於支撐基板101之單晶層102，可覆蓋支撐基板101之一方的面(表面或背面)之全部，或是覆蓋一部分。單晶層102可為單一層或複數層。亦即，可於單一個支撐基板101的面內形成複數層單晶層102，或是於單一個支撐基板101的面內形成單一層單晶層102。當於單一個支撐基板101的面內形成複數層單晶層102時，單晶層102之平面形狀的大小，可形成為晶粒尺寸的大小，例如可為一邊約為0.5cm至3cm之正方形。或是可為長邊或短邊約為0.5cm至3cm之長方形。藉此，可將形成於一層單晶層102上之半導體結晶層，處理作為對應於1個晶粒之裝置形成用基板。當於單一個支撐基板101的面內形成單一層單晶層102時，例如可適用矽基板(晶圓)作為支撐基板101，適用鍺層作為單晶層102。亦即，藉由使用被充分地熟知作為支撐基板101之矽基板，並適用鍺作為單晶層102，可在單晶層102上進行GaAs等之化合物半導體的磊晶成長。藉由採用矽作為支撐基板101，亦可降低成本。
單晶層102的平面形狀，除了上述之外，亦可形成為一邊為100μm以上且未達0.5cm之正方形。此外，單晶層102 的平面形狀之其他例子，可列舉出一邊約為100μm至50cm且另一邊為50cm至100μm之長方形。再者，亦可將單晶層102的平面形狀，形成為交互地排滿100μm至5mm寬度的線(單晶層)、及1μm至20mm寬度的溝槽之所謂的線及間距圖案。線的長度，可列舉出5cm至50cm或是由支撐基板101的大小所限制之最大長度(從支撐基板101的端面至端面為止之長度)。本說明書中，係將排滿300μm寬的線與200μm寬的間距之所謂線及間距圖案，使用線(線部分)及間距(溝槽部分)的寬度而稱為「300/200μmLS圖案」。
單晶層102，可為藉由磊晶成長等之膜成長法所形成之薄膜結晶層(單晶成長層)。此外，單晶層102，可將藉由塊體成長法所形成之塊體結晶成形為晶圓狀等的板狀，並再藉由劈開等將該板狀結晶加工形成為適當的大小而成者。當使用藉由磊晶成長法所形成之薄膜結晶層(單晶成長層)作為單晶層102時，可使用磊晶結晶成長法將單晶成長層形成於支撐基板101上，並形成該單晶成長層的圖案，而將單晶層102形成於支撐基板101上。
單晶層102，為用以藉由磊晶成長形成高品質的半導體結晶層之種晶層。較佳之單晶層102的材料，係與磊晶成長之半導體結晶層的材料相依。一般而言，單晶層102較佳是由與欲形成之半導體結晶層形成晶格匹配或虛擬晶格匹配之材料所構成。例如，當藉由磊晶成長法來形成InP層作為半導體結晶層時，單晶層102較佳為InP單晶基板。此外，單晶層102可選擇藍寶石、Ge、SiC等之單晶基板。此外，當藉由磊晶成長法來形成GaAs層或Ge層作為半導體結晶層時，單晶層102較佳為GaAs單晶基 板，可選擇InP、藍寶石、Ge、SiC之單晶基板。當單晶層102為GaAs單晶基板或InP單晶基板時，形成有半導體結晶層之面方位可列舉出(100)面或(111)面。如上述般，由於可選擇單晶基板作為單晶層102，所以在本說明書中，有時將單晶層102處理作為基板。
單晶層102的厚度，在不會從支撐基板101中剝離下係愈厚愈佳。單晶層102的厚度例如可列舉出0.1至600μm。單晶層102，較佳係在支撐基板101的面內預先分割而配置。藉由將單晶層102分割而配置，可抑制半導體結晶層形成基板100全體的翹曲。
第3圖至第15圖係依照步驟順序來顯示實施形態1之複合基板的製造方法之剖面圖或俯視圖。以下依循圖面來說明複合基板的製造方法。本例之剖面圖中，與第2圖相同，係顯示對應於1個單晶層102之部分。
如第3圖所示，使半導體結晶層形成基板100之單晶層102的表面平滑化。單晶層102，例如可藉由化學機械研磨(CMP)法來研磨。於化學機械研磨法的研磨，係一邊供給混合有研磨劑及研磨液之漿液，一邊藉由研磨墊103在單晶層102的表面滑動。藉由平滑化的步驟，可使單晶層102的表面達到平滑，並且可去除因結晶的劈開等所產生之粒子。本平滑化的步驟並非必要。平滑化的步驟可因應必要來實施。在平滑化後，可洗淨單晶層102的表面。
接著如第4圖所示，於半導體結晶層形成基板的單晶層102上，依照單晶層102、犧牲層104、半導體結晶層106的順序形成犧牲層104及半導體結晶層106。
犧牲層104，係用以分離單晶層102與半導體結晶層106之層。藉由蝕刻去除犧牲層104，來分離單晶層102與半導體結晶層106。於犧牲層104的蝕刻時，由於需殘留單晶層102與半導體結晶層106，所以犧牲層104的蝕刻速度較單晶層102與半導體結晶層106的蝕刻速度大，較佳為數倍以上地大。當選擇GaAs單晶基板作為單晶層102，選擇GaAs層作為半導體結晶層106時，犧牲層104較佳為InxGa1-xAs(0.9≦x≦1)，更佳為AlAs層，可選擇InAlAs層、InGaP層、InAlP層、InGaAlP層、AlSb層。當犧牲層104的厚度增大時，半導體結晶層106的結晶性有降低之傾向，所以犧牲層104的厚度較佳是在可確保作為犧牲層的功能下盡可能的薄化。犧牲層104的厚度，可在0.1nm至10μm的範圍中選擇。
犧牲層104，可藉由CVD(Chemical Vapor Deposition：化學氣相沉積)法、濺鍍法、MBE(Molecular Beam Epitaxy：分子束磊晶)法或ALD(原子層沉積：Atomic Layer Deposition)法來形成。CVD法可列舉出MOCVD(有機金屬化學氣相沉積：Metal Organic Chemical Vapor Deposition)法。III-V族化合物半導體的磊晶成長可使用MOCVD法，IV族半導體的磊晶成長可使用CVD法。當藉由MOCVD法形成犧牲層104時，來源氣體可使用TMGa(三甲基鎵)、TMA(三甲基鋁)、TMIn(三甲基銦)、AsH3(三氫化砷)、PH3(膦)等。載體氣體可使用氫氣。亦可使用來源氣體中之複數個氫原子基的一部分由氯原子或烴基所取代之化合物。反應溫度可在300℃至900℃的範圍，較佳是在400℃至800℃的範圍內選擇。藉由適當地選擇來源氣體的供給量或反應時間，可控制犧牲層104的厚度。
半導體結晶層106，為被轉貼至之後說明之轉貼目的 基板之轉貼對象層。半導體結晶層106，被應用在半導體裝置之活性層等。藉由磊晶成長法等將半導體結晶層106形成於單晶層102上，可高品質地實現半導體結晶層106的結晶性。此外，藉由將半導體結晶層106轉貼至轉貼目的基板，可不需考量與基板之晶格匹配等，而將半導體結晶層106形成於任意的基板上。
半導體結晶層106，可列舉出Ge結晶層或GexSi1-x(0<x<1)結晶層。GexSi1-x結晶層的Ge組成比x較佳為0.9以上。藉由將Ge組成比x構成為0.9以上，可得到接近於Ge之半導體特性。藉由使用GexSi1-x(0<x≦1)結晶層，較佳為GexSi1-x(0.9<x≦1)結晶層，尤佳為Ge結晶層作為半導體結晶層106，可將半導體結晶層106使用在高遷移度場效電晶體，尤其是高遷移度之互補型場效電晶體的活性層。
半導體結晶層106的厚度，可在0.1nm至500μm的範圍中適當地選擇。半導體結晶層106的厚度較佳為0.1nm以上且未達1μm。藉由使半導體結晶層106未達1μm，更佳為未達200nm，特佳為未達20nm，可使用在例如適合於極薄本體之MISFET等之高性能電晶體的製造之複合基板。
半導體結晶層106，可藉由CVD法、濺鍍法、MBE法或ALD法來形成。CVD法可列舉出MOCVD法。當半導體結晶層106由III-V族化合物半導體所構成且藉由MOCVD法來形成時，來源氣體可使用TMGa(三甲基鎵)、TMA(三甲基鋁)、TMIn(三甲基銦)、AsH3(三氫化砷)、PH3(膦)等。當半導體結晶層106由IV族化合物半導體所構成且藉由CVD法來形成時，來源氣體可使用GeH4(鍺烷)、SiH4(矽烷)或Si2H6(二矽烷)等。載體氣體可使用氫氣。 亦可使用來源氣體中之複數個氫原子基的一部分由氯原子或烴基所取代之化合物。反應溫度可在300℃至900℃的範圍，較佳是在400℃至800℃的範圍內選擇。藉由適當地選擇來源氣體的供給量或反應時間，可控制半導體結晶層106的厚度。
接著如第5圖所示，於半導體結晶層106上形成絕緣層107。絕緣層107，係具有黏著於轉貼目的基板之黏著層的功能。絕緣層107可例示出由ALD法所形成之氧化鋁層。絕緣層107亦可適用由CVD法所形成之矽氧化物層或矽氮化物層。絕緣層107並非必要，可因應必要來形成絕緣層107。
接著如第6圖所示，以使犧牲層104的一部分暴露出之方式，對絕緣層107及半導體結晶層106進行蝕刻，並將絕緣層107及半導體結晶層106分割為複數個分割體108。分割體108，為直徑30mm的圓，或是具有面積較此更小之任意的平面形狀。藉由該蝕刻，而在分割體108與鄰接之分割體108之間形成溝槽110。在此，所謂「以使犧牲層104的一部分暴露出之方式」，係包含在形成有溝槽110之蝕刻區域中，犧牲層104可說是實質上暴露出之下列情形。亦即，(1)於溝槽110的底部犧牲層104完全被蝕刻，於溝槽110的底部暴露出單晶層102，犧牲層104的剖面作為溝槽110之側面的一部分而暴露出之情形，(2)於單晶層102挖入溝槽110，犧牲層104的剖面作為溝槽110之側面的一部分而暴露出之情形，(3)在形成有溝槽110之區域中，犧牲層104被蝕刻至一半，使犧牲層104暴露於溝槽110的底面之情形，(4)半導體結晶層106殘存於溝槽110之底部的一部分，於溝槽110的底部上，犧牲層104的一部分暴露出之情形，(5)雖然於溝槽110的 底部全體殘存有極薄的半導體結晶層106，但所殘存之半導體結晶層106的厚度為蝕刻液能夠滲透之極薄的程度，實質上犧牲層104可說是暴露出之情形。
形成溝槽110之蝕刻，可採用乾式或濕式的任一種蝕刻方式。於乾式蝕刻時，蝕刻氣體可利用SF6、CH4-xFx(x=1至4的整數)等之鹵素氣體。於濕式蝕刻時，蝕刻液可利用HCl、HF、磷酸、檸檬酸、過氧化氫水、氨、氫氧化鈉的水溶液。蝕刻的遮罩，可使用具有蝕刻選擇比之適當的有機物或無機物，藉由形成遮罩的圖案，可任意地形成溝槽110的圖案。在形成溝槽110之蝕刻中，可將單晶層102利用作為蝕刻停止層，但考量到單晶層102的再利用，較佳是在犧牲層104的表面或途中停止蝕刻。當半導體結晶層106較薄時，例如，當半導體結晶層106的厚度為2μm以下時，有時較佳亦將溝槽110形成至單晶層102為止。
藉由形成溝槽110，於犧牲層104的蝕刻中，可從溝槽110來供給蝕刻液，藉由大量地形成溝槽110，可縮短犧牲層104的蝕刻所需距離，而縮短犧牲層104的去除所需時間。第7圖為從上方觀看半導體結晶層形成基板100之俯視圖，於支撐基板101的單晶層102上形成多數個分割體108。
由溝槽110的圖案所分離之半導體結晶層106的平面形狀(分割體108的平面形狀)，當假定從該平面形狀從分割體108邊緣的點朝該點的法線方向等速地縮小而消滅時，縮小而消滅不久前的圖形較佳並非單一的點，而是單一條線、複數條線或複數個點之平面形狀。此外，於該假定中，平面形狀的縮小於各點中同時開始。在此，所謂邊緣，是指顯示平面形狀的外形之線。 此外，平面形狀，是指與各層的積層方向垂直之面上的形狀。此外，所謂平面形狀的縮小及消滅之假定，並非實際上使半導體結晶層106縮小及消滅，而是縮小及消滅至應定義成平面形狀的形狀之虛擬的平面形狀之操作。本例中，係使用藉由該操作使平面形狀消滅不久前之形狀，並定義為縮小前之平面形狀(亦即為實際之半導體結晶層106的平面形狀)。分割體108的較佳平面形狀，可列舉出由平行的2條線、與分別連接該2條線的各端點間之2條線所包圍之平面形狀。惟半導體結晶層106的平面形狀為正圓形及正n角形(n為3以外的整數)以外之形狀。例如，該4條線中至少1條線的長度與其他線的長度不同。此外，半導體結晶層106之平面形狀的邊當中，最長的長邊，相對於最短的短邊可為2倍以上，或是4倍以上，或是10倍以上。此外，連接端點間之線，可列舉出直線、曲線或折線。第8(a)圖係顯示以直線來連接互相平行的2條線的端點之平面形狀的例子。第8(b)圖係顯示以曲線來連接互相平行的2條線的端點之平面形狀的例子。第8(c)圖係顯示以折線來連接互相平行的2條線的端點之平面形狀的例子。當連接端點之2條線均為直線，且平行的2條線與連接端點之直線具有垂直關係時，平面形狀為長方形。當平面形狀為長方形時，且如第9(a)圖的箭頭所示般，分割體的平面形狀等速度地縮小時，以虛線所示之縮小後之分割體的平面形狀，在消滅不久前成為直線。在重複地配置細長線形狀的分割體108時，或是如第9(b)圖所示之角部被取代為曲線之長方形狀(rounded rectangle)，均與第9(a)圖的長方形相同，消滅不久前的圖形為直線。如第9(c)圖所示之I型時，消滅不久前的平面形狀被收斂為2點。如第9(d) 圖所示之T型或是如第9(e)圖所示之鷗翼型時，消滅不久前的平面形狀為直線的組合或曲線。
於犧牲層104的蝕刻步驟中，由於氣體狀的生成物，使半導體結晶層106在遠離單晶層102之方向上受力。然後，當犧牲層104完全溶解不久前，殘餘的犧牲層104集中於單一點時，力集中於該犧牲層104之殘存部分的一點。如此狀況下，須以相對較大的力來分離半導體結晶層106及單晶層102，因分離時的衝擊，使半導體結晶層106受到損傷。以此為原因，有時會在被轉貼之半導體結晶層106的圖案中央附近產生孔或凹部。然而，藉由將分割體108的平面形狀構成如第8圖或第9圖所示之形狀，可使犧牲層104的殘存部分不會成為一點，而是成為複數點或直線，如此可緩和半導體結晶層106從單晶層102中分離時之衝擊。藉此可抑制在被轉貼之半導體結晶層106之平面形狀的圖案中央附近產生孔或凹部，而減少轉貼不良。
接著如第10圖所示，對轉貼目的基板120的表面及絕緣層107的表面，施以用來強化轉貼目的基板120與絕緣層107及半導體結晶層106之黏著性之黏著性強化處理。在此，單晶層102上之溝槽110以外的部分之絕緣層107的表面，為形成於單晶層102之層的表面且接觸於轉貼目的基板120或形成於轉貼目的基板120之層之「第1表面112」的一例。此外，轉貼目的基板120的表面，為轉貼目的基板120或形成於轉貼目的基板120之層的表面且接觸於第1表面112之「第2表面122」的一例。
黏著性強化處理，可僅對轉貼目的基板120的表面(第2表面122)或絕緣層107的表面(第1表面112)中的任一方進 行。黏著性強化處理，可例示出由離子束生成器130所進行之離子束活化。所照射之離子，例如為氬離子。黏著性強化處理，亦可施以電漿活化。電漿活化的處理，可例示出氧電漿活化。藉由黏著性強化處理，可強化轉貼目的基板120與絕緣層107之黏著性。黏著性強化處理並非必要。亦可在轉貼目的基板120上預先形成黏著層來取代黏著性強化處理。
轉貼目的基板120，為半導體結晶層106的轉貼目的之基板。轉貼目的基板120，可為將半導體結晶層106用作為活性層之電子裝置所最終配置之標的基板，或是半導體結晶層106被轉貼至標的基板為止前之中間狀態的暫置基板。轉貼目的基板120可為有機物或無機物。轉貼目的基板120，可例示出矽基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板、玻璃基板、藍寶石基板、SiC基板、AlN基板。其他亦可為陶瓷基板、塑膠基板等之絕緣體基板、金屬等之導電體基板。當使用矽基板或SOI基板作為轉貼目的基板120時，可利用既存的矽製程所使用之製造裝置，並利用既存的矽製程之發現，故可提高研發及製造的效率。當轉貼目的基板120為矽基板等之不易彎折的較硬基板時，被轉貼之半導體結晶層106可受到保護免受機械震動等影響，所以可保持半導體結晶層106的較高結晶品質。
亦可於轉貼目的基板120上形成耐熱性的絕緣層。耐熱性的絕緣層，可例示出由ALD法所形成之Al2O3、由CVD法所形成之SiO2、Si3N4。轉貼目的基板120較佳為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。藉由增大轉貼目的基板120，可提高生產性。任意的平面形狀，包含圓形、長方形、 正方形、菱形等。
接著如第11圖所示，使轉貼目的基板120的表面(第2表面122)與絕緣層107的表面(第1表面112)相對向，來貼合轉貼目的基板120與半導體結晶層形成基板100。貼合時，係以使作為第1表面112之絕緣層107的表面與作為第2表面122之轉貼目的基板120的表面接合之方式，貼合轉貼目的基板120與半導體結晶層形成基板100。當進行黏著性強化處理時，貼合可在室溫中進行。貼合時，可壓合半導體結晶層形成基板100與轉貼目的基板120。此時的壓力範圍可在0.01MPa至1GPa的範圍內適當地選擇。藉由壓合，可提升黏著強度。可在壓合時或壓合後加熱。加熱溫度較佳為50至600℃，更佳為100℃至400℃。半導體結晶層形成基板100與轉貼目的基板120，於貼合的同時，可在上述壓力範圍中壓合。
藉由貼合，如第12圖所示，由溝槽110的內壁與轉貼目的基板120的表面形成空孔140。將蝕刻液142供給至空孔140，而對犧牲層104進行蝕刻。蝕刻亦可為依據蝕刻氣體所進行之乾式蝕刻。當犧牲層104為AlAs層時，蝕刻液142，可例示出HCl、HF、磷酸、檸檬酸、過氧化氫水、氨、氫氧化鈉的水溶液或水。蝕刻中的溫度，較佳係控制在10至90℃的範圍。蝕刻時間可適當地控制在1分鐘至200小時。
將蝕刻液142供給至空孔140之方法，可列舉出：藉由毛細現象將蝕刻液142供給至空孔140內之方法；將空孔140的一端浸漬在蝕刻液142，並從另一端吸引蝕刻液142，而強制地將蝕刻液142供給至空孔140內之方法；當空孔140的一端開放 且另一端關閉時，可將轉貼目的基板120與半導體結晶層形成基板100放置在減壓狀態，將空孔140之開放的一端浸漬在蝕刻液142後，使轉貼目的基板120與半導體結晶層形成基板100回到大氣壓狀態，而強制地將蝕刻液142供給至空孔140內之方法。
藉由毛細現象將蝕刻液142供給至空孔140內之方法的具體例，可列舉出藉由微移液管等將蝕刻液142滴入於空孔140的一端之方法。利用毛細現象將蝕刻液142供給至空孔140內時，空孔140的另一端必須開放。當將蝕刻液142滴入於空孔140的一端以將蝕刻液142供給至空孔140內時，可簡單且確實地將蝕刻液142供給至空孔140內。在空孔140的內部注滿蝕刻液142後，可將轉貼目的基板120與半導體結晶層形成基板100全體浸漬在由蝕刻液142所充滿之蝕刻槽而進行蝕刻。當藉由滴入持續將蝕刻液142供給至空孔140的一端時，由於所使用之蝕刻液142的量只要極微量即足夠，所以可減少蝕刻液142的量，而達到成本降低，以及由蝕刻液142的廢氣所伴隨之環境負荷的降低。
此外，在將空孔140浸漬在蝕刻液142時，亦可使潤滑脂附著於貼合基板之側面的一部分。此時，藉由使潤滑脂附著於基板的側面，可抑制蝕刻液從側面滲透至空孔140的內部。當欲藉由毛細現象將蝕刻液填充於空孔140的內部時，若蝕刻液從側面滲透，則會阻礙毛細現象，有時蝕刻液無法充分地填充於空孔140的內部。然而，藉由使潤滑脂附著於基板側面，可抑制蝕刻液從側面的滲透，使蝕刻液確實地填充於空孔140的內部。只要是可抑制蝕刻液從側面的滲透者即可，並不限於潤滑脂，亦可使用其他物質。
當犧牲層104被蝕刻而去除時，如第13圖所示，在使半導體結晶層106殘留於轉貼目的基板120側之狀態下，可分離轉貼目的基板120與單晶層102(半導體結晶層形成基板100)。藉此，單晶層102被轉貼至轉貼目的基板120，而能夠製造出於轉貼目的基板120上具有半導體結晶層106之複合基板。轉貼目的基板120上的半導體結晶層106，如第14圖所示，係形成為多數個分割體。
被分離之半導體結晶層形成基板100可供再利用，可從第3圖所示之平滑化步驟開始同樣地利用。半導體結晶層形成基板100，可再利用至單晶層102被消耗而無法使用為止，故可令人期待因再利用所達成之製造成本的大幅降低。
(實施形態2)
第15圖至第17圖係依照步驟順序來顯示實施形態2之複合基板的製造方法之剖面圖。實施形態2中，係使用藉由實施形態1之方法所製造之複合基板(於轉貼目的基板120上具有半導體結晶層106之複合基板)。實施形態2中，係說明將轉貼目的基板120上的半導體結晶層106更轉貼至第2轉貼目的基板150，而在第2轉貼目的基板150上具有半導體結晶層106之複合基板的製造方法。
如第15圖所示，轉貼目的基板120上之半導體結晶層106的表面(第3表面124)、與第2轉貼目的基板150的表面(第4表面152)相對向，如第16圖所示，貼合轉貼目的基板120與第2轉貼目的基板150。半導體結晶層106的表面，為轉貼目的基板120上之半導體結晶層106的表面或形成於半導體結晶層106上之 層的表面，且接觸於第2轉貼目的基板150或形成於第2轉貼目的基板150之層之第3表面124的一例。此外，第2轉貼目的基板150的表面，為第2轉貼目的基板150或形成於第2轉貼目的基板150之層的表面，且接觸於第3表面124之第4表面152的一例。
接著如第17圖所示，去除絕緣層107，在使半導體結晶層106殘留於第2轉貼目的基板150之狀態下，分離轉貼目的基板120與第2轉貼目的基板150。絕緣層107，於實施形態1中具有黏著層的功能，但在此係發揮用於剝離之犧牲層的功能。實施形態2中，可設置具有黏著層與犧牲層兩者的功能之絕緣層107，或是與絕緣層107另外地設置犧牲層。
如此，可將半導體結晶層106轉貼至第2轉貼目的基板。此外，當然更可轉貼至其他轉貼目的基板。轉貼目的基板120可為薄膜等之具有可撓性之有機物基板。此時可藉由有機溶劑等使有機物基板溶解或膨潤，而容易進行剝離。
(實施形態3)
第18圖至第21圖係依照步驟順序來顯示實施形態3之半導體結晶層形成基板的製造方法之剖面圖。實施形態3中，係說明實施形態1中所使用之半導體結晶層形成基板100的製造方法。
首先如第18圖所示，使選自支撐基板101之與單晶層102接觸之第5表面162、及單晶層102之與支撐基板101接觸之第6表面164之1個以上的表面平滑化。本例之單晶層102為單晶基板。平滑化處理，如先前所說明般，可例示出CMP法。接著如第19圖所示，使選自第5表面162及第6表面164之1個以 上的表面活化。活化，如先前所說明般，可使用氬離子束。接著如第20圖所示，使第5表面162與第6表面164相對向，如第21圖所示，貼合支撐基板101與單晶層102。貼合之支撐基板101與單晶層102的溫度，與利用本發明的實施形態之複合基板所製造之零件的使用溫度範圍相同之-20℃至80℃，較佳為與通常之裝置的使用溫度範圍相同之0℃至60℃，更加為貼合程序中之常溫的溫度範圍之20℃至30℃。可壓合支撐基板101與單晶層102，此時的壓力範圍較佳為0.01MPa至1GPa。若對複數層單晶層102施以上述步驟，如第22圖所示，可製造出半導體結晶層形成基板100。
根據上述半導體結晶層形成基板100的製造方法，由於使支撐基板101與單晶層102之間平滑化並活化，所以可堅固地黏著支撐基板101與單晶層102，即使在磊晶成長法等之層形成程序中承受升溫、降溫等的熱應力，亦可製造出不易剝離之半導體結晶層形成基板100。藉由CMP法的平滑化，支撐基板101或單晶層102的平坦性，可使均方根粗糙度(RRMS)達到0.5nm以下。
(實施形態4)
第23圖及第24圖係依照步驟順序來顯示實施形態4之半導體結晶層形成基板的製造方法之剖面圖。實施形態3中，係說明使支撐基板101與單晶層102直接接觸之情形，但亦可如第23圖所示，於支撐基板101上形成耐熱性的中間層302，並如第24圖所示，將單晶層102貼合於中間層302。若對複數層單晶層102同樣地進行貼合，如第25圖所示，可製造出半導體結晶層形成基板100。亦即，於選自支撐基板101之位於單晶層102側之表面、 及單晶層102之位於支撐基板101側之表面之1個以上的表面，形成耐熱性的中間層302。然後，可使成為支撐基板101或形成於支撐基板101之中間層302的表面且與單晶層102或形成於單晶層102之中間層302接觸之第7表面166、與成為單晶層102或形成於單晶層102之中間層302的表面，即與第7表面166接觸之第8表面168相對向，而貼合支撐基板101與單晶層102。實施形態1中，當然可使用本實施形態4之半導體結晶層形成基板300。
中間層302，例如可使用由ALD法所形成之氧化鋁層或由CVD法所形成之矽氧化物層或矽氮化物層。本實施形態4中，在形成中間層302後且為貼合前，可使選自第7表面166及第8表面164之1個以上的表面活化。此外，在形成中間層302後且為活化前，可使選自第7表面166及第8表面164之1個以上的表面平滑化。
上述實施形態中，係顯示單晶層102的平面形狀為正方形者，但並不限於正方形，亦可為長方形或其他多角形、圓形、橢圓形等之任意的形狀。惟當貼合於支撐基板101之單晶層102的平面形狀具有角部402時，如第26圖所示，在貼合支撐基板101與單晶層102後，較佳對單晶層102的角部402，施以平面形狀上的圓緩加工。藉由使角部402形成圓緩，可減少從角部402之剝離。對角部402施以圓緩加工之方法，可例示出等向性蝕刻，遮罩形成後的濕式或乾式蝕刻。
(實施形態5)
第27圖至第30圖係依照步驟順序來顯示實施形態5之半導體結晶層形成基板的製造方法之剖面圖。第31圖為藉由實施形態 5的方法所製造之半導體結晶層形成基板500之剖面圖。實施形態5中，係說明與實施形態3及實施形態4不同之半導體結晶層形成基板的製造方法。
在將單晶層102形成於支撐基板101前，如第27圖所示，於支撐基板101上形成凹部502。凹部502，例如可於支撐基板101上形成抗蝕膜等遮罩，並藉由乾式蝕刻等，對未由該遮罩所遮蔽之區域的支撐基板101進行蝕刻而形成。
然後如第28圖所示，將單晶層102形成於凹部502。單晶層102於凹部502上之形成，例如與實施形態3或實施形態4相同，將單晶層102貼合於支撐基板101來形成。若預先將單晶層102的大小加工為適合凹部502的大小，則於貼合時容易對位，可正確地進行貼合。
如第29圖所示，將單晶層102貼合於全部的凹部502來形成，如第30圖所示，藉由研磨墊103來研磨單晶層102的表面。該研磨，係以使形成於凹部502之單晶層102的表面與支撐基板101的表面實質上成為同一平面之方式來研磨。亦即，研磨至單晶層102的表面與支撐基板101的表面實質上成為同一平面之階段時，停止研磨。藉此，如第31圖所示，形成半導體結晶層形成基板500。
半導體結晶層形成基板500，由於以使形成於凹部502之單晶層102的表面與支撐基板101的表面實質上成為同一平面之方式來形成，所以在使用磊晶成長等，在半導體結晶層形成基板500上形成半導體結晶層106等時，磊晶成長中的氣體流不會產生紊亂，可形成均一的半導體結晶層106。此外，亦藉由研 磨使單晶層102薄化，即使因磊晶成長中之基板溫度的上升使單晶層102產生翹曲等應力，亦不易剝離，而能夠使半導體結晶層形成基板500達到熱穩定。
第30圖的說明中，係說明研磨前之單晶層102的表面從支撐基板101的表面突出之情形，所以由研磨墊103所研磨之對象為單晶層102的表面。相對於此，亦可將單晶層102形成較薄，使單晶層102的表面較支撐基板101的表面更凹入。此時由研磨墊103所研磨之對象為支撐基板101的表面。
上述實施形態5中，係說明將單晶層102形成於凹部502之例子，但在將單晶層102形成於支撐基板101前，可於支撐基板101上形成凸部，並將單晶層102形成於凸部。此時，在將單晶層102貼合於支撐基板101來形成時，可使單晶層102自我調準地形成於凸部。
(實施形態6)
第32圖至第35圖係依照步驟順序來顯示實施形態6之半導體結晶層形成基板的製造方法之剖面圖。第36圖為藉由實施形態6的方法所製造之半導體結晶層形成基板600之剖面圖。實施形態6中，係說明進一步與實施形態3至實施形態5不同之半導體結晶層形成基板的製造方法。
如第32圖所示，於支撐基板101上形成絕緣層602。絕緣層602例如為自然氧化層。絕緣層602，例如可為由ALD法所形成之Al2O3、HfO2、ZrO2、La2O3、或由MOCVD法所形成之HfO2、ZrO2、La2O3、SiO2之層。絕緣層602的厚度例如可設為1nm至15nm的範圍。
如第33圖所示，藉由圖案形成來去除絕緣層602的一部分。絕緣層602的一部分之去除，為對支撐基板101之形成有單晶層102之區域或未形成之區域施以表面處理的一例，且為支撐基板101表面之親水化或疏水化的一例。因應絕緣層602材料的不同，可藉由絕緣層602的有無來形成親水化或疏水化之區域。亦即，在欲使支撐基板101之表面的一部分區域形成親水化時，係將親水性較支撐基板101高之絕緣層602形成於該一部分區域。此外，在欲使支撐基板101之表面的一部分區域形成疏水化時，係將疏水性較支撐基板101高之絕緣層602形成於該一部分區域。本例中，係將親水性較支撐基板101高之絕緣層602形成於支撐基板101之表面的一部分區域。
接著如第34圖所示，使絕緣層602的表面與單晶層102的表面相對向，貼合支撐基板101及單晶層102。此時，單晶層102藉由晶粒挑選機等來處理，進行大致的對位。於該貼合時，由於支撐基板101的表面藉由絕緣層602而親水化，所以如第35圖所示，藉由存在於支撐基板101表面之親水化的部分或未疏水化的部分、與單晶層102的表面之間之水的表面張力作用，使單晶層102自我調準地對位於支撐基板101。該水，在絕緣層602的形成後，可被供給至支撐基板101的表面。藉此，即使是藉由晶粒挑選機進行大致的對位，亦可正確地對位，減少由位置偏離所起因之結晶方位的不同等，而能夠減少可能導致電子裝置的性能降低之位置不一致。
如第36圖所示，將所需的單晶層102全部配置在支撐基板101上。複數個單晶層102可分別地拾取而配置，或是同 時處理複數個。如此可形成半導體結晶層形成基板600。亦即，在將單晶層102形成於支撐基板101上前，對支撐基板101之形成有單晶層102之區域及未形成之區域中的任一方區域施以表面處理。然後在形成單晶層102之步驟中，將單晶層102自我調準地形成於施以表面處理之區域及未施以之區域中的任一方區域。
以上述方式形成之半導體結晶層形成基板600，由於單晶層102自我調準地形成於支撐基板101，所以單晶層102可正確地對位於支撐基板101而形成。若是有由單晶層102的位置偏離所起因之結晶方位的不同等，則使用半導體結晶層形成基板600所形成之半導體結晶層106亦會產生結晶方位的不同等，可能導致電子裝置的性能降低。然而，使用半導體結晶層形成基板600時，可抑制此般缺失。
在將單晶層102形成於支撐基板101上後，可使單晶層102薄化。藉由使單晶層102薄化，即使支撐基板101及單晶層102承受熱應力，亦不易產生剝離等。此外，當於單一個支撐基板101上形成複數層單晶層102，且薄化該複數層單晶層102時，較佳係同時研磨支撐基板101上之全部單晶層102的表面來薄化單晶層102。藉由同時研磨全部單晶層102的表面，可使各層單晶層102的表面實質上成為同一平面。
(實施形態7)
第37圖至第38圖係依照步驟順序來顯示實施形態7之半導體結晶層形成基板的製造方法之剖面圖。第39圖為藉由實施形態7的方法所製造之半導體結晶層形成基板700之剖面圖。實施形態7中，如第22圖所示之半導體結晶層形成基板100般，係顯示 於單一個支撐基板101上形成複數層單晶層102，並藉由鄰接之2個單晶層102與支撐基板101來構成溝槽時之形態。
在形成第22圖所示之半導體結晶層形成基板100後，如第37圖所示，形成填充層702，並以填充層702來埋填由鄰接之2個單晶層102與支撐基板101所構成之溝槽。填充層702，可例示出階梯覆蓋率(埋填溝槽之特性)佳之絕緣層，例如為藉由以TEOS(四乙氧矽烷)或TMOS(四甲氧矽烷)為原料氣體之CVD法所形成之氧化矽層、SOG(旋轉塗佈玻璃)等。本例中，單晶層102的表面亦由填充層702所覆蓋。
如第38圖所示，藉由研磨墊103來研磨填充層702。如第39圖所示，以使單晶層102的表面與填充層702的表面實質上成為同一平面之方式來研磨填充層702。如此可形成半導體結晶層形成基板700。
半導體結晶層形成基板700，係以使單晶層102的表面與填充層702的表面實質上成為同一平面之方式來形成。因此，在使用磊晶成長等，在半導體結晶層形成基板700上形成半導體結晶層106等時，磊晶成長中的氣體流不會產生紊亂，可形成均一的半導體結晶層106。
上述各實施形態中，如第40圖所示，在未形成單晶層102，例如單晶層102間之溝槽的部分，形成用以阻礙半導體結晶層106的成長之成長阻礙層802。實施形態7中，成長阻礙層802可取代填充層702來形成。藉由成長阻礙層802，可僅在期望部分上形成半導體結晶層106。可形成成長阻礙層802之區域，為形成於支撐基板101上之單晶層102的側面、形成於側面上之層 的表面(亦即相對於單晶層102的側面，在平行於支撐基板101的表面之方向上延伸而形成之層之暴露出的面)、未形成單晶層102之非形成區域中之支撐基板101的表面及非形成區域中之形成於支撐基板101上之層的表面。成長阻礙層802可在單晶層102的形成前形成，或是在單晶層102的形成後形成。
上述各實施形態中，在將單晶層102形成於支撐基板101上後，可在單晶層102上形成緩衝層。藉由形成緩衝層，有時可容易地形成半導體結晶層106。緩衝層，例如為具有單晶層102及半導體結晶層106之間的晶格常數之層。
上述各實施形態中，如第41圖所示，在將單晶層102形成於支撐基板101上後，可涵蓋形成有單晶層102之支撐基板101面的全面上，形成用以覆蓋單晶層102之保護層902。然後如第42圖所示，以使單晶層102或形成於單晶層102上之層(例如緩衝層)的表面暴露出之方式，去除保護層902的一部分。保護層902，在形成緩衝層等之單晶層102上的層後，可覆蓋支撐基板101的全面來形成。保護層902的去除，可使用採用有光微影技術與蝕刻之方法、或是研磨。
在以劈開來形成貼合前之單晶層102時，可藉由去除於劈開部上所產生之毛邊、去除劈開時所產生之粉末、在液體中之劈開、劈開前由抗蝕膜來保護等，來防止粉塵的附著。由於因粉塵的附著而有黏著性降低之疑慮，所以可令人期待藉由此等對策來提高黏著性。
(實施形態8)
第43圖為半導體結晶層形成基板1000之俯視圖。第44圖為 半導體結晶層形成基板1000之剖面圖。第44圖為第43圖之B-B線的剖面。本實施形態8中，係說明支撐基板101上之單晶層102的平面形狀，與第7圖等當中所顯示之分割體108的平面形狀一致之情形。亦即，本例中，各個單晶層102未被分割為複數個分割體108。
本實施形態8之半導體結晶層形成基板1000具有支撐基板101及單晶層102。半導體結晶層形成基板1000的支撐基板101及單晶層102，除了下列點之外，其他與上述各實施形態相同。亦即，半導體結晶層形成基板1000之單晶層102的平面形狀為交互地排滿100μm至5mm寬度的線(單晶層)、及1μm至20nm寬度的溝槽之LS圖案。所謂線的長度，可構成為5cm至50cm。線的長度，如第43圖所示，亦可構成為由支撐基板101的面積(或口徑)所限制之最大長度(從支撐基板101端面至端面為止之長度)。
半導體結晶層形成基板1000，係以下列方式製造出。亦即，例如使用磊晶結晶成長法，在半導體結晶層之成長用基板的全面上，依序形成犧牲層與成為單晶層102之結晶層。對形成於成長用基板的全面之結晶層進行蝕刻，使犧牲層或成長用基板的一部分暴露出。藉此將結晶層分割為複數個分割體。形成於成長用基板之結晶層的分割體，之後被轉貼至支撐基板101而成為單晶層102。
結晶層之分割體的形成方法如下所述。使用具有分割體的大小及溝槽的寬度之遮罩圖案，並使用正型抗蝕膜於結晶層上形成抗蝕膜遮罩。以該抗蝕膜遮罩為遮罩對結晶層進行蝕 刻，而形成結晶層的分割體。於該蝕刻中，較佳係蝕刻至成長用基板為止。亦即，較佳係藉由該蝕刻貫通犧牲層，使成長用基板暴露出。
使用離子束，使形成有結晶層的分割體之成長用基板、與轉貼目的之支撐基板101的表面活化，以強化黏著性。然後使具有結晶層的分割體之成長用基板與支撐基板101的表面相對向並貼合，而得貼合基板。貼合時，可因應必要壓合成長用基板與支撐基板101。藉由該貼合，由形成於鄰接之分割體間之溝槽的內壁、與支撐基板101來形成空孔。
將蝕刻劑導入於由上述貼合所形成之空孔，對成長用基板的犧牲層進行蝕刻，在使結晶層的分割體(單晶層102)殘留於支撐基板101之狀態下，分離支撐基板101與成長用基板。如此可製造出於支撐基板101上具有單晶層102之半導體結晶層形成基板1000。
第45圖至第48圖係依照步驟順序來顯示使用半導體結晶層形成基板1000之複合基板的製造方法之剖面圖。如第45圖所示，例如藉由磊晶成長法，於上述所形成之半導體結晶層形成基板1000的全面上，依序形成犧牲層104及半導體結晶層106。
以使犧牲層104的一部分暴露出之方式，對形成有犧牲層104及半導體結晶層106之半導體結晶層形成基板1000進行蝕刻。本例中，如第46圖所示，以與單晶層102的LS圖案相同之LS圖案，對半導體結晶層106進行蝕刻。藉此，半導體結晶層106被分割為複數個分割體108，並且在鄰接之分割體108之間 形成溝槽。
分割體108可形成如下。將與單晶層102相同線寬及溝槽寬度之LS圖案的正型抗蝕膜遮罩，配合單晶層102的圖案形成於半導體結晶層106。接著以該正型抗蝕膜遮罩為遮罩，對半導體結晶層106及犧牲層104進行蝕刻。於該蝕刻中，較佳係蝕刻至支撐基板101為止。
使用離子束，使具有半導體結晶層106之半導體結晶層形成基板1000與轉貼目的基板120的表面活化，以強化黏著性。然後使半導體結晶層106的表面與轉貼目的基板120的表面相對向並貼合，如第47圖所示，而得貼合基板。貼合時，可因應必要進行壓合。藉由該貼合，由形成於鄰接之分割體108間之溝槽的內壁、與轉貼目的基板120的表面來形成空孔。
如第48圖所示，將蝕刻劑導入於空孔，而對犧牲層104進行蝕刻。藉由對犧牲層104進行蝕刻，在使半導體結晶層106殘留於轉貼目的基板120之狀態下，可分離轉貼目的基板120與半導體結晶層形成基板1000。犧牲層104的蝕刻，係將貼合基板的側面浸漬在蝕刻液(劑)，藉由毛細現象將蝕刻液供給至空孔內，並在該狀態下靜置而執行。藉此使犧牲層104的蝕刻進行，分離轉貼目的基板120與半導體結晶層形成基板1000，而得到於轉貼目的基板120上具有半導體結晶層106之複合基板。半導體結晶層形成基板1000可供再利用。
上述實施形態5至8中，可適用實施形態3之平滑化及活化，亦可適用實施形態4之中間層302。此外，亦可適用第26圖所示之角部402。
上述實施形態中，於轉貼目的基板120或第2轉貼目的基板150上，亦可形成由半導體元件等所構成之電子電路。將絕緣層形成於形成有電子電路之基板的表面全體後，可使轉貼目的基板120或第2轉貼目的基板150平坦化。亦可將半導體結晶層106貼合於轉貼目的基板120或第2轉貼目的基板150之與形成有電子電路之區域不同的區域，或是重疊於形成有電子電路之區域來貼合半導體結晶層106。
(實施例1)
接著具體地說明實施形態8中所說明之半導體結晶層形成基板1000的製造方法。成為半導體結晶層形成基板1000的單晶層102之半導體結晶層的成長用基板，使用4吋GaAs基板。半導體結晶層形成基板1000的支撐基板101，使用4吋Si基板，成為單晶層102之半導體結晶層，使用GaAs結晶層。
使用依據低壓MOCVD法之磊晶結晶成長法，於成為成長用基板之4吋GaAs基板的全面上，依序形成成為犧牲層之AlAs結晶層及成為單晶層102之GaAs結晶層。AlAs結晶層及GaAs結晶層的厚度分別設為7nm及1.0μm。
將300/200μm LS圖案的正型抗蝕膜形成於GaAs結晶層上，以該抗蝕膜為遮罩，對AlAs結晶層及GaAs結晶層進行蝕刻至到達4吋GaAs基板為止。藉由該蝕刻，將GaAs結晶層分割為複數個分割體。GaAs結晶層的蝕刻劑，係採用磷酸系蝕刻劑。
於真空中，將氬離子束照射在4吋GaAs基板之GaAs結晶層的表面以及作為支撐基板101之4吋Si基板的表面，使該表面活化。然後於真空中，使GaAs結晶層的表面與4吋Si基板 的表面相對向，貼合4吋GaAs基板與4吋Si基板。貼合時，施加100000N的荷重(壓力：12.3MPa)來壓合兩基板。壓合係在常溫下進行。
將蝕刻液導入於由GaAs結晶層之相鄰接之分割體間的溝槽所形成之空孔，對成為犧牲層之AlAs結晶層進行蝕刻而去除，在使GaAs結晶層殘留於4吋Si基板上之狀態下，分離4吋GaAs基板與4吋Si基板。AlAs結晶層的蝕刻，係將貼合基板的側面浸漬在23℃、HCl濃度10質量%之蝕刻液(10%氯化氫水溶液)，藉由毛細現象將蝕刻液供給至空孔內，並在該狀態下靜置而執行。以上，可得到在4吋Si基板上具有厚度1.0μm、300/200μm LS圖案的GaAs結晶層之半導體結晶層形成基板。
(實施例2)
使用實施例1中所得之半導體結晶層形成基板1000，並藉由實施形態8中所說明之方法來製造複合基板。犧牲層104使用厚度7nm的AlAs結晶層，半導體結晶層106使用厚度100nm的GaAs結晶層。轉貼目的基板120使用4吋Si基板。
使用依據低壓MOCVD法之磊晶結晶成長法，於半導體結晶層形成基板1000的全面上，依序形成厚度7nm的AlAs結晶層及厚度100nm的GaAs結晶層。配合成為單晶層102之GaAs結晶層的300/200μmLS圖案，將300/200μmLS圖案的正型抗蝕膜形成於厚度100nm的GaAs結晶層上，以該正型抗蝕膜為遮罩，對GaAs結晶層及AlAs結晶層進行蝕刻至到達作為支撐基板101之Si基板為止。GaAs結晶層的蝕刻劑，係採用磷酸系蝕刻劑。
於真空中，將氬離子束照射在作為半導體結晶層106 之GaAs結晶層的表面以及作為轉貼目的基板120之4吋Si基板的表面，使該表面活化。然後於真空中，使GaAs結晶層的表面與4吋Si基板的表面相對向，貼合半導體結晶層形成基板1000與4吋Si基板。貼合時，施加100000N的荷重(壓力：12.3MPa)來壓合兩基板。壓合係在常溫下進行。
將蝕刻液導入於由半導體結晶層106(分割體108)間的溝槽所形成之空孔，對成為犧牲層104之AlAs結晶層進行蝕刻而去除，在使作為半導體結晶層106之GaAs結晶層殘留於4吋Si基板上之狀態下，分離半導體結晶層形成基板1000與4吋Si基板。以上，可得到在作為轉貼目的基板120之4吋Si基板上具有厚度100nm、300/200μm LS圖案的GaAs結晶層之複合基板。將在此所得之半導體結晶層形成基板使用作為成長用基板，對複數個轉貼目的基板120重複進行上述步驟，而重複得到在4吋Si基板上具有厚度100nm、300/200μmLS圖案的GaAs結晶層之複合基板。
(實施例3)
除了使用12吋Si基板作為支撐基板101之外，其他與實施例1相同而形成半導體結晶層形成基板。即使使用12吋Si基板作為支撐基板101，與實施例1相同，亦可得到在12吋Si基板上具有厚度100nm、300/200μm LS圖案的GaAs結晶層之半導體結晶層形成基板。
(實施例4)
除了使用實施例3中所得之半導體結晶層形成基板作為半導體結晶層形成基板1000，使用12吋Si基板作為轉貼目的基板120 之外，其他與實施例2相同而形成複合基板。惟貼合時的荷重設為100000N(壓力：1.37MPa)。即使使用12吋Si基板作為轉貼目的基板120，與實施例2相同，亦可得到在12吋Si基板上具有厚度100nm、300/200μm LS圖案的GaAs結晶層之複合基板。
(實施例5)
使用厚度1μm的Ge結晶層來取代厚度100nm的GaAs結晶層作為半導體結晶層106，除此之外，其他藉由與實施例2相同之方法來製造複合基板。藉此，使用實施例1中所得之半導體結晶層形成基板1000，並藉由與實施例2相同之方法，可得到於作為轉貼目的基板120之4吋Si基板上具有厚度1μm、300/200μm LS圖案的Ge結晶層之複合基板。
將在此所得之半導體結晶層形成基板使用作為成長用基板，對複數個轉貼目的基板120重複進行上述步驟，而重複得到在4吋Si基板上具有厚度1μm、300/200μmLS圖案的Ge結晶層之複合基板。
(實施例6)
接著具體地說明半導體結晶層形成基板1000的製造方法。成為半導體結晶層形成基板1000的單晶層102之半導體結晶層的成長用基板，使用4吋GaAs基板。半導體結晶層形成基板1000的支撐基板101，使用4吋Si基板，成為單晶層102之半導體結晶層，使用GaAs結晶層。
在藉由抗蝕膜來保護4吋GaAs基板後，劈開成1邊為2cm之正方形的板狀，而得到4個平面形狀為2cm見方之樣本。藉由丙酮來去除表面的抗蝕膜，於真空中，將氬離子束照射 在2cm見方之GaAs基板的表面以及作為支撐基板101之4吋Si基板的表面，使該表面活化。然後於真空中，使GaAs結晶層的表面與4吋Si基板的表面相對向，貼合2cm見方的GaAs基板4片與4吋Si基板。貼合時，施加3000N的荷重(壓力：1.88MPa)來壓合兩基板。壓合係在常溫下進行。如此得到在4吋Si基板上具有4個2cm見方的GaAs基板之半導體結晶層形成基板。然後對該半導體結晶層形成基板的GaAs基板進行CMP處理。
(實施例7)
使用實施例6中所得之半導體結晶層形成基板1000，並藉由與實施例2相同之方法來製造複合基板。藉此可得到在作為轉貼目的基板120之4吋Si基板上具有厚度100nm、300/200μm LS圖案的GaAs結晶層之複合基板。將在此所得之半導體結晶層形成基板使用作為成長用基板，對複數個轉貼目的基板120重複進行上述步驟，而重複得到在4吋Si基板上具有厚度100nm、300/200μm LS圖案的GaAs結晶層之複合基板。
本說明書中，當在層或基板等之第1要素「上」具有第2要素時，不僅是第2要素直接配置於第1要素上之情形，亦可包含於第2要素與第1要素之間中介存在其他要素，使第2要素間接配置於第1要素上之情形。即使在第1要素「上」形成第2要素時，與前述相同，亦可包含直接或間接將第2要素形成於第1要素上之情形。此外，「上」、「下」等之指稱方向之語彙，係顯示半導體基板、複合基板及裝置中的相對方向，亦可非顯示相對於地面等的外部基準之絕對方向。
101‧‧‧支撐基板
102‧‧‧單晶層
106‧‧‧半導體結晶層
107‧‧‧絕緣層
120‧‧‧轉貼目的基板

Claims (21)

  1. 一種在轉貼目的基板上具有半導體結晶層之複合基板的製造方法，其係使用：具有支撐基板、及直接或經由中間層被支撐於前述支撐基板的表面或背面中之一方的面之單晶層之半導體結晶層形成基板，該複合基板的製造方法係具有：(a)於前述半導體結晶層形成基板的前述單晶層上，依照前述單晶層、犧牲層、半導體結晶層的順序來形成前述犧牲層及前述半導體結晶層之步驟；(b)使成為形成於前述半導體結晶層形成基板之層的表面之第1表面、與成為前述轉貼目的基板或形成於前述轉貼目的基板之層的表面且將接觸於前述第1表面之第2表面相對向，來貼合前述半導體結晶層形成基板與前述轉貼目的基板之步驟；以及(c)蝕刻前述犧牲層，在使前述半導體結晶層殘留於前述轉貼目的基板之狀態下，分離前述半導體結晶層形成基板與前述轉貼目的基板之步驟；使用前述(c)步驟中被分離之前述半導體結晶層形成基板，重複進行前述(a)至前述(c)的各步驟。
  2. 如申請專利範圍第1項所述之複合基板的製造方法，其中，在前述(a)步驟前，更具有：使前述半導體結晶層形成基板之前述單晶層的表面平滑化之步驟。
  3. 如申請專利範圍第1項所述之複合基板的製造方法，其中，在前述(a)步驟後且為前述(b)步驟前，更具有：以使前述犧牲層 的一部分暴露出之方式對前述半導體結晶層進行蝕刻，並將前述半導體結晶層分割為複數個分割體之步驟。
  4. 如申請專利範圍第1項所述之複合基板的製造方法，其中，在前述(a)步驟後且為前述(b)步驟前，更具有：使選自前述第1表面及前述第2表面之1個以上的表面活化之步驟。
  5. 如申請專利範圍第1項所述之複合基板的製造方法，其中，在前述(a)步驟後且為前述(b)步驟前，更具有：於前述半導體結晶層上形成絕緣層之步驟。
  6. 如申請專利範圍第1項所述之複合基板的製造方法，其中，在前述(b)步驟前，更具有：於成為前述轉貼目的基板或形成於前述轉貼目的基板之層的表面且位於前述半導體結晶層形成基板側之表面上，形成絕緣層之步驟。
  7. 如申請專利範圍第1項所述之複合基板的製造方法，其中，前述轉貼目的基板為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。
  8. 如申請專利範圍第1項所述之複合基板的製造方法，其中更具有：在前述(b)步驟前，於成為前述轉貼目的基板或形成於前述轉貼目的基板之層的表面且位於前述半導體結晶層形成基板側之表面上，形成黏著層之步驟；在前述(c)步驟後，使成為前述轉貼目的基板上之前述半導體結晶層的表面或形成於前述半導體結晶層上之層的表面之第3表面、與成為第2轉貼目的基板或形成於前述第2轉貼目的基板上之層的表面且將接觸於前述第3表面之第4表面相對向，來貼合前述轉貼目的基板與前述第2轉貼目的基板之步 驟；以及去除前述轉貼目的基板的前述黏著層，在使前述半導體結晶層殘留於前述第2轉貼目的基板之狀態下，分離前述轉貼目的基板與前述第2轉貼目的基板之步驟。
  9. 一種半導體結晶層形成基板的製造方法，其係於申請專利範圍第1至8項中任一項所述之複合基板的製造方法中所使用之半導體結晶層形成基板的製造方法，其係具有：使選自前述支撐基板之與前述單晶層接觸之第5表面、及前述單晶層之與前述支撐基板接觸之第6表面之1個以上的表面平滑化之步驟；使選自前述第5表面及前述第6表面之1個以上的表面活化之步驟；以及使前述第5表面與前述第6表面相對向，貼合前述支撐基板與前述單晶層，從而將前述單晶層形成於前述支撐基板上之步驟。
  10. 一種半導體結晶層形成基板的製造方法，其係於申請專利範圍第1至8項中任一項所述之複合基板的製造方法中所使用之半導體結晶層形成基板的製造方法，其係具有：於選自前述支撐基板之位於前述單晶層側之表面、及前述單晶層之位於前述支撐基板側之表面之1個以上的表面，形成耐熱性的中間層之步驟；使成為前述支撐基板或形成於前述支撐基板之前述中間層的表面之第7表面、與成為前述單晶層或形成於前述單晶層之前述中間層的表面且將與前述第7表面接觸之第8表面相對 向，貼合前述支撐基板與前述單晶層，從而將前述單晶層形成於前述支撐基板上之步驟。
  11. 如申請專利範圍第10項所述之半導體結晶層形成基板的製造方法，其中，在形成前述中間層之步驟後且於前述貼合步驟前，更具有：使選自前述第7表面及前述第8表面之1個以上的表面活化之步驟。
  12. 如申請專利範圍第11項所述之半導體結晶層形成基板的製造方法，其中，在形成前述中間層之步驟後且於前述活化步驟前，更具有：使選自前述第7表面及前述第8表面之1個以上的表面平滑化之步驟。
  13. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，在前述貼合步驟中，將前述支撐基板及前述單晶層加熱至100至200℃。
  14. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，前述支撐基板為直徑200mm的圓，或是具有面積較此更大之任意的平面形狀。
  15. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，貼合於前述支撐基板之前述單晶層的平面形狀具有角部；在貼合前述支撐基板與前述單晶層之步驟後，更具有：對前述單晶層的前述角部施以圓緩加工之步驟。
  16. 一種半導體結晶層形成基板的製造方法，其係於申請專利範圍第1至8項中任一項所述之複合基板的製造方法中所使用之半導體結晶層形成基板的製造方法，其係具有： 使用磊晶結晶成長法，於前述支撐基板上形成單晶成長層之步驟；以及使前述單晶成長層形成圖案而於前述支撐基板上形成前述單晶層之步驟。
  17. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，在將前述單晶層形成於前述支撐基板上之前，更具有：於前述支撐基板上形成凹部之步驟。
  18. 如申請專利範圍第17項所述之半導體結晶層形成基板的製造方法，其中，更具有：以使形成於前述凹部之前述單晶層的表面與前述支撐基板的表面實質上成為同一平面之方式，研磨前述單晶層或前述支撐基板之步驟。
  19. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，在將前述單晶層形成於前述支撐基板上之前，更具有：對前述支撐基板之形成有前述單晶層之區域及未形成之區域中的任一方區域施以表面處理之步驟；在形成前述單晶層之步驟中，將前述單晶層自我調準地形成於已施以前述表面處理之區域及未施以之區域中的任一方區域。
  20. 如申請專利範圍第9項所述之半導體結晶層形成基板的製造方法，其中，更具有：於單一個前述支撐基板的面內形成複數層前述單晶層，藉由鄰接之2個前述單晶層與前述支撐基板來構成溝槽，並形成埋填前述溝槽之填充層之步驟。
  21. 如申請專利範圍第20項所述之半導體結晶層形成基板的製造方法，其中，更具有：以使前述單晶層的表面與前述填充層的 表面實質上成為同一平面之方式，研磨前述單晶層或前述填充層之步驟。
TW102127230A 2012-07-30 2013-07-30 複合基板的製造方法及半導體結晶層形成基板的製造方法 TW201413833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012169016 2012-07-30
JP2012267877 2012-12-07

Publications (1)

Publication Number Publication Date
TW201413833A true TW201413833A (zh) 2014-04-01

Family

ID=50027610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127230A TW201413833A (zh) 2012-07-30 2013-07-30 複合基板的製造方法及半導體結晶層形成基板的製造方法

Country Status (5)

Country Link
US (1) US20150187652A1 (zh)
JP (1) JPWO2014020906A1 (zh)
KR (1) KR20150038335A (zh)
TW (1) TW201413833A (zh)
WO (1) WO2014020906A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126041A1 (ja) * 2013-02-15 2014-08-21 株式会社ニコン 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
JP6117134B2 (ja) * 2014-03-13 2017-04-19 信越化学工業株式会社 複合基板の製造方法
KR101743017B1 (ko) 2015-05-19 2017-06-05 한국과학기술연구원 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
CN111261508B (zh) * 2018-09-26 2021-02-09 长江存储科技有限责任公司 3d nand存储器中存储沟道层的阶梯覆盖改进
EP3989263A4 (en) * 2019-06-21 2022-06-29 Mitsubishi Electric Corporation Method for manufacturing composite substrate, and composite substrate
JP2021027301A (ja) * 2019-08-08 2021-02-22 信越半導体株式会社 半導体基板の仮接合方法
US10910272B1 (en) * 2019-10-22 2021-02-02 Sandisk Technologies Llc Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support
KR102322540B1 (ko) * 2021-06-17 2021-11-09 한국과학기술원 InP 기판을 이용한 소자 제조 방법
CN113948373A (zh) * 2021-09-07 2022-01-18 浙江同芯祺科技有限公司 一种晶圆制备方法
JP7367743B2 (ja) 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7556342B2 (ja) 2021-10-28 2024-09-26 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7136311B1 (ja) 2021-12-03 2022-09-13 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
WO2008105101A1 (ja) * 2007-02-28 2008-09-04 Shin-Etsu Chemical Co., Ltd. 貼り合わせ基板の製造方法および貼り合わせ基板
TW200914653A (en) * 2007-08-24 2009-04-01 Sumco Corp Semiconductor wafer and its manufacturing method
JP2010080937A (ja) * 2008-08-29 2010-04-08 Sumitomo Electric Ind Ltd ＡｌＧａＡｓ支持基板の製造方法、エピタキシャルウエハの製造方法、ＬＥＤの製造方法、ＡｌＧａＡｓ支持基板、エピタキシャルウエハおよびＬＥＤ
US8361882B2 (en) * 2008-12-17 2013-01-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN102414837B (zh) * 2009-02-27 2016-04-20 奥塔装置公司 用于沉积和外延剥离过程的平铺衬底
KR20120049899A (ko) * 2009-09-04 2012-05-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전계 효과 트랜지스터, 집적 회로 및 반도체 기판의 제조 방법
US8021960B2 (en) * 2009-10-06 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2014020906A1 (ja) 2014-02-06
US20150187652A1 (en) 2015-07-02
JPWO2014020906A1 (ja) 2016-07-21
KR20150038335A (ko) 2015-04-08

Similar Documents

Publication Publication Date Title
TW201413833A (zh) 複合基板的製造方法及半導體結晶層形成基板的製造方法
US7262112B2 (en) Method for producing dislocation-free strained crystalline films
US7335599B2 (en) Method and apparatus for making coplanar isolated regions of different semiconductor materials on a substrate
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
US20140203408A1 (en) Method of producing composite wafer and composite wafer
KR20230129170A (ko) 가공된 기판에 통합된 무선 주파수 디바이스
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
US20060063352A1 (en) Process for manufacturing wafers of semiconductor material by layer transfer
WO2013187079A1 (ja) 複合基板の製造方法および複合基板
US11587824B2 (en) Method for manufacturing semiconductor structure
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
WO2013187076A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JP2014003106A (ja) 複合基板および複合基板の製造方法
JP2014216356A (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JP2014003104A (ja) 複合基板の製造方法および複合基板
KR20090073032A (ko) 반도체 장치의 제조 방법
JP2014090122A (ja) 複合基板の製造方法
JP2014209527A (ja) 複合基板の製造方法および複合基板
JP2014216355A (ja) 半導体結晶層形成基板および複合基板の製造方法