JPH06112120A - 半導体エピタキシャル基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体基板（ウェーハ）上にエピタキシャル層
を成膜して成るエピタキシャルウェーハにおいて、ウェ
ーハとエピ層との格子定数が異なると反りが発生する。
例えば口径 150mmφ、エピ層の厚さ 100μm のエピタキ
シャルウェーハでは反りが大きく、約半数程度のウェー
ハは、デバイス製造におけるＰＥＰ工程等が実施でき
ず、問題となっている。 【構成】本発明の製造方法は、ウェーハの主表面の反り
の形状の凹凸を識別する工程と、エピ層の格子定数が基
板の格子定数より大きい場合には、該基板の凹型の主表
面に、またエピ層の格子定数が基板の格子定数より小さ
い場合には該基板の凸型の主表面に、それぞれエピ層を
形成する工程とを含むことにより、エピ層成膜時の反り
の変化を打ち消し、反りの絶対値を低減するものであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板（以下基板
またはウェーハと呼ぶ）上にエピタキシャル層を形成し
た半導体エピタキシャル基板（以下エピタキシャルウェ
ーハと呼ぶ）の製造方法に関するもので、特にパワーＭ
ＯＳＦＥＴ、ＩＧＢＴ等の電力素子用として使用される
厚いエピタキシャル層を形成したエピタキシャルウェー
ハの製造方法に使用されるものである。

【０００２】

【従来の技術】従来、個別半導体デバイスであるパワー
ＭＯＳＦＥＴ、ＩＧＢＴ等の高耐圧素子を製造するに
は、Ｓi （シリコン）単結晶ウェーハの上に、厚いＳi
エピタキシャル層を形成した、いわゆるエピタキシャル
ウェーハを用いている。

【０００３】通常このウェーハは、Ｓb （アンチモン）
あるいはＢ（ボロン）を高濃度（例えば≧ 5×10¹⁸ ato
ms／cm³ ）に添加したＳi 単結晶が用いられる。またエ
ピタキシャル層は、例えば耐圧が 500Ｖ以上の場合に
は、低濃度（約10¹⁴ atoms／cm³ 以下）のＰ（リン）或
いはＢ（ボロン）がドーピングされ、エピタキシャル層
の厚さも70μm 以上が採用されている。

【０００４】一般に使用されているパワーＭＯＳＦＥＴ
及びＩＧＢＴ製造用のエピタキシャルウェーハの構成を
図１１に、またパワーＭＯＳＦＥＴ及びＩＧＢＴの構成
の模式的な断面図を図１４及び図１５に示す。

【０００５】図１４は、Ｎチャネル型の二重拡散構造の
Ｄ−ＭＯＳＦＥＴで、高濃度のＮ⁺ウェーハ１上に低濃
度のＮ^- エピタキシャル層２を形成したエピタキシャル
ウェーハを使用する。エピタキシャル層２上に、ゲート
絶縁膜３を介して表面層のチャネル４と対向するゲート
電極５を形成する。ゲート電極５を不純物選択拡散用の
マスクとして使用し、Ｐベース領域６及びＮ⁺ ソース領
域７を拡散形成する。符号８は層間絶縁膜、９はソース
電極、１０はドレイン電極である。

【０００６】図１５はＩＧＢＴで、模式的な構成は、前
記Ｄ−ＭＯＳＦＥＴのドレイン電極１０とＮ⁺ ドレイン
領域１との間にＰ⁺ 領域１１を挿入したものである。高
濃度のＰ⁺ ウェーハ１１上に薄い高濃度のＮ⁺ エピタキ
シャル層１２ａ及び低濃度の厚いＮ^- エピタキシャル層
１２ｂから成るエピタキシャルウェーハを使用し、前記
パワーＤ−ＭＯＳＦＥＴに準じた方法で製造される。符
号１９はエミッタ電極、５０はコレクタ電極である。

【０００７】図１１は、上記Ｄ−ＭＯＳＦＥＴ及びＩＧ
ＢＴに使用されるエピタキシャルウェーハの断面図を示
し、同図（ａ）は、パワーＭＯＳＦＥＴ用としてＮ^- on
Ｎ⁺型、また同図（ｂ）は、ＩＧＢＴ用としてＮ^- onＰ
⁺ 型のそれぞれエピタキシャルウェーハである。Ｎ⁺ ウ
ェーハ１またはＰ⁺ ウェーハ１１は、現在 100mmφ、或
いは 125mmφのＳi ウェーハが使用され、エピタキシャ
ル層２または１２ａ、１２ｂの厚さは、厚いもので約 1
00μm 程度である。

【０００８】今後、高耐圧化が進むとエピタキシャル層
の厚さもさらに厚くなり、他方、デバイスの生産性を向
上させるためにウェーハ径も 150mmφあるいはそれ以上
のものが必要となる。このとき従来技術で問題となるの
は、エピタキシャルウェーハの反りが、エピタキシャル
層の厚さの増大、及びウェーハの口径の拡大によります
ます大きくなることである。

【０００９】図１２は、同図（ａ）に示す反りがまった
くないＮ⁺ ウェーハ２１（厚さ 625μm ）に、同図
（ｂ）のように厚さ 100μm のＮ^- エピタキシャル層２
２を形成したときのＮ^- onＮ⁺ 型エピタキシャルウェー
ハの反りを示す断面図である。また図１３は、同図
（ａ）に示す反りがまったくないＰ⁺ ウェーハ３１（厚
さ 625μm ）に、同図（ｂ）のように厚さ 100μm のＮ
^- エピタキシャル層３２を形成したときのＮ^- onＰ⁺ 型
エピタキシャルウェーハの反りを示す断面図である。図
１２に示すＮ^- onＮ⁺ 型の場合、ウェーハの主表面は凹
の方向に、また図１３に示すＮ^- onＰ⁺ 型は、凸の方向
に反る傾向がある。

【００１０】なお、ウェーハまたはエピタキシャルウェ
ーハの主面のうち、エピタキシャル層を堆積する側また
はエピタキシャル層側の主面を主表面と呼ぶ。また単に
ウェーハの反りというときは、ウェーハの主表面の反り
をいう。

【００１１】上記反りの方向は、Ｓb （アンチモン）ド
ープの高濃度Ｎ⁺ 基板の格子定数は、Ｐ（リン）ドープ
の低濃度Ｎ^- エピタキシャル層に比べて格子定数が大き
く、またＢ（ボロン）ドープの高濃度Ｐ⁺ 基板の格子定
数は、Ｐ（リン）ドープの低濃度Ｎ^- エピタキシャル層
に比べて格子定数が小さいため、いわゆるエピタキシャ
ル層と基板との格子定数のミスフィット（misfit）によ
る弾性変形が生じるためである。この反りの大きさは、
弾性論によればエピタキシャル層の厚さに比例し、また
ウェーハ口径の 2乗に比例して大きくなることが予想さ
れ、実際に実験的にも確認されている。

【００１２】試行結果では、例えば 150mmφのウェーハ
を用いて、厚さ 100μm のエピタキシャル層を形成した
場合、Ｎ^- onＮ⁺ 型エピタキシャルウェーハの主表面
は、凹方向に約80μm 反りが変化し、またＮ^- onＰ⁺ 型
の場合では、凸方向に約40μm反りが変化する。その結
果、反りがまったくないウェーハを用いた場合、エピタ
キシャルウェーハとしてはＮ^- onＮ⁺ 型で約80μm 、Ｎ
^- onＰ⁺ 型で約40μm の反りが生ずることになる。

【００１３】従来は、ウェーハの反りの方向は規定して
いないため、例えば 150mmφのウェーハの場合、反りの
分布は、凸方向を正、凹方向を負とすると、（＋40μm
〜−40μm ）で、すなわち反りの最大値は40μm であ
る。従って、主表面が凸の状態でエピタキシャル層を堆
積したウェーハと、凹の状態でエピタキシャル層を堆積
したウェーハとは、ほぼ半数ずつ存在する。そのため反
りの方向を規定していないウェーハを使用した場合、エ
ピタキシャルウェーハの反りは、Ｎ^- onＮ⁺ 型では最大
約 120μm （凹）、またＮ^- onＰ⁺ 型では最大約80μm
（凸）となっていた。

【００１４】このエピタキシャルウェーハは、デバイス
製造工程（ウェーハプロセスとも呼ばれ、ウェーハの形
態で行なわれる工程）で、各種の膜がエピタキシャル層
上に堆積されるが、この堆積により、エピタキシャルウ
ェーハの反りは、通常凸方向にさらに増大し、その変化
量は、大きい場合には 100μm 以上に達する場合もあ
る。

【００１５】一般に反りが大きくなると、ＰＥＰ工程
（Photo Engraving Process 、光蝕刻法）で使用される
マスクアライナのウェーハの搬送系において、真空チャ
ックによるウェーハの保持ができなくなり、保持ができ
てもマスク合わせに多大の手数を要し、デバイスの製造
が不可能となる。そのため、エピタキシャルウェーハと
しての反りを小さくすること、特にＮ^- onＰ⁺ 型のエピ
タキシャルウェーハに対してはできるだけ小さくするこ
とが大きな課題となっている。

【００１６】

【発明が解決しようとする課題】これまで述べたよう
に、ウェーハ上にエピタキシャル層を成長させたエピタ
キシャルウェーハでは、基板結晶の格子定数とエピタキ
シャル層の格子定数とが異なると、反りが発生する。例
えば高濃度のＳb ドープのＮ⁺ ウェーハは、低濃度のＰ
（リン）ドープのＮ^- エピタキシャル層に比べて格子定
数が大きいので、Ｎ^- エピタキシャル層を堆積すること
により、ウェーハの反り形状は凹方向に増加し、また高
濃度のＢ（ボロン）ドープのＰ⁺ 基板ウェーハは、低濃
度のＰ（リン）ドープのＮ^- エピタキシャル層に比べて
格子定数が小さいので、Ｎ^- エピタキシャル層を堆積す
ることにより、ウェーハの反り形状は凸方向に増加す
る。

【００１７】パワー用のＭＯＳＦＥＴ、ＩＧＢＴ等の個
別半導体デバイスは、エピタキシャルウェーハを使用し
て製造されるが、近年これらデバイスに対する高耐圧
化、量産化のニーズは大きく、これに対応するためエピ
タキシャル層をより厚く、エピタキシャルウェーハの口
径を大きくする傾向にあるが、これにともないエピタキ
シャルウェーハの反りは増大する。通常この反りが大き
くなると、デバイス製造工程におけるマスク合わせや、
真空チャックによる保持等が困難となり、最悪の場合に
は製造が不可能となる。エピタキシャルウェーハとして
の反りをできるだけ小さくすることは重要な課題となっ
ている。

【００１８】本発明は、Ｓi エピタキシャルウェーハの
反りを低減する製造方法を提供するものであり、特に大
口径のウェーハ上に、厚いエピタキシャル層を形成する
際に使用し、デバイス製造を容易にすることを目的とす
る。

【００１９】

【課題を解決するための手段】本発明は、半導体基板
（ウェーハ）上に該基板と異なる格子定数を有するエピ
タキシャル層を形成する半導体エピタキシャル基板の製
造方法において、前記半導体基板の主表面の反り形状の
凹凸を識別する工程と、エピタキシャル層の格子定数が
前記基板の格子定数より大きい場合には、該基板の凹型
の反り形状を有する主表面上に、またエピタキシャル層
の格子定数が前記基板の格子定数より小さい場合には、
該基板の凸型の反り形状を有する主表面上に、それぞれ
エピタキシャル層を形成する工程とを、含むことを特徴
とする半導体エピタキシャルウェーハの製造方法であ
る。

【００２０】なお、格子定数（lattice constant）は、
結晶格子の単位セルの稜の長さをいう。また基板（ウェ
ーハとも呼ぶ）の主表面は、エピタキシャル層を形成す
る側の主面をいう。反りの定義は、ウェーハの平坦度
（JEIDA-43-1987 、日本電子工業振興協会）に拠る。

【００２１】

【作用】これまで述べたように、半導体基板上に該基板
と異なる格子定数を有するエピタキシャル層を形成する
と、格子定数のミスフィット（misfit）により反りが発
生する。例えば半導体基板の格子定数より大きい格子定
数のエピタキシャル層を形成すると、該基板の主表面は
凸方向の反りの変化を受け、また半導体基板の格子定数
より小さい格子定数のエピタキシャル層を形成すると、
該基板の主表面は凹方向の反りの変化を受ける。

【００２２】本発明は、従来規定していなかったウェー
ハの主表面の反りの方向を、エピタキシャル成長で生じ
る反り変化の方向と逆向きの方向に揃えることにより、
エピタキシャル成長での反りの変化を打ち消し、エピタ
キシャルウェーハの反りの絶対値を低減するものであ
る。

【００２３】あらかじめウェーハ主面の反り形状の凹凸
を、反り検査器等により測定し、区別できるような手段
を講ずる。次にエピタキシャル層の格子定数が基板の格
子定数より大きい場合、例えばＮ^- onＰ⁺ 型のエピタキ
シャルウェーハを製造する場合には、エピタキシャル層
を形成するウェーハ主表面は凸方向の反りの変化を受け
るから、凹型の反り形状の主面をエピタキシャル層形成
面すなわち主表面として揃える。エピタキシャル層の格
子定数が基板の格子定数より小さい場合、例えばＮ^- on
Ｎ⁺ 型のエピタキシャルウェーハを製造する場合には、
エピタキシャル層を形成するとウェーハ主表面は凹方向
の反りの変化を受けるから、凸型の反り形状の主面を主
表面として揃える。

【００２４】このようにしてエピタキシャル層を形成す
るウェーハの主表面を決定し、該主表面に公知の方法で
エピタキシャル成長を行なうと、ウェーハの反りは、反
対方向の反り変化を受ける。これにより複数枚のエピタ
キシャルウェーハの反りの絶対値の平均は、大幅に減少
する。

【００２５】

【実施例】本発明の実施例について、図面を参照して以
下説明する。

【００２６】図１は、本発明の製造方法の一実施例にお
ける、単結晶インゴットからエピタキシャルウェーハま
での製造工程の概略を示す工程流れ図である。

【００２７】通常シリコンウェーハの反り方向は、単結
晶インゴットをウェーハ状に切断するスライス工程でほ
ぼ決定され、その後のラッピング工程、エッチング工程
及び鏡面研磨工程を経ても、当初の反り方向はほぼ保存
される。したがってスライス時の表裏を指定して、その
後の工程を行なえばよい。

【００２８】このことについて、図２及び図３を参照し
てさらに詳しく説明する。図２は単結晶インゴット２０
の斜視図で、矢印方向にウェーハ状に切断されるものと
する。図３は切断されたウェーハ２１の平面図である。
単結晶インゴット２０の円筒面には、あらかじめウェー
ハ２１の第１オリエンテーションフラット２１ａ（正
規）となる切削面２０ａ及びウェーハ２１の第２のオリ
エンテーションフラット２１ｂ（表裏区別用）となる切
削面２０ｂが設けられている。

【００２９】スライス中のウェーハの外側の面を第１主
面、内側の面（切削中の面）を第２主面とすると、同じ
インゴットから切断されたウェーハの第１主面（または
第２主面）の反りの方向は、すべて同じである。しか
し、その反りの方向が凹型か或いは凸型かは、スライス
条件によって変化する。したがって、ウェーハの反りの
方向を揃えるには、スライス工程以降、ウェーハの第１
主面と第２主面との区別が容易にできるようにして、例
えば図３に示すように 2つのオリエンテーションフラッ
トを非対称に設け、ラッピング等の工程を続ければよ
い。

【００３０】次にＮ^- onＰ⁺ 型エピタキシャルウェーハ
の製造方法を例にとり説明する。まず、不純物濃度ボロ
ン約10¹⁹ atoms／cm³ の単結晶インゴットをスライス
し、図３に示すような第１及び第２のオリエンテーショ
ンフラットを設けたウェーハを準備する。 1つのインゴ
ット（長いインゴットを数個に分割したときは分割した
インゴット）からスライスされたウェーハを 1ロットと
して、公知技術により、ラッピング工程及びエッチング
工程を行なう。

【００３１】エッチング工程終了後のウェーハを、 1ロ
ット当たり数枚抜き取り、静電容量式反り検査器等によ
り、ウェーハの第１主面（または第２主面）の反りの方
向が凹型か凸型かを測定する。

【００３２】本実施例ではＮ^- エピタキシャル層の格子
定数が、Ｐ⁺ 基板の格子定数より大きいので、前述のよ
うにＮ^- エピタキシャル層を成膜するとウェーハの主表
面は凸方向の反り変化を受ける。したがってＰ⁺ ウェー
ハ３１のエピタキシャル成膜面すなわち主表面の反りは
凹型にする。前記抜き取り測定の結果、例えば第２主面
３１ｂの反りが凹型の場合には、本ロットでは、図４
（ａ）に示すように、ウェーハ３１の第２主面３１ｂを
主表面とする。

【００３３】ウェーハ３１の第２主面３１ｂを鏡面研磨
した後、公知技術により第２主面３１ｂ上に不純物濃度
（リン、Ｐ）約10¹⁴ atoms／cm³ のエピタキシャル層３
２を堆積すると、ウェーハ３１の反りは、図４（ｂ）に
示すように凸方向の変化を受け、反りが減少したエピタ
キシャルウェーハ３０が得られる。

【００３４】Ｎ^- onＮ⁺ 型のエピタキシャルウェーハの
場合には、図５（ａ）に示すように不純物濃度（アンチ
モンＳｂ）約10¹⁸ atoms／cm³ のウェーハ４１を準備す
る。前述の通り、Ｎ^- エピタキシャル層の格子定数は、
Ｎ⁺ 基板の格子定数より小さいので、Ｎ^- エピタキシャ
ル層を成膜することにより、主表面は凹方向の反り変化
を受ける。したがってＮ⁺ ウェーハ４１の成膜面４１ｂ
の反りは凸型にする。図５（ｂ）は、Ｎ⁺ ウェーハ４１
の成膜面４１ｂ上に、不純物濃度（リン、Ｐ）約10¹⁴ a
toms／cm³ のエピタキシャル層４２を堆積した後のエピ
タキシャルウェーハ４０を示すもので、反りが大幅に改
善されている。

【００３５】現在、回路パターンをウェーハ上に転写す
るのに用いられている縮小露光装置（ステッパ）では、
反りの許容値は約 150μm である。したがってウェーハ
はデバイス製造中、どの段階においても 150μm 以下の
反りになっていなければならない。

【００３６】通常、デバイス製造工程中での反りの変化
量は、凸方向に約 110μm 生じる。したがってデバイス
工程へ投入するときの初期のエピタキシャルウェーハの
反りは、凸方向に40μm 以下にしなければならない。

【００３７】前述の通り、エピタキシャルウェーハを製
造する場合には、格子定数の差により反りが発生し、特
に 100μm 以上の厚いエピタキシャル層を形成する場合
に、従来技術ではエピタキシャルウェーハの反りを40μ
m 以下に抑制することは困難であった。

【００３８】例えばＩＧＢＴ等の高耐圧電力素子に使用
される 150mmφウェーハで高濃度Ｐ⁺ 基板（不純物濃度
約 5×10¹⁸ atoms／cm³ ）に低濃度Ｎ^- エピタキシャル
層（不純物濃度約 5×10¹³ atoms／cm³ ）を堆積した場
合の反りの発生量を図６に示す。すなわち図６の横軸
は、Ｎ^- onＰ⁺ 型エピタキシャルウェーハにおけるエピ
タキシャル層の厚さ（μm ）を示し、縦軸は該エピタキ
シャルウェーハの反りの発生量（μm ）すなわち反りの
変化量を示す。図中の直線６０は、エピタキシャル層の
厚さと、そのとき発生する反りの大きさとの関係を示す
もので、反り変化の大きさはエピタキシャル層の厚さに
比例する。例えば反りの大きさ 0μm の口径 150mmφの
基板を用い、 100μm 厚のエピタキシャル層を堆積する
と40μm の反りが発生することを示している。

【００３９】図７及び図８は、前記 150mmφウェーハの
エピタキシャル成膜工程の直前におけるウェーハの主表
面（成膜面）の反りの分布を示すもので図７は従来、図
８は本発明の場合である。横軸は反りの大きさ（μm ）
で凸方向の反りを正、凹方向の反りを負とする。縦軸は
頻度（枚数）を示す。従来は、ウェーハの反りの方向を
規定していないため、図７に示すように、凸方向及び凹
方向を示すウェーハ頻度は、ほぼ半数ずつで同形の分布
を示す。本発明では、前述のようにウェーハの主表面の
反りの方向を凹方向に揃えるので、図８に示すような頻
度分布を示す。

【００４０】次に図７及び図８の反り分布のＰ⁺ ウェー
ハに厚さ 100μm のＮ^- エピタキシャル層を成膜したと
きのエピタキシャルウェーハの反り分布を図９（従来）
及び図１０（本発明）に示す。前述のように 100μm 厚
のＮ^- エピタキシャル層をＰ⁺ ウェーハ上に成膜する
と、凸方向に40μm の反り変化を生ずるので、成膜後の
反りの大きさの頻度分布は図９及び図１０のようにな
る。図９及び図１０は、デバイス工程投入時の初期のエ
ピタキシャルウェーハの反り分布を示すものである。従
来技術では反りの大きさが40μm を越えるものが約半数
あるのに対し、本発明の場合には、全数40μm 以下に抑
制することができる。

【００４１】その結果、本発明のエピタキシャルウェー
ハは、デバイス製造工程の拡散、酸化、保護膜堆積等の
工程を経ても、反りの絶対値は、 150μm を越えること
なく、ＰＥＰ工程も異常なく加工することが可能となっ
た。従来技術では約半数以上がデバイス工程途中で、反
りが 150μm を超えていたため、約半数のエピタキシャ
ルウェーハは、デバイス製造の最終工程まで実施するこ
とは不可能であったが、本発明により、すべてのエピタ
キシャルウェーハについて最終工程まで加工することが
可能となった。このため大幅なデバイス歩留まり及び材
料効率の向上を実現することができた。

【００４２】上記実施例において、ウェーハの主表面の
反り形状の凹凸を識別する工程は、スライス工程時、ウ
ェーハに第１及び第２のオリエンテーションフラットを
形成し、ウェーハの第１主面と第２主面との区分が容易
にできるようにした後、鏡面研磨工程前に、抜き取り
で、反り測定を行ない、第１主面（したがって第２主
面）の凹凸を知り、第１または第２のいずれの主面を成
膜面にするかを決定していた。 ウェーハの第１主面と
第２主面との区分は、上記オリエンテーションフラット
に換えて、ウェーハの無効領域に複数の切り込みを非対
称に設ける等の方法でも差し支えない。

【００４３】またウェーハの主表面の反り形状の凹凸を
識別する工程は、上記実施例に限定されない。例えば、
全数のウェーハに対し反り測定を行なってもよいし、ま
た工程の自動化により、ウェーハの配列が常に一定であ
れば、ウェーハの表裏を区分するための前記手段は不必
要である。前記識別工程を実施する順序は、必ずしも鏡
面研磨工程前に限定されず、エピタキシャル成膜工程前
であれば、生産性を考慮した所望順序で行なうことがで
きる。

【００４４】

【発明の効果】これまで詳述したように、本発明におい
ては、従来規定していなかったウェーハの主表面（成膜
面）の反りの方向を、エピタキシャル成長で生じる反り
変化の方向と逆向きの方向に揃えることにより、エピタ
キシャル成長での反りの変化を打ち消し、エピタキシャ
ルウェーハの反りを低減した。本発明により、大口径の
ウェーハ上に厚いエピタキシャル層を形成したエピタキ
シャルウェーハを使用するデバイスの製造工程において
も、工程実施に支障のない十分反りの小さいエピタキシ
ャルウェーハの製造方法を提供することができた。

【図面の簡単な説明】

【図１】本発明の製造方法の一実施例の概略を示す工程
流れ図である。

【図２】前記実施例に使用するインゴットの斜視図であ
る。

【図３】前記実施例に使用するウェーハの平面図であ
る。

【図４】本発明をＮ^- onＰ⁺ 型エピタキシャルウェーハ
の製造に適用した場合における、同図（ａ）はＰ⁺ ウェ
ーハの断面図、同図（ｂ）はＮ^- onＰ⁺ 型エピタキシャ
ルウェーハの断面図である。

【図５】本発明をＮ^- onＮ⁺ 型エピタキシャルウェーハ
の製造に適用した場合における、同図（ａ）はＮ⁺ ウェ
ーハの断面図、同図（ｂ）はＮ^- onＮ⁺ 型エピタキシャ
ルウェーハの断面図である。

【図６】エピタキシャル層の厚さとそのときの反りの発
生量との関係を示す図である。

【図７】従来例におけるウェーハ主表面（エピタキシャ
ル成膜面）の反りの大きさの分布図である。

【図８】本発明の実施例におけるウェーハ主表面（エピ
タキシャル成膜面）の反りの大きさの分布図である

【図９】図７のウェーハにエピタキシャル層を成膜した
後におけるエピタキシャルウェーハの反りの大きさの分
布図である。

【図１０】図８のウェーハにエピタキシャル層を成膜し
た後におけるエピタキシャルウェーハの反りの大きさの
分布図である。

【図１１】同図（ａ）はＤ−ＭＯＳＦＥＴ、同図（ｂ）
はＩＧＢＴに使用されるエピタキシャルウェーハの一例
を示す断面図である。

【図１２】Ｎ⁺ ウェーハ上にＮ^- エピタキシャル層を成
膜したときの反りの方向を説明する図で、同図（ａ）は
Ｎ⁺ ウェーハの断面図、同図（ｂ）はＮ^- onＮ⁺ 型エピ
タキシャルウェーハの断面図である。

【図１３】Ｐ⁺ ウェーハ上にＮ^- エピタキシャル層を成
膜したときの反りの方向を説明する図で、同図（ａ）は
Ｐ⁺ ウェーハの断面図、同図（ｂ）はＮ^- onＰ⁺ 型エピ
タキシャルウェーハの断面図である。

【図１４】パワーＤ−ＭＯＳＦＥＴの模式的な構成を示
す断面図である。

【図１５】ＩＧＢＴの模式的な構成を示す断面図であ
る。

【符号の説明】

１，１１，２１，３１，４１ ウェーハ ２，１２ａ，１２ｂ エピタキシャル層 ２２，３２，４２ エピタキシャル層 ２０ インゴット ２１ａ，２１ｂ オリエンテーションフ
ラット ３０，４０ エピタキシャルウェー
ハ ３１ｂ，４１ｂ ウェーハの主表面

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上に該基板と異なる格子定数を
   有するエピタキシャル層を形成する半導体エピタキシャ
   ル基板の製造方法において、前記半導体基板の主表面の
   反り形状の凹凸を識別する工程と、エピタキシャル層の
   格子定数が前記基板の格子定数より大きい場合には、該
   基板の凹型の反り形状を有する主表面上に、またエピタ
   キシャル層の格子定数が前記基板の格子定数より小さい
   場合には、該基板の凸型の反り形状を有する主表面上
   に、それぞれエピタキシャル層を形成する工程とを、含
   むことを特徴とする半導体エピタキシャル基板の製造方
   法。