JPH0616498B2 - エピタキシアルウエ−ハの製造方法 - Google Patents
エピタキシアルウエ−ハの製造方法Info
- Publication number
- JPH0616498B2 JPH0616498B2 JP1487287A JP1487287A JPH0616498B2 JP H0616498 B2 JPH0616498 B2 JP H0616498B2 JP 1487287 A JP1487287 A JP 1487287A JP 1487287 A JP1487287 A JP 1487287A JP H0616498 B2 JPH0616498 B2 JP H0616498B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- epitaxial layer
- semiconductor substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔従来の技術〕 高濃度の不純物を含む基板上のエピタキシアル層の形成
が、例えばメガビツト級の超高周波集積回路用のＰ／Ｐ
＋ウエーハあるいはＣＣＤデバイス用のＮ／Ｎ+ウエー
ハとして、開発されている。この場合Ｐ+，Ｎ+基板はデ
バイス特性の観点から極力低抵抗のものを使用する。通
常、0.01Ωcm以下になるように、高濃度に不純物を添加
する。エピタキシアル成長前には基板に特別な処理を施
さずにエピタキシアル成長を行なう方法が一般的であ
る。（例えば“Semicondutor Silicon 1986”，Ｈ．
Ｒ．Huff,T.Abe ＆ B.Kolbesen Eds.,The Electrochemi
cal Soc.,Pennigton NJ,(1986)P.849） 〔発明が解決しようとする問題点〕 従来の方法では、高濃度不純物基板と低濃度エピタキシ
アル層とは、格子の不整合が大きいので、エピタキシア
ル層の境界面にミスフイツト転位などの結晶欠陥が発生
したり、ウエーハの湾曲が生ずる。またミスフイツト転
位によるひずみ場によつて、基板の残留重金属のエピタ
キシアル層中ヘゲツタリングがおこり、ウエーハ上に形
成するデバイスの特性を劣化させるという欠点があつ
た。
が、例えばメガビツト級の超高周波集積回路用のＰ／Ｐ
＋ウエーハあるいはＣＣＤデバイス用のＮ／Ｎ+ウエー
ハとして、開発されている。この場合Ｐ+，Ｎ+基板はデ
バイス特性の観点から極力低抵抗のものを使用する。通
常、0.01Ωcm以下になるように、高濃度に不純物を添加
する。エピタキシアル成長前には基板に特別な処理を施
さずにエピタキシアル成長を行なう方法が一般的であ
る。（例えば“Semicondutor Silicon 1986”，Ｈ．
Ｒ．Huff,T.Abe ＆ B.Kolbesen Eds.,The Electrochemi
cal Soc.,Pennigton NJ,(1986)P.849） 〔発明が解決しようとする問題点〕 従来の方法では、高濃度不純物基板と低濃度エピタキシ
アル層とは、格子の不整合が大きいので、エピタキシア
ル層の境界面にミスフイツト転位などの結晶欠陥が発生
したり、ウエーハの湾曲が生ずる。またミスフイツト転
位によるひずみ場によつて、基板の残留重金属のエピタ
キシアル層中ヘゲツタリングがおこり、ウエーハ上に形
成するデバイスの特性を劣化させるという欠点があつ
た。
本発明は、上記の問題点を解決するためになされたもの
で、高濃度不純物を含む半導体基板に、低濃度不純物を
含むエピタキシアル層を形成する前に、次に示す前処理
工程をあらかじめなすものである。
で、高濃度不純物を含む半導体基板に、低濃度不純物を
含むエピタキシアル層を形成する前に、次に示す前処理
工程をあらかじめなすものである。
(a)半導体基板の表面に酸素濃度低減層を形成する工程 (b)前記酸素濃度低減層上に、半導体基板より濃度の低
い不純物濃度のエピタキシアル層を成長させる工程 (c)次に加熱処理により前記エピタキシアル層に半導体
基板内の不純物を拡散させることによりバツフア層を形
成する工程 〔作用〕 バツフア層は、半導体基板からバツフア層の表面にいた
るまで、抵抗値が次第に増加する（不純物濃度が減少す
る）ので、その上にエピタキシアル層を形成したときに
格子不整合が生じない。またバツフア層は、酸素濃度低
減層上に形成するので、酸素析出による誘起積層欠陥が
生じない。上記のことからエピタキシアル層として欠陥
のないものが得られる。
い不純物濃度のエピタキシアル層を成長させる工程 (c)次に加熱処理により前記エピタキシアル層に半導体
基板内の不純物を拡散させることによりバツフア層を形
成する工程 〔作用〕 バツフア層は、半導体基板からバツフア層の表面にいた
るまで、抵抗値が次第に増加する（不純物濃度が減少す
る）ので、その上にエピタキシアル層を形成したときに
格子不整合が生じない。またバツフア層は、酸素濃度低
減層上に形成するので、酸素析出による誘起積層欠陥が
生じない。上記のことからエピタキシアル層として欠陥
のないものが得られる。
以下、図面を参照して本発明の実施例につき説明する。
第１実施例として、抵抗率が0.002Ωcmになるように、
ボロンを添加した、チヨクラスキー法によるシリコン単
結晶ウエーハ上に成長させたＰ／Ｐ＋ウエーハの製造方
法を第１図に示す。
第１実施例として、抵抗率が0.002Ωcmになるように、
ボロンを添加した、チヨクラスキー法によるシリコン単
結晶ウエーハ上に成長させたＰ／Ｐ＋ウエーハの製造方
法を第１図に示す。
先ず第１図(a)に示すように、シリコン基板１を1150℃
で１時間水素中で熱処理を行ない、表面の酸素を外方に
拡散させ、酸素濃度低減層２を形成する。次に第１図
(b)に示すように、酸素濃度低減層２の上に1100℃で、
ジクロロシラン（SiH2Cl2）を用い、厚さ２５μｍ，抵
抗率0.1Ωcmのボロン添加の第１エピタキシアル層３を
気相成長させる。その後、第１図(c)に示すように、115
0℃で30分間、水素中で熱処理を行ない、前記シリコン
基板１，酸素濃度低減層２中のボロンを第１エピタキシ
アル層３の中へ拡散させ、バツフア層４を形成する。バ
ツフア層４の形成時にボロンと同様に酸素の拡散もおこ
るが、酸素濃度低減層２を形成してあるため、酸素の析
出による欠陥発生をおさえることができる。
で１時間水素中で熱処理を行ない、表面の酸素を外方に
拡散させ、酸素濃度低減層２を形成する。次に第１図
(b)に示すように、酸素濃度低減層２の上に1100℃で、
ジクロロシラン（SiH2Cl2）を用い、厚さ２５μｍ，抵
抗率0.1Ωcmのボロン添加の第１エピタキシアル層３を
気相成長させる。その後、第１図(c)に示すように、115
0℃で30分間、水素中で熱処理を行ない、前記シリコン
基板１，酸素濃度低減層２中のボロンを第１エピタキシ
アル層３の中へ拡散させ、バツフア層４を形成する。バ
ツフア層４の形成時にボロンと同様に酸素の拡散もおこ
るが、酸素濃度低減層２を形成してあるため、酸素の析
出による欠陥発生をおさえることができる。
上記前記処理工程を終えた後、第１図(d)に示すように
バツフア層４上にSiH2Cl2 を用い、厚さ２．５μｍ，抵
抗率１Ωcmになるようにボロンを添加して第２エピタキ
シアル層５を気相成長させて、ウエーハ形成を終了す
る。このようにして形成した第２エピタキシアル層５
は、ミスフイツト転位がなく、また、そのひずみ場によ
る重金属のエピタキシアル層中へのゲツタリングが生じ
ない。
バツフア層４上にSiH2Cl2 を用い、厚さ２．５μｍ，抵
抗率１Ωcmになるようにボロンを添加して第２エピタキ
シアル層５を気相成長させて、ウエーハ形成を終了す
る。このようにして形成した第２エピタキシアル層５
は、ミスフイツト転位がなく、また、そのひずみ場によ
る重金属のエピタキシアル層中へのゲツタリングが生じ
ない。
第２図に、上記の方法で製作した、エピタキシアルウエ
ーハの角度研磨面の拡がり抵抗測定値(a)を、従来例(b)
とともに示す。図に示すように、深さ２．５μｍからＰ
＋シリコン基板までの間で、ボロン濃度が傾斜状に変化
したバツフア層が存在することがわかる。
ーハの角度研磨面の拡がり抵抗測定値(a)を、従来例(b)
とともに示す。図に示すように、深さ２．５μｍからＰ
＋シリコン基板までの間で、ボロン濃度が傾斜状に変化
したバツフア層が存在することがわかる。
次に、第２実施例としてＮ／Ｎ＋エピタキシアルウエー
ハの製造方法につき説明する。シリコン基板として、抵
抗率0.008Ωcmのアンチモン添加のウエーハを用いる。
工程は第１実施例と殆ど同様である。
ハの製造方法につき説明する。シリコン基板として、抵
抗率0.008Ωcmのアンチモン添加のウエーハを用いる。
工程は第１実施例と殆ど同様である。
前記シリコン基板を1150℃で１時間水素中で熱処理をお
こない、表面層の酸素を外方拡散させ、酸素濃度低減層
を形成し、次いで前記酸素濃度低減層上に1150℃の温度
でSiH2Cl2 を用いて厚さ2.5μｍの抵抗率0.1Ωcmになる
ようにアンチモンを添加した第１エピタキシアル層を気
相成長させる。その後1150℃で１．５時間、水素中で熱
処理をおこない、バツフア層を形成した。
こない、表面層の酸素を外方拡散させ、酸素濃度低減層
を形成し、次いで前記酸素濃度低減層上に1150℃の温度
でSiH2Cl2 を用いて厚さ2.5μｍの抵抗率0.1Ωcmになる
ようにアンチモンを添加した第１エピタキシアル層を気
相成長させる。その後1150℃で１．５時間、水素中で熱
処理をおこない、バツフア層を形成した。
上記の前処理後に、バツフア層上に1150℃で、SiH2Cl2
を成長ガスとして厚さ３μｍ，抵抗率が１．５Ωcmにな
るようにアンチモンを添加した第２エピタキシアル層を
気相成長させた。その結果第２エピタキシアル層中にミ
スフイツト転位の発生や重金属のゲツタリングのないエ
ピタキシアルウエーハを形成することができた。
を成長ガスとして厚さ３μｍ，抵抗率が１．５Ωcmにな
るようにアンチモンを添加した第２エピタキシアル層を
気相成長させた。その結果第２エピタキシアル層中にミ
スフイツト転位の発生や重金属のゲツタリングのないエ
ピタキシアルウエーハを形成することができた。
第３図は、第２図と同様の拡がり抵抗値と深さとの関係
を示したもので、上述の方法で形成したエピタキシアル
層の下のｎ+基板側に第１段目のエピタキシアル成長後
の加熱処理過程で形成されたアンチモン濃度が傾斜状に
変化したバツフア層が存在することがわかる。
を示したもので、上述の方法で形成したエピタキシアル
層の下のｎ+基板側に第１段目のエピタキシアル成長後
の加熱処理過程で形成されたアンチモン濃度が傾斜状に
変化したバツフア層が存在することがわかる。
以上説明したように、本発明は高濃度に不純物を添加し
たシリコン単結晶基板上にエピタキシアル成長をおこな
い、次いでエピタキシアル装置内での熱処理で不純物濃
度がシリコン単結晶基板よりも低減したバツフア層を形
成し、再びエピタキシアル成長をおこなうという一連の
簡単なエピタキシアル成長プロセスによつてエピタキシ
アル層と基板との格子不整合によるミスフイツト転位の
発生と、ひずみ場によるエピタキシアル層中への重金属
のゲツタリングを防ぐことができた。
たシリコン単結晶基板上にエピタキシアル成長をおこな
い、次いでエピタキシアル装置内での熱処理で不純物濃
度がシリコン単結晶基板よりも低減したバツフア層を形
成し、再びエピタキシアル成長をおこなうという一連の
簡単なエピタキシアル成長プロセスによつてエピタキシ
アル層と基板との格子不整合によるミスフイツト転位の
発生と、ひずみ場によるエピタキシアル層中への重金属
のゲツタリングを防ぐことができた。
第１図は本発明の一実施例を示す工程順の断面図、第２
図，第３図は、エピタキシアルウエーハの表面からの深
さに対応する抵抗値変化を図示したもので、(a)は本発
明，(b)は従来例の場合である。 １……シリコン基板、２……酸素濃度低減層、 ３……第１エピタキシアル層、 ４……バツフア層、 ５……第２エピタキシアル層。
図，第３図は、エピタキシアルウエーハの表面からの深
さに対応する抵抗値変化を図示したもので、(a)は本発
明，(b)は従来例の場合である。 １……シリコン基板、２……酸素濃度低減層、 ３……第１エピタキシアル層、 ４……バツフア層、 ５……第２エピタキシアル層。
Claims (1)
- 【請求項１】高濃度不純物を含む半導体基板上に、低濃
度不純物を含むエピタキシアル層を形成する前処理とし
て、半導体基板の表面に酸素濃度低減層を形成する工程
と，前記酸素濃度低減層上に、半導体基板より濃度の低
い不純物濃度のエピタキシアル層を成長させる工程と，
次に加熱処理により前記エピタキシアル層に半導体基板
内の不純物を拡散させることによりバツフア層を形成す
る工程とを行なうことを特徴とするエピタキシアルウエ
ーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1487287A JPH0616498B2 (ja) | 1987-01-23 | 1987-01-23 | エピタキシアルウエ−ハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1487287A JPH0616498B2 (ja) | 1987-01-23 | 1987-01-23 | エピタキシアルウエ−ハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63182815A JPS63182815A (ja) | 1988-07-28 |
| JPH0616498B2 true JPH0616498B2 (ja) | 1994-03-02 |
Family
ID=11873107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1487287A Expired - Lifetime JPH0616498B2 (ja) | 1987-01-23 | 1987-01-23 | エピタキシアルウエ−ハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616498B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030040951A (ko) * | 2001-11-17 | 2003-05-23 | 주식회사 실트론 | 고품질 에피택셜 웨이퍼 및 그의 제조방법 |
| JP5463693B2 (ja) * | 2009-03-03 | 2014-04-09 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP5621441B2 (ja) * | 2010-09-14 | 2014-11-12 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5621442B2 (ja) * | 2010-09-14 | 2014-11-12 | 株式会社デンソー | 半導体装置の製造方法 |
-
1987
- 1987-01-23 JP JP1487287A patent/JPH0616498B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63182815A (ja) | 1988-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| JP2908150B2 (ja) | Ｓｏｉ基板構造及びその製造方法 | |
| US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
| JPS6031231A (ja) | 半導体基体の製造方法 | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
| JPS6031232A (ja) | 半導体基体の製造方法 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JP3097107B2 (ja) | エピタキシャル成長方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS6326541B2 (ja) | ||
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JP2978318B2 (ja) | エピタキシャル層の形成方法 | |
| JPS62169422A (ja) | エピタキシヤルウエ−ハ製造方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JP2762190B2 (ja) | シリコンウェーハの製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JPS62166531A (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS62235741A (ja) | 半導体基板 | |
| JPH0218936A (ja) | 半導体装置の製造方法 |