JPS62166531A - エピタキシアルウエ−ハの製造方法 - Google Patents

エピタキシアルウエ−ハの製造方法

Info

Publication number
JPS62166531A
JPS62166531A JP1042286A JP1042286A JPS62166531A JP S62166531 A JPS62166531 A JP S62166531A JP 1042286 A JP1042286 A JP 1042286A JP 1042286 A JP1042286 A JP 1042286A JP S62166531 A JPS62166531 A JP S62166531A
Authority
JP
Japan
Prior art keywords
substrate
specific resistance
single crystal
silicon single
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1042286A
Other languages
English (en)
Inventor
Katsu Kanamori
金森 克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1042286A priority Critical patent/JPS62166531A/ja
Publication of JPS62166531A publication Critical patent/JPS62166531A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン集積回路素子製造のためのエピタキシ
ャルウェーハの製造方法に関し、特に、基板部分に酸素
析出を利用したイントリンシックゲッタリング欠陥を形
成するための製造方法に関する。
〔従来の技術〕
従来、この種のエピタキシャルウェーハハ、エピタキシ
ャル成長さす高濃度ボロン添加のP型基板として比抵抗
が0.01〜0.02Ω・儂のチョクラルスキー基板が
使用されてきた。またN型基板としては比抵抗が100
・α前後の高抵抗基板または比抵抗が0.01〜0.0
20・αの高濃度基板が用いられてきた。
〔発明が解決しようとする問題点〕
上述した従来の高濃度ボロン添加のP型基板(比抵抗ρ
=0.01〜002Ω・crIL)を利用したエピタキ
シャルウェーハは、α線ソフトエラー、あるいは0MO
8のラッテアップ防止に有効であるが、特定のデバイス
に対しては、さらに高濃度のボロン童が要求される。チ
ョクラルスキー法によって単結晶を製造しうるボロン添
加の上限は比抵抗として約0.0010・αであるが、
この近辺の比抵抗の基板は比抵抗が0.01Ω・傭の基
板に比べ、極めて改素析出を生じに<<、従って、この
現象を利用したいわゆるイントリンシックゲッタリング
が生じにくいという欠点がある。エピタキシャルウェー
ハにおいては、イントリンシックゲッタリングは極めて
効果的なゲッタリングであるので、これが生じKくいと
いう欠点は、不都合な面が多い。
〔問題点を解決するための手段〕
本発明のエピタキシャルウェーハの比抵抗が0.001
〜0.005Ω・αのシリコン単結晶基板に好ましくは
非酸化性雰囲気中で1100℃以上で10分以上の熱処
理を施した後、エピタキシャル成長を行なう事を特徴と
する。
この非酸化性雰囲気中での1100℃以上の熱処理はシ
リコン単結晶基板に空格子点を作シ該基板中に酸素の析
出核を形成し、イントリンシックゲッタリングを可能に
するものである。このイントリンシックゲッタリングは
、エピタキシャル成長の前後いずれに行なっても良い。
近年発展しているMBE等の種々の低温エピタキシャル
成長法を利用する場合は、このエピタキシャル成長前の
酸素析出を行なう事が必要である。
イントリンシックゲッタリングはゲッタリングサイトが
デバイス領域に近いため、これらの低温プロセスに対し
ても有効でオシ、裏面ゲッタリング等よシ効果が大きい
。熱処理雰囲気は、基板酸素濃度が高い場合には酸化性
でもかまわないが、酸素濃度が低い場合には非酸化性で
ある事が必要である。
〔実施例〕
次に本発明について図面゛を参照して説明する。
第1図に本発明の一実施例の製造プロセスを示す。酸素
濃度が1.5xlO”cIL−”付近になるように引上
げられたPfiシリコン単結晶基板(比抵抗ρ=0.0
02Ω・crIL)に対し、1150℃で2時間の窒素
(N z )雰囲気中のアニールを行なった後、低温か
らの保熱と、1000℃で4時間の7ニールを行うと、
欠陥密度が10’の一2程度の内部欠陥が発生した。こ
の単結晶基板上にジクロロシランを主原料とする厚さ5
μmのエピタキシャル層を形成し、エピタキシャルウェ
ーハを作製した。1150℃で2時間の窒素雰囲気中の
アニールを行なわなかった場合は、内部欠陥を11とん
ど形成する事はできなかった。本発明の内部欠陥を有す
る基板と内部欠陥の無い基板を使用したエピタキシャル
ウェーハとを比較すると、内部欠陥を有する基板を使用
した方が、イントリンシックゲッタリングの効果によシ
内部欠陥の無い基板を使用したものに比べ2.6倍以上
の素子歩留が得られた。
〔発明の効果〕
以上説明したように本発明は低比抵抗のP型シリコン単
結晶基板に対し、1100℃以上で非酸化性雰囲気中で
アニールする事により、基板に内部欠陥を形成し、イン
トリンシックゲッタリングを有効に施す事を可能にでき
る効果がある。
【図面の簡単な説明】
第1図は、本発明の製造方法の一実施例を示すフローチ
ャートである。

Claims (2)

    【特許請求の範囲】
  1. (1)ボロン添加した比抵抗が0.001〜0.005
    Ω・cmのシリコン単結晶基板に1100℃以上で10
    分以上の熱処理を施した後、エピタキシャル成長を行な
    う事を特徴とするエピタキシャルウェーハの製造方法。
  2. (2)前記熱処理の雰囲気が非酸化性である事を特徴と
    する特許請求の範囲第(1)項記載のエピタキシャルウ
    ェーハの製造方法。
JP1042286A 1986-01-20 1986-01-20 エピタキシアルウエ−ハの製造方法 Pending JPS62166531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1042286A JPS62166531A (ja) 1986-01-20 1986-01-20 エピタキシアルウエ−ハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1042286A JPS62166531A (ja) 1986-01-20 1986-01-20 エピタキシアルウエ−ハの製造方法

Publications (1)

Publication Number Publication Date
JPS62166531A true JPS62166531A (ja) 1987-07-23

Family

ID=11749712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1042286A Pending JPS62166531A (ja) 1986-01-20 1986-01-20 エピタキシアルウエ−ハの製造方法

Country Status (1)

Country Link
JP (1) JPS62166531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035236A1 (en) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035236A1 (en) * 1998-08-31 2000-09-13 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
EP1035236A4 (en) * 1998-08-31 2007-01-10 Shinetsu Handotai Kk MONOCRYSTALLINE SILICON PLATE, EPITAXIC SILICON PLATE, AND PROCESS FOR PRODUCING SAME

Similar Documents

Publication Publication Date Title
JPH0475655B2 (ja)
JP3381816B2 (ja) 半導体基板の製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
US20010021574A1 (en) Method of manufacturing silicon epitaxial wafer
JPS59202640A (ja) 半導体ウエハの処理方法
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
JPS62166531A (ja) エピタキシアルウエ−ハの製造方法
JP2779556B2 (ja) エピタキシャル基板およびその製造方法
JP2725460B2 (ja) エピタキシャルウェハーの製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JPS6326541B2 (ja)
JPS60176241A (ja) 半導体基板の製造方法
JP7264100B2 (ja) シリコン単結晶基板中のドナー濃度の制御方法
JPH0616498B2 (ja) エピタキシアルウエ−ハの製造方法
JPS63142822A (ja) 半導体装置の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPS6218710A (ja) エピタキシヤルウエハの製造方法
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
JPS63116420A (ja) 半導体基板
JPS62128563A (ja) 半導体素子とその製造方法
JPH0434300B2 (ja)
JPH0533527B2 (ja)
JPS62177930A (ja) 半導体基板の高速酸化法