JPH10223640A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH10223640A JPH10223640A JP9027607A JP2760797A JPH10223640A JP H10223640 A JPH10223640 A JP H10223640A JP 9027607 A JP9027607 A JP 9027607A JP 2760797 A JP2760797 A JP 2760797A JP H10223640 A JPH10223640 A JP H10223640A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- polycrystalline silicon
- layer
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000005247 gettering Methods 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 51
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000011109 contamination Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 裏面側にゲッタリングサイトとなる多結晶シ
リコン層を有し、表面側にエピタキシャル層を有する高
濃度に不純物を含んだ半導体基板において、高温熱処理
によるゲッタリング能力の低下を防止した半導体基板の
構造およびその製造方法を提供すること。 【解決手段】 裏面側にゲッタリングサイトとなる多結
晶シリコン層４を有し、表面側にエピタキシャル層６を
有する高濃度に不純物を含んだ半導体基板において、前
記半導体基板の断面の不純物濃度が裏面および表面近傍
において低濃度であり中央部で高濃度である構造にす
る。またかかる半導体基板を製造するに際し、前記多結
晶シリコン層４および前記エピタキシャル層６を形成す
る前に、１１００℃以上かつシリコン基板の溶融温度以
下の温度でシリコン基板の熱処理を行い、その後前記シ
リコン基板の裏面側に前記多結晶シリコン層４を形成し
前記シリコン基板の表面側に前記エピタキシャル層６を
形成する。
リコン層を有し、表面側にエピタキシャル層を有する高
濃度に不純物を含んだ半導体基板において、高温熱処理
によるゲッタリング能力の低下を防止した半導体基板の
構造およびその製造方法を提供すること。 【解決手段】 裏面側にゲッタリングサイトとなる多結
晶シリコン層４を有し、表面側にエピタキシャル層６を
有する高濃度に不純物を含んだ半導体基板において、前
記半導体基板の断面の不純物濃度が裏面および表面近傍
において低濃度であり中央部で高濃度である構造にす
る。またかかる半導体基板を製造するに際し、前記多結
晶シリコン層４および前記エピタキシャル層６を形成す
る前に、１１００℃以上かつシリコン基板の溶融温度以
下の温度でシリコン基板の熱処理を行い、その後前記シ
リコン基板の裏面側に前記多結晶シリコン層４を形成し
前記シリコン基板の表面側に前記エピタキシャル層６を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造に
おける歩留りの向上に関するものであり、特に重金属元
素の影響を軽減させるための半導体基板の構造およびそ
の製造方法に関する。
おける歩留りの向上に関するものであり、特に重金属元
素の影響を軽減させるための半導体基板の構造およびそ
の製造方法に関する。
【０００２】
［従来技術１］半導体はその中に含まれる不純物によっ
てｐ型とｎ型に区分され、半導体装置はこのｐ型、ｎ型
の組み合わせによってその機能が働くことになる。通
常、半導体の中に含ませる不純物はイオン注入法や拡散
法により導入されるが、これらの方法では急峻な不純物
濃度勾配を形成することや、不純物濃度の高い層の上に
不純物濃度の低い層を形成することは技術的に困難とな
る。そこで、この問題を解決するために半導体基板の主
表面にエピタキシャル成長を行った半導体基板（以後
「エピタキシャル基板」という）が用いられている。こ
の方法を用いると、不純物濃度の急峻な勾配を形成する
ことや不純物濃度の高い層の上に不純物濃度の低い層を
形成することが容易に可能となり、半導体素子の高耐圧
化、ラッチアップ耐性の向上、対α線強度向上等が望め
る。また、エピタキシャル基板は、基板表面の結晶欠陥
が少ないので、このこともエピタキシャル基板が用いら
れる理由となっている。
てｐ型とｎ型に区分され、半導体装置はこのｐ型、ｎ型
の組み合わせによってその機能が働くことになる。通
常、半導体の中に含ませる不純物はイオン注入法や拡散
法により導入されるが、これらの方法では急峻な不純物
濃度勾配を形成することや、不純物濃度の高い層の上に
不純物濃度の低い層を形成することは技術的に困難とな
る。そこで、この問題を解決するために半導体基板の主
表面にエピタキシャル成長を行った半導体基板（以後
「エピタキシャル基板」という）が用いられている。こ
の方法を用いると、不純物濃度の急峻な勾配を形成する
ことや不純物濃度の高い層の上に不純物濃度の低い層を
形成することが容易に可能となり、半導体素子の高耐圧
化、ラッチアップ耐性の向上、対α線強度向上等が望め
る。また、エピタキシャル基板は、基板表面の結晶欠陥
が少ないので、このこともエピタキシャル基板が用いら
れる理由となっている。
【０００３】［従来技術２］一方、半導体装置の高集積
化や微細化に伴いその製造工程は複雑化するため、製造
工程中に金属汚染の影響を受ける機会が多くなる。金属
はシリコン結晶内で析出する等デバイス特性を劣化させ
る要因となっているため、金属汚染の低減化が図られて
いるが、技術的問題やコスト的問題から、この金属汚染
を完全に防止することは難しい問題となっている。
化や微細化に伴いその製造工程は複雑化するため、製造
工程中に金属汚染の影響を受ける機会が多くなる。金属
はシリコン結晶内で析出する等デバイス特性を劣化させ
る要因となっているため、金属汚染の低減化が図られて
いるが、技術的問題やコスト的問題から、この金属汚染
を完全に防止することは難しい問題となっている。
【０００４】そのため、半導体基板中に侵入した金属汚
染物質を半導体基板の主表面側のデバイス活性領域以外
の部分に捕獲するようにして、金属汚染が生じてもデバ
イス特性の劣化を防ぐことが可能なゲッタリング技術
が、比較的コストが安く歩留りも改善されることから、
半導体装置の製造に広く活用されている。このゲッタリ
ング技術の一手法として半導体基板の裏面に金属元素を
捕獲するための多結晶シリコンによるゲッタリングサイ
トを形成するエクストリンシックゲッタリング手法が存
在する。
染物質を半導体基板の主表面側のデバイス活性領域以外
の部分に捕獲するようにして、金属汚染が生じてもデバ
イス特性の劣化を防ぐことが可能なゲッタリング技術
が、比較的コストが安く歩留りも改善されることから、
半導体装置の製造に広く活用されている。このゲッタリ
ング技術の一手法として半導体基板の裏面に金属元素を
捕獲するための多結晶シリコンによるゲッタリングサイ
トを形成するエクストリンシックゲッタリング手法が存
在する。
【０００５】［従来例］上記した従来技術１および従来
技術２は半導体装置の製造において近年益々その重要性
を増し、頻繁に利用される技術となっている。そのた
め、この従来技術１と従来技術２を組み合わせた半導体
基板が用いられることもある。ここで、以下に図５を用
いてこの従来技術１と従来技術２を組み合わせた半導体
基板の製造方法を従来例として説明する。図５（ａ）〜
（ｉ）はこの従来例による半導体基板の製造工程を工程
順に示した図である。
技術２は半導体装置の製造において近年益々その重要性
を増し、頻繁に利用される技術となっている。そのた
め、この従来技術１と従来技術２を組み合わせた半導体
基板が用いられることもある。ここで、以下に図５を用
いてこの従来技術１と従来技術２を組み合わせた半導体
基板の製造方法を従来例として説明する。図５（ａ）〜
（ｉ）はこの従来例による半導体基板の製造工程を工程
順に示した図である。
【０００６】まず、図５（ａ）に示すように、高濃度に
不純物を含んだＳｉ単結晶インゴットを外径研削により
円柱形に加工し、この円柱形のインゴット１をブロック
毎に切断する。次に、切断されたインゴット１のスライ
スを行い、ウェーハ状のＳｉ基板２を切り出す（図５
（ｂ））。なお、以下の工程を示す図５（ｃ）〜（ｉ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図５（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図５（ｄ））、その後、凹凸をな
くし、平行度を高めるために機械研磨が行われる（図５
（ｅ））。次に、Ｓｉ基板２の表面層に形成されたダメ
ージ層（図示せず）をエッチングにより除去し、その後
Ｓｉ基板２の裏面若しくは表面および裏面の両面にゲッ
タリングサイトとなる多結晶シリコン層４を５００〜２
０００ｎｍ程度形成する（図５（ｆ））。その後、オー
トドーピングを防止するためのブロックキング酸化膜５
を多結晶シリコン層４上に形成する（図５（ｇ））。次
いで、機械的化学的研磨により、このＳｉ基板２の主表
面側の多結晶シリコン層４とブロッキング酸化膜５を除
去すると当時に、除去された後のＳｉ基板２の主表面を
鏡面状にする（図５（ｈ））。最後に、この研磨された
Ｓｉ基板２の表面にエピタキシャルＳｉ層６を０．１〜
２５μｍ程度成長させる（図５（ｉ））。
不純物を含んだＳｉ単結晶インゴットを外径研削により
円柱形に加工し、この円柱形のインゴット１をブロック
毎に切断する。次に、切断されたインゴット１のスライ
スを行い、ウェーハ状のＳｉ基板２を切り出す（図５
（ｂ））。なお、以下の工程を示す図５（ｃ）〜（ｉ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図５（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図５（ｄ））、その後、凹凸をな
くし、平行度を高めるために機械研磨が行われる（図５
（ｅ））。次に、Ｓｉ基板２の表面層に形成されたダメ
ージ層（図示せず）をエッチングにより除去し、その後
Ｓｉ基板２の裏面若しくは表面および裏面の両面にゲッ
タリングサイトとなる多結晶シリコン層４を５００〜２
０００ｎｍ程度形成する（図５（ｆ））。その後、オー
トドーピングを防止するためのブロックキング酸化膜５
を多結晶シリコン層４上に形成する（図５（ｇ））。次
いで、機械的化学的研磨により、このＳｉ基板２の主表
面側の多結晶シリコン層４とブロッキング酸化膜５を除
去すると当時に、除去された後のＳｉ基板２の主表面を
鏡面状にする（図５（ｈ））。最後に、この研磨された
Ｓｉ基板２の表面にエピタキシャルＳｉ層６を０．１〜
２５μｍ程度成長させる（図５（ｉ））。
【０００７】以上に述べた製造工程により、半導体基板
２の主表面にエピタキシャルＳｉ層６を備え、裏面には
ゲッタリングサイトとなる多結晶シリコン層４を備えた
半導体基板を作製することができる。
２の主表面にエピタキシャルＳｉ層６を備え、裏面には
ゲッタリングサイトとなる多結晶シリコン層４を備えた
半導体基板を作製することができる。
【０００８】
【発明が解決しようとする課題】ところで、通常エピタ
キシャル基板の製造工程において、Ｓｉ基板の自然酸化
膜を除去し、エピタキシャル成長をさせる工程が存在
し、この工程でＳｉ基板を１０００〜１２００℃に加熱
する必要が生じる。また、半導体装置の製造工程中に
も、熱酸化工程やウェルのドライブイン等の熱処理を行
う必要があり、頻繁に７００℃〜１２００℃程度の熱処
理が行われる。
キシャル基板の製造工程において、Ｓｉ基板の自然酸化
膜を除去し、エピタキシャル成長をさせる工程が存在
し、この工程でＳｉ基板を１０００〜１２００℃に加熱
する必要が生じる。また、半導体装置の製造工程中に
も、熱酸化工程やウェルのドライブイン等の熱処理を行
う必要があり、頻繁に７００℃〜１２００℃程度の熱処
理が行われる。
【０００９】そのため、これらの熱処理によりＳｉ基板
２に高濃度にドープされたボロンやリン、アンチモン、
ヒ素等の不純物がＳｉ基板から飛び出す、いわゆる外方
拡散現象が生じる。その結果、ゲッタリングサイトとな
る多結晶シリコン層４中には多くのドーパント不純物が
入り込み、この多結晶シリコン層４のグレインは大きく
成長してしまう。多結晶シリコンではグレインの粒界に
おける歪み場や格子不整合による歪み場がゲッタリング
サイトの一つであるために、グレインサイズが大きくな
ることでゲッタリング能力が大きく低下することが知ら
れている（津屋秀樹著「超ＬＳＩプロセス制御工学」発
行元：丸善株式会社参照）。
２に高濃度にドープされたボロンやリン、アンチモン、
ヒ素等の不純物がＳｉ基板から飛び出す、いわゆる外方
拡散現象が生じる。その結果、ゲッタリングサイトとな
る多結晶シリコン層４中には多くのドーパント不純物が
入り込み、この多結晶シリコン層４のグレインは大きく
成長してしまう。多結晶シリコンではグレインの粒界に
おける歪み場や格子不整合による歪み場がゲッタリング
サイトの一つであるために、グレインサイズが大きくな
ることでゲッタリング能力が大きく低下することが知ら
れている（津屋秀樹著「超ＬＳＩプロセス制御工学」発
行元：丸善株式会社参照）。
【００１０】以上のように、従来技術１および従来技術
２を組み合わせた半導体基板を製造する場合、またこの
ような半導体基板を用いた半導体装置を製造する場合、
高温熱処理によるドーパント不純物の外方拡散現象によ
りゲッタリング層のグレインサイズが大きくなり、ゲッ
タリング能力が低下する問題が生じることになる。
２を組み合わせた半導体基板を製造する場合、またこの
ような半導体基板を用いた半導体装置を製造する場合、
高温熱処理によるドーパント不純物の外方拡散現象によ
りゲッタリング層のグレインサイズが大きくなり、ゲッ
タリング能力が低下する問題が生じることになる。
【００１１】本発明は上記した問題点にかんがみてなさ
れたものであり、その目的は、裏面側にゲッタリングサ
イトとなる多結晶シリコン層を有し、表面側にエピタキ
シャル層を有する高濃度に不純物を含んだ半導体基板に
おいて、高温熱処理によるゲッタリング能力の低下を防
止した半導体基板の構造およびその製造方法を提供する
ことにある。
れたものであり、その目的は、裏面側にゲッタリングサ
イトとなる多結晶シリコン層を有し、表面側にエピタキ
シャル層を有する高濃度に不純物を含んだ半導体基板に
おいて、高温熱処理によるゲッタリング能力の低下を防
止した半導体基板の構造およびその製造方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】上記した目的を達成する
ために、本発明による半導体基板は、裏面側にゲッタリ
ングサイトとなる多結晶シリコン層を有し、表面側にエ
ピタキシャル層を有する高濃度に不純物を含んだ半導体
基板において、前記半導体基板の断面の不純物濃度が裏
面および表面近傍において低濃度であり中央部で高濃度
であることを特徴とする。
ために、本発明による半導体基板は、裏面側にゲッタリ
ングサイトとなる多結晶シリコン層を有し、表面側にエ
ピタキシャル層を有する高濃度に不純物を含んだ半導体
基板において、前記半導体基板の断面の不純物濃度が裏
面および表面近傍において低濃度であり中央部で高濃度
であることを特徴とする。
【００１３】半導体基板裏面側近傍の不純物濃度を低く
してあるために、高温熱処理を行っても、ゲッタリング
サイトとなる多結晶シリコン層に外方拡散により入り込
む不純物の量を抑制できるので、多結晶シリコン層にお
けるグレイン成長が抑制され、ゲッタリング能力の低下
も抑制される。
してあるために、高温熱処理を行っても、ゲッタリング
サイトとなる多結晶シリコン層に外方拡散により入り込
む不純物の量を抑制できるので、多結晶シリコン層にお
けるグレイン成長が抑制され、ゲッタリング能力の低下
も抑制される。
【００１４】また、本発明による半導体基板の製造方法
は、裏面側にゲッタリングサイトとなる多結晶シリコン
層を有し、表面側にエピタキシャル層を有する高濃度に
不純物を含んだ半導体基板の製造方法において、前記多
結晶シリコン層および前記エピタキシャル層を形成する
前に、１１００℃以上かつシリコン基板の溶融温度以下
の温度でシリコン基板の熱処理を行い、その後前記シリ
コン基板の裏面側に前記多結晶シリコン層を形成し前記
シリコン基板の表面側に前記エピタキシャル層を形成す
ることを特徴とする。
は、裏面側にゲッタリングサイトとなる多結晶シリコン
層を有し、表面側にエピタキシャル層を有する高濃度に
不純物を含んだ半導体基板の製造方法において、前記多
結晶シリコン層および前記エピタキシャル層を形成する
前に、１１００℃以上かつシリコン基板の溶融温度以下
の温度でシリコン基板の熱処理を行い、その後前記シリ
コン基板の裏面側に前記多結晶シリコン層を形成し前記
シリコン基板の表面側に前記エピタキシャル層を形成す
ることを特徴とする。
【００１５】あらかじめ、シリコン基板に１１００℃以
上の熱処理を行うことにより、基板の表面および裏面近
傍に存在する不純物を外方拡散させてから、前記多結晶
シリコン層およびエピタキシャル層を形成するので、シ
リコン基板中の不純物濃度を断面で見たとき、中心部が
高く表面および裏面近傍で低くすることができる。
上の熱処理を行うことにより、基板の表面および裏面近
傍に存在する不純物を外方拡散させてから、前記多結晶
シリコン層およびエピタキシャル層を形成するので、シ
リコン基板中の不純物濃度を断面で見たとき、中心部が
高く表面および裏面近傍で低くすることができる。
【００１６】
【発明の実施の形態】以下、本発明による実施の形態に
ついて図面を参照して説明する。
ついて図面を参照して説明する。
【００１７】図１は、本発明による半導体基板の構成お
よび作用を従来例と比較して模式的に示した図であり、
（ａ）は本発明による半導体基板、（ｂ）は従来例によ
る半導体基板を示したものである。
よび作用を従来例と比較して模式的に示した図であり、
（ａ）は本発明による半導体基板、（ｂ）は従来例によ
る半導体基板を示したものである。
【００１８】図１（ｂ）に示すように、不純物を高濃度
に有するＳｉ基板２の表面側にエピタキシャル層６を有
し裏面側にゲッタリングサイトとなる多結晶シリコン層
４を有する従来の半導体基板１０は、高温熱処理を加え
ると、Ｓｉ基板２に高濃度にドープされていた不純物９
が外方拡散により多結晶シリコン層４に入り込むのでグ
レインサイズが大きくなり、ゲッタリング能力が低下す
る。
に有するＳｉ基板２の表面側にエピタキシャル層６を有
し裏面側にゲッタリングサイトとなる多結晶シリコン層
４を有する従来の半導体基板１０は、高温熱処理を加え
ると、Ｓｉ基板２に高濃度にドープされていた不純物９
が外方拡散により多結晶シリコン層４に入り込むのでグ
レインサイズが大きくなり、ゲッタリング能力が低下す
る。
【００１９】これに対し、図１（ａ）に示すように、本
発明によれば、不純物を高濃度に有するＳｉ基板２の裏
面側に多結晶シリコン層４を形成する前に、１１００℃
以上かつシリコン基板の溶融温度以下の熱処理を加え、
あらかじめＳｉ基板２の表面および裏面近傍に存在する
ドーパント不純物９を外方拡散させる。すると、Ｓｉ基
板２の不純物濃度は断面で見た場合中心部が高く表面お
よび裏面近傍では低くなる。その後、Ｓｉ基板２の裏面
側にゲッタリングサイトとなる多結晶シリコン層４を形
成し、表面側にエピタキシャルＳｉ層６を成長させる。
このようにして製造した半導体基板１１に高温熱処理を
加えると、Ｓｉ基板２の裏面側近傍の不純物濃度は低い
ため、外方拡散する不純物９の量が従来例に比較して低
いのでグレイン成長が抑制される。従って、ゲッタリン
グ能力の低下も抑制される。また、Ｓｉ基板２の表面側
の不純物濃度も低くなるため、不純物のオートドーピン
グ、ミスフィット転位の発生が抑制される。
発明によれば、不純物を高濃度に有するＳｉ基板２の裏
面側に多結晶シリコン層４を形成する前に、１１００℃
以上かつシリコン基板の溶融温度以下の熱処理を加え、
あらかじめＳｉ基板２の表面および裏面近傍に存在する
ドーパント不純物９を外方拡散させる。すると、Ｓｉ基
板２の不純物濃度は断面で見た場合中心部が高く表面お
よび裏面近傍では低くなる。その後、Ｓｉ基板２の裏面
側にゲッタリングサイトとなる多結晶シリコン層４を形
成し、表面側にエピタキシャルＳｉ層６を成長させる。
このようにして製造した半導体基板１１に高温熱処理を
加えると、Ｓｉ基板２の裏面側近傍の不純物濃度は低い
ため、外方拡散する不純物９の量が従来例に比較して低
いのでグレイン成長が抑制される。従って、ゲッタリン
グ能力の低下も抑制される。また、Ｓｉ基板２の表面側
の不純物濃度も低くなるため、不純物のオートドーピン
グ、ミスフィット転位の発生が抑制される。
【００２０】
【実施例】以下、図２および図３を用いて、本発明によ
る第１の実施例および第２の実施例について説明する。
る第１の実施例および第２の実施例について説明する。
【００２１】［第１の実施例］図２（ａ）〜（ｊ）は第
１の実施例による半導体基板の製造工程を工程順に示し
た図である。図２（ａ）に示すように、高濃度に不純物
を含んだＳｉ単結晶インゴットを外径研削により円柱形
に加工し、この円柱形のインゴット１をブロック毎に切
断する。次に、切断されたインゴット１のスライスを行
い、ウェーハ状のＳｉ基板２を切り出す（図２
（ｂ））。なお、以下の工程を示す図２（ｃ）〜（ｊ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図２（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図２（ｄ））、その後、機械研磨
を行うことで面取り加工が行われたＳｉ基板２の凹凸を
なくし、平行度を高める（図２（ｅ））。そして、エッ
チング工程によりＳｉ基板２の表面層に形成されたダメ
ージ層（図示せず）を除去する。
１の実施例による半導体基板の製造工程を工程順に示し
た図である。図２（ａ）に示すように、高濃度に不純物
を含んだＳｉ単結晶インゴットを外径研削により円柱形
に加工し、この円柱形のインゴット１をブロック毎に切
断する。次に、切断されたインゴット１のスライスを行
い、ウェーハ状のＳｉ基板２を切り出す（図２
（ｂ））。なお、以下の工程を示す図２（ｃ）〜（ｊ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図２（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図２（ｄ））、その後、機械研磨
を行うことで面取り加工が行われたＳｉ基板２の凹凸を
なくし、平行度を高める（図２（ｅ））。そして、エッ
チング工程によりＳｉ基板２の表面層に形成されたダメ
ージ層（図示せず）を除去する。
【００２２】この後に、本発明の特徴である１１００℃
以上の熱処理を加える（図２（ｆ））。この熱処理は、
本発明における効果を有効にするために１１００℃以上
かつシリコン基板の溶融温度以下の温度で、１０分以上
の処理をすることが望ましい。この熱処理の際の導入ガ
スはＡｒ、Ｈｅ等の不活性ガスが望ましく、またはＨ2
雰囲気中による熱処理が望ましい。
以上の熱処理を加える（図２（ｆ））。この熱処理は、
本発明における効果を有効にするために１１００℃以上
かつシリコン基板の溶融温度以下の温度で、１０分以上
の処理をすることが望ましい。この熱処理の際の導入ガ
スはＡｒ、Ｈｅ等の不活性ガスが望ましく、またはＨ2
雰囲気中による熱処理が望ましい。
【００２３】上記熱処理を行った後に、Ｓｉ基板２の裏
面若しくは表面および裏面の両面にゲッタリングサイト
となる多結晶シリコン層４を５００〜２０００ｎｍ程度
形成する（図２（ｇ））。次に、オートドーピングを防
止するためのブロックキング酸化膜５を多結晶シリコン
層４上に形成する（図２（ｈ））。次いで、機械的化学
的研磨をＳｉ基板２の主表面に施すことにより、Ｓｉ基
板２の主表面上の多結晶シリコン層４とブロッキング酸
化膜５を除去し、かつ除去された後のＳｉ基板２の主表
面を鏡面状にする（図２（ｉ））。最後に、この研磨さ
れたＳｉ基板２の表面にエピタキシャルＳｉ層６を０．
１〜２５μｍ程度形成する（図２（ｊ））。
面若しくは表面および裏面の両面にゲッタリングサイト
となる多結晶シリコン層４を５００〜２０００ｎｍ程度
形成する（図２（ｇ））。次に、オートドーピングを防
止するためのブロックキング酸化膜５を多結晶シリコン
層４上に形成する（図２（ｈ））。次いで、機械的化学
的研磨をＳｉ基板２の主表面に施すことにより、Ｓｉ基
板２の主表面上の多結晶シリコン層４とブロッキング酸
化膜５を除去し、かつ除去された後のＳｉ基板２の主表
面を鏡面状にする（図２（ｉ））。最後に、この研磨さ
れたＳｉ基板２の表面にエピタキシャルＳｉ層６を０．
１〜２５μｍ程度形成する（図２（ｊ））。
【００２４】以上に述べた製造工程により、高濃度に不
純物を有するＳｉ基板の裏面にゲッタリングサイトとな
る多結晶シリコン層４を備えたエピタキシャル基板を作
製することができる。
純物を有するＳｉ基板の裏面にゲッタリングサイトとな
る多結晶シリコン層４を備えたエピタキシャル基板を作
製することができる。
【００２５】［第２の実施例］図３（ａ）〜（ｋ）は第
２の実施例による半導体基板の製造工程を工程順に示し
た図である。図３（ａ）に示すように、高濃度に不純物
を含んだＳｉ単結晶インゴットを外径研削により円柱形
に加工し、この円柱形のインゴット１をブロック毎に切
断する。次に、切断されたインゴット１のスライスを行
い、ウェーハ状のＳｉ基板２を切り出す（図３
（ｂ））。なお、以下の工程を示す図３（ｃ）〜（ｋ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図３（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図３（ｄ））、その後、機械研磨
を行うことで面取り加工が行われたＳｉ基板２の凹凸を
なくし、平行度を高める（図３（ｅ））。そして、エッ
チング工程によりＳｉ基板２の表面層に形成されたダメ
ージ層を除去する。
２の実施例による半導体基板の製造工程を工程順に示し
た図である。図３（ａ）に示すように、高濃度に不純物
を含んだＳｉ単結晶インゴットを外径研削により円柱形
に加工し、この円柱形のインゴット１をブロック毎に切
断する。次に、切断されたインゴット１のスライスを行
い、ウェーハ状のＳｉ基板２を切り出す（図３
（ｂ））。なお、以下の工程を示す図３（ｃ）〜（ｋ）
はＳｉ基板２の断面を示したものである。切り出された
Ｓｉ基板２（図３（ｃ））は周辺部の角を落とすために
面取り加工が行われ（図３（ｄ））、その後、機械研磨
を行うことで面取り加工が行われたＳｉ基板２の凹凸を
なくし、平行度を高める（図３（ｅ））。そして、エッ
チング工程によりＳｉ基板２の表面層に形成されたダメ
ージ層を除去する。
【００２６】この後に、本発明の特徴である１１００℃
以上の熱処理を加える（図３（ｆ））。この熱処理は、
本発明における効果を有効にするために１１００℃以上
かつシリコン基板の溶融温度以下の温度で、１０分以上
の処理をすることが望ましい。この熱処理の際の導入ガ
スについては、Ｎ2 およびＯ2 の混合ガス雰囲気中によ
る熱処理が望ましい。この熱処理において、導入ガスが
酸化雰囲気を含んだガスであるために、酸化膜３がＳｉ
基板２の表面に形成される。そして、この酸化膜３に外
方拡散した不純物を吸収させることができる。この熱処
理を行った後に、酸化膜３の除去を行う（図３
（ｇ））。
以上の熱処理を加える（図３（ｆ））。この熱処理は、
本発明における効果を有効にするために１１００℃以上
かつシリコン基板の溶融温度以下の温度で、１０分以上
の処理をすることが望ましい。この熱処理の際の導入ガ
スについては、Ｎ2 およびＯ2 の混合ガス雰囲気中によ
る熱処理が望ましい。この熱処理において、導入ガスが
酸化雰囲気を含んだガスであるために、酸化膜３がＳｉ
基板２の表面に形成される。そして、この酸化膜３に外
方拡散した不純物を吸収させることができる。この熱処
理を行った後に、酸化膜３の除去を行う（図３
（ｇ））。
【００２７】上記熱処理および酸化膜除去工程を経た後
に、Ｓｉ基板２の裏面若しくは表面および裏面の両面に
ゲッタリングサイトとなる多結晶シリコン層４を５００
〜２０００ｎｍ程度形成する（図３（ｈ））。次に、オ
ートドーピングを防止するためのブロックキング酸化膜
５を多結晶シリコン層４上に形成する（図３（ｉ））。
次いで、機械的化学的研磨をＳｉ基板２の主表面に施す
ことにより、Ｓｉ基板２の主表面上の多結晶シリコン層
４とブロッキング酸化膜５を除去し、かつ除去された後
のＳｉ基板２の主表面を鏡面状にする（図３（ｊ））。
最後に、この研磨されたＳｉ基板２の表面にエピタキシ
ャルＳｉ層６を０．１〜２５μｍ程度形成する（図３
（ｋ））。
に、Ｓｉ基板２の裏面若しくは表面および裏面の両面に
ゲッタリングサイトとなる多結晶シリコン層４を５００
〜２０００ｎｍ程度形成する（図３（ｈ））。次に、オ
ートドーピングを防止するためのブロックキング酸化膜
５を多結晶シリコン層４上に形成する（図３（ｉ））。
次いで、機械的化学的研磨をＳｉ基板２の主表面に施す
ことにより、Ｓｉ基板２の主表面上の多結晶シリコン層
４とブロッキング酸化膜５を除去し、かつ除去された後
のＳｉ基板２の主表面を鏡面状にする（図３（ｊ））。
最後に、この研磨されたＳｉ基板２の表面にエピタキシ
ャルＳｉ層６を０．１〜２５μｍ程度形成する（図３
（ｋ））。
【００２８】以上に述べた製造工程により、高濃度に不
純物を有するＳｉ基板の裏面にゲッタリングサイトとな
る多結晶シリコン層４を備えたエピタキシャル基板を作
製することができる。
純物を有するＳｉ基板の裏面にゲッタリングサイトとな
る多結晶シリコン層４を備えたエピタキシャル基板を作
製することができる。
【００２９】最後に、図４に、本発明の第１の実施例に
よる方法で、１×１０19(atomos/cm-3）のボロンを含む
Ｓｉ基板を１１５０℃で１時間熱処理を行った後に、多
結晶シリコン層を６７０℃で１．２μｍ形成した後の、
Ｓｉ基板表面付近の不純物濃度を計算した結果を示す。
図４のグラフにおいて、縦軸はボロン濃度を、横軸はＳ
ｉ基板表面からの深さを表しており、図４から明らかな
ように、Ｓｉ基板表面の不純物濃度は熱処理によって低
下しており、本条件の場合には、おおよそ１桁程不純物
濃度の低減が可能となる。
よる方法で、１×１０19(atomos/cm-3）のボロンを含む
Ｓｉ基板を１１５０℃で１時間熱処理を行った後に、多
結晶シリコン層を６７０℃で１．２μｍ形成した後の、
Ｓｉ基板表面付近の不純物濃度を計算した結果を示す。
図４のグラフにおいて、縦軸はボロン濃度を、横軸はＳ
ｉ基板表面からの深さを表しており、図４から明らかな
ように、Ｓｉ基板表面の不純物濃度は熱処理によって低
下しており、本条件の場合には、おおよそ１桁程不純物
濃度の低減が可能となる。
【００３０】なお、上記実施例において、本発明の特徴
である１１００℃以上かつシリコン基板の溶融温度以下
の熱処理は例えば拡散炉を用いて行い、この場合縦形の
拡散炉でも横型の拡散炉でも実施可能である。
である１１００℃以上かつシリコン基板の溶融温度以下
の熱処理は例えば拡散炉を用いて行い、この場合縦形の
拡散炉でも横型の拡散炉でも実施可能である。
【００３１】
【発明の効果】以上説明したように、本発明による半導
体基板およびその製造方法によれば、裏面側にゲッタリ
ングサイトとなる多結晶シリコン層を有し、表面側にエ
ピタキシャル層を有する高濃度に不純物を含んだ半導体
基板において、前記半導体基板の断面の不純物濃度が裏
面および表面近傍において低濃度であり中央部で高濃度
である半導体基板を提供でき、高温熱処理によるゲッタ
リング能力の低下を防止することができる。そのため、
半導体装置の製造過程において、特に重金属汚染の影響
を軽減させ、歩留りの向上を図ることができる。
体基板およびその製造方法によれば、裏面側にゲッタリ
ングサイトとなる多結晶シリコン層を有し、表面側にエ
ピタキシャル層を有する高濃度に不純物を含んだ半導体
基板において、前記半導体基板の断面の不純物濃度が裏
面および表面近傍において低濃度であり中央部で高濃度
である半導体基板を提供でき、高温熱処理によるゲッタ
リング能力の低下を防止することができる。そのため、
半導体装置の製造過程において、特に重金属汚染の影響
を軽減させ、歩留りの向上を図ることができる。
【図１】（ａ）は本発明による半導体基板、（ｂ）は従
来例による半導体基板の構成および作用を模式的に示し
た図である。
来例による半導体基板の構成および作用を模式的に示し
た図である。
【図２】（ａ）〜（ｊ）は第１の実施例による半導体基
板の製造工程を工程順に示した図である。
板の製造工程を工程順に示した図である。
【図３】（ａ）〜（ｋ）は第２の実施例による半導体基
板の製造工程を工程順に示した図である。
板の製造工程を工程順に示した図である。
【図４】第１の実施例による方法で熱処理を行った後の
Ｓｉ基板表面付近の不純物濃度を計算した結果を示すグ
ラフである。
Ｓｉ基板表面付近の不純物濃度を計算した結果を示すグ
ラフである。
【図５】（ａ）〜（ｉ）は従来例による半導体基板の製
造工程を工程順に示した図である。
造工程を工程順に示した図である。
１ インゴット ２ Ｓｉ基板 ３ 酸化膜 ４ 多結晶シリコン層 ５ ブロッキング酸化膜 ６ エピタキシャルＳｉ層
Claims (2)
- 【請求項１】 裏面側にゲッタリングサイトとなる多結
晶シリコン層を有し、表面側にエピタキシャル層を有す
る高濃度に不純物を含んだ半導体基板において、前記半
導体基板の断面の不純物濃度が裏面および表面近傍にお
いて低濃度であり中央部で高濃度であることを特徴とす
る半導体基板。 - 【請求項２】 裏面側にゲッタリングサイトとなる多結
晶シリコン層を有し、表面側にエピタキシャル層を有す
る高濃度に不純物を含んだ半導体基板の製造方法におい
て、前記多結晶シリコン層および前記エピタキシャル層
を形成する前に、１１００℃以上かつシリコン基板の溶
融温度以下の温度でシリコン基板の熱処理を行い、その
後前記シリコン基板の裏面側に前記多結晶シリコン層を
形成し前記シリコン基板の表面側に前記エピタキシャル
層を形成することを特徴とする半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027607A JPH10223640A (ja) | 1997-02-12 | 1997-02-12 | 半導体基板およびその製造方法 |
| US09/599,193 US6315826B1 (en) | 1997-02-12 | 2000-06-22 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027607A JPH10223640A (ja) | 1997-02-12 | 1997-02-12 | 半導体基板およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041768A Division JP3415545B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223640A true JPH10223640A (ja) | 1998-08-21 |
Family
ID=12225623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9027607A Pending JPH10223640A (ja) | 1997-02-12 | 1997-02-12 | 半導体基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6315826B1 (ja) |
| JP (1) | JPH10223640A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383924B1 (en) | 2000-12-13 | 2002-05-07 | Micron Technology, Inc. | Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials |
| US7142577B2 (en) | 2001-05-16 | 2006-11-28 | Micron Technology, Inc. | Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon |
| US6898362B2 (en) * | 2002-01-17 | 2005-05-24 | Micron Technology Inc. | Three-dimensional photonic crystal waveguide structure and method |
| SG114574A1 (en) * | 2002-09-25 | 2005-09-28 | Siltronic Singapore Pte Ltd | Two layer lto backside seal for a wafer |
| US6987037B2 (en) * | 2003-05-07 | 2006-01-17 | Micron Technology, Inc. | Strained Si/SiGe structures by ion implantation |
| US7501329B2 (en) | 2003-05-21 | 2009-03-10 | Micron Technology, Inc. | Wafer gettering using relaxed silicon germanium epitaxial proximity layers |
| US7273788B2 (en) | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
| US7662701B2 (en) | 2003-05-21 | 2010-02-16 | Micron Technology, Inc. | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers |
| US7008854B2 (en) | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
| US7439158B2 (en) | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
| US6929984B2 (en) * | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
| US7153753B2 (en) | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
| US7250358B2 (en) * | 2004-08-06 | 2007-07-31 | Globitech Incorporated | Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules |
| KR100745399B1 (ko) * | 2006-07-14 | 2007-08-02 | 삼성전자주식회사 | 라디칼 산화 공정을 이용한 반도체 장치의 제조 방법 |
| JPWO2009060914A1 (ja) * | 2007-11-08 | 2011-03-24 | 株式会社Sumco | エピタキシャルウェーハ |
| KR101102771B1 (ko) * | 2008-12-24 | 2012-01-05 | 매그나칩 반도체 유한회사 | 에피텍셜 웨이퍼 및 그 제조방법 |
| JP5795461B2 (ja) * | 2009-08-19 | 2015-10-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| US9230810B2 (en) | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
| KR20130062736A (ko) * | 2011-12-05 | 2013-06-13 | 삼성전자주식회사 | 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법 |
| CN104112653B (zh) * | 2014-07-15 | 2017-04-12 | 北京燕东微电子有限公司 | 一种自补偿背封半导体衬底的制备方法 |
| JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
| US10199216B2 (en) * | 2015-12-24 | 2019-02-05 | Infineon Technologies Austria Ag | Semiconductor wafer and method |
| CN106384710A (zh) * | 2016-09-30 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 防止衬底杂质外扩散的方法 |
| CN106252225A (zh) * | 2016-09-30 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 防止衬底杂质外扩散的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608095A (en) * | 1983-02-14 | 1986-08-26 | Monsanto Company | Gettering |
| US4962051A (en) * | 1988-11-18 | 1990-10-09 | Motorola, Inc. | Method of forming a defect-free semiconductor layer on insulator |
| JPH06204494A (ja) * | 1993-01-07 | 1994-07-22 | Fujitsu Ltd | 絶縁膜の形成方法および半導体素子の製造方法 |
| JP3232168B2 (ja) * | 1993-07-02 | 2001-11-26 | 三菱電機株式会社 | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 |
| JP3524141B2 (ja) * | 1994-03-25 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5806477A (en) * | 1997-03-25 | 1998-09-15 | Chrysler Corporation | Quiet connector between rocker arm and valve stem |
-
1997
- 1997-02-12 JP JP9027607A patent/JPH10223640A/ja active Pending
-
2000
- 2000-06-22 US US09/599,193 patent/US6315826B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6315826B1 (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| JP2726583B2 (ja) | 半導体基板 | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JPS62208638A (ja) | 半導体装置の製造方法 | |
| JP2002353434A (ja) | 固体撮像装置の製造方法 | |
| JP5428216B2 (ja) | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US6114223A (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| KR101028683B1 (ko) | 실리콘 기판과 그 제조 방법 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JP3113156B2 (ja) | 半導体基板の製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| US5141887A (en) | Low voltage, deep junction device and method | |
| JPH08139295A (ja) | Ｓｏｉ基板 | |
| JP3579069B2 (ja) | 半導体装置の製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| US5397903A (en) | Semiconductor substrate for gettering | |
| JP3415545B2 (ja) | 半導体基板の製造方法 | |
| JP2003188176A (ja) | シリコンウェーハおよびシリコンウェーハの製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JP3173106B2 (ja) | エピタキシャルウエハの形成方法 | |
| US6309974B1 (en) | Method for eliminating residual oxygen impurities from silicon wafers pulled from a crucible |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000620 |