JPS63182815A - エピタキシアルウエ−ハの製造方法 - Google Patents

エピタキシアルウエ−ハの製造方法

Info

Publication number
JPS63182815A
JPS63182815A JP1487287A JP1487287A JPS63182815A JP S63182815 A JPS63182815 A JP S63182815A JP 1487287 A JP1487287 A JP 1487287A JP 1487287 A JP1487287 A JP 1487287A JP S63182815 A JPS63182815 A JP S63182815A
Authority
JP
Japan
Prior art keywords
layer
epitaxial
epitaxial layer
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1487287A
Other languages
English (en)
Other versions
JPH0616498B2 (ja
Inventor
Hiromasa Kikuchi
菊池 浩昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1487287A priority Critical patent/JPH0616498B2/ja
Publication of JPS63182815A publication Critical patent/JPS63182815A/ja
Publication of JPH0616498B2 publication Critical patent/JPH0616498B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔従来の技術〕 高濃度の不純物を含む基板上のエピタキシアル層の形成
が、例えばメガビット級の超高周波集積回路用のP/P
+ウェーハあるいはCOD デバイス用のN/N+ウェ
ーハとして、開発されている。この場合P、N+基板は
デバイス特性の観点から極力低抵抗のものを使用する。
通常、0.01Ω信以下になるように、高濃度に不純物
を添加する。エピタキシアル成長前には基板に特別な処
理を施さずにエピタキシアル成長を行なう方法が一般的
である。(例えば” Sem1condutor3i1
icon 1986 ’ 、 H,R,Huff、 T
、Abe & B、Kolbe−sen Eds、、 
The Electrochemical Soc、 
、 Pennig−ton NJ、 (1986)P、
849 )〔発明が解決しようとする問題点〕 従来の方法では、高濃度不純物基板と低濃度エピタキシ
アル層とは、格子の不整合が大きいので、エピタキシア
ル層の境界面にミスフィツト転位などの結晶欠陥が発生
したり、ウェーハの湾曲が生ずる。またミスフィツト転
位によるひずみ場によって、基板の残留重金属のエピタ
キシアル層中ヘゲツタリングがおこり、ウェーハ上に形
成するデバイスの特性を劣化させるという欠点があった
〔問題点を解決するための手段〕
本発明は、上記の問題点を解決するためになされたもの
で、高濃度不純物を含む半導体基板に、低濃度不純物を
含むエピタキシアル層を形成する前に、次に示す前処理
工程をあらかじめなすものである。
(al  半導体基板の表面に酸素濃度低減層を形成す
る工程 (b)  前記酸sS度低減層上に、半導体基板よシ濃
度の低い不純物濃度のエピタキシアル層を成長させる工
程 (el  次に加熱処理により前記エピタキシアル層に
半導体基板内の不純物を拡散させることによりバッファ
層を形成する工程 〔作用〕 バッファ層は、半導体基板からバッファ層の表面にいた
るまで、抵抗値が次第に増加する(不純物濃度が減少す
る)ので、その上にエピタキシアル層を形成したときに
格子不整合が生じない。またバッファ層は、酸素濃度低
減層上に形成するので、酸素析出による誘起&層欠陥が
生じない。上記のことからエピタキシアル層として欠陥
のないものが得られる。
〔実施例〕
以下、図面を参照して本発明の実施例につき説明する。
第1実施例として、抵抗率が0.002Ω備になるよう
に、ボロンを添加した、チヨクラスキー法によるシリコ
ン単結晶ウェーハ上に成長させたP/P  ウェーハの
製造方法を第1図に示す。
先ず第1図(a)に示すように、シリコン基板lを11
500で1時間水素中で熱処理を行ない、表面の酸素を
外方に拡散させ、酸素濃度低減層2を形成する。次に第
1図(blに示すように、酸素濃度低減層2の上に11
00t:’で、ジクロロシラン(S 1Hz(JI* 
)を用い、厚さ25pm、抵抗率0.1Ω備のボロン添
加の第1エピタキシアル層3を気相成長させる。その後
、第1図(C)に示すように、1150CでI分間、水
素中で熱処理を行ない、前記シリコン基板1.酸素濃度
低減層2中のボロンを第1エピタキシアル層3の中へ拡
散させ、バッファ層4を形成する。バッフ7層4の形成
時にボロンと同様に酸素の拡散もおこるが、酸素濃度低
減層2″Ik形成しであるため、酸素の析出による欠陥
発生をおさえることができる。
上記前処理工程を終えた後、第1図(a)に示すように
バッファ層4上に5LHzCQxを用い、厚さ25μm
、抵抗率12備になるようにボロンを添加して第2エピ
タキシアル層5を気相成長させて、ウェーハ形成を終了
する。このようにして形成した第2エピタキシアル層5
は、ミスフィツト転位がなく、また、そのひずみ場によ
る重金属のエピタキシアル層中へのゲッタリングが生じ
ない。
第2図に、上記の方法で製作した、エピタキシアルウェ
ーハの角度研M面の拡がり抵抗測定値(a)を、従来例
(b)とともに示す。図に示すように、深さ2.5μm
からP+シリコン基板までの間で、ボロン濃度が傾斜状
に変化したバッファ層が存在することがわかる。
岸f、笛9宙添硼1シLイに7M“エノ麿か・ソ丁ルウ
エーハの製造方法につき説明する。シリコン基板として
、抵抗率o、oosΩcmのアンチモン添加のウェーハ
を用いる。工程は第1実施例と殆ど同様である。
前記シリコン基板を1150Cで1時間水素中で熱処理
をおこない、表面層の酸素を外方拡散させ、l!I2索
濃度低濃度低減層し、次いで前記酸素濃度低減層上に1
150t:’の温度で5jHtCQ2を用いて厚さ2.
5μmの抵抗率0.1Ω譚になるようにアンチモンを添
加した第1エピタキシアル層ヲ気相成長させる。その後
1150Gで1.5時間、水草中で熱処理をおこない、
バッファ層を形成した。
上記の前処理後に、バッファ層上に1150Cで、5i
HxCffitを成長ガスとして厚さ3μm、抵抗率が
1.5Ω傭になるようにアンチモンを添加した第2エピ
タキシアル層を気相成長させた。その結果第2エピタキ
シアル層中にミスフィツト転位の発生や重金属のゲッタ
リングのないエピタキシアルウェーハを形成することが
できた。
第3図は、第2図と同様の拡がり抵抗値と深さとの関係
を示したもので、上述の方法で形成したエピタキシアル
層の下のn+基板側に第1段目のエピタキシアル成長後
の加熱処理過程で形成てれたアンチモン濃度が傾斜状に
変化したバッファ層が存在することがわかる。
〔発明の効果〕
以上説明したように、本発明は高濃度に不純物を添加し
たシリコン単結晶基板上にエピタキシアル成長をおこな
い、次いでエピタキシアル装置内での熱処理で不純物濃
度がシリコン単結晶基板よりも低減したバッファ層を形
成し、再びエピタキシアル成長をおこなうという一連の
簡単なエピタキシアル成長プロセスによってエピタキシ
アル層と基板との格子不整合によるミスフィツト転位の
発生と、ひずみ場によるエピタキシアル層中への重金属
のゲッタリングを防ぐことができた。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程順の断面図、第2
図、第3図は、エピタキシアルウェーハの表面からの深
さに対応する抵抗値変化を図示したもので、国は本発明
、(b)は従来例の場合である。 1・・・シリコン基板、2・・・酸素濃度低減層、3・
・・第1エピタキシアル層、 4・・・バッファ層、 5・・・第2エピタキシアル層。

Claims (1)

    【特許請求の範囲】
  1.  高濃度不純物を含む半導体基板上に、低濃度不純物を
    含むエピタキシアル層を形成する前処理として、半導体
    基板の表面に酸素濃度低減層を形成する工程と、前記酸
    素濃度低減層上に、半導体基板より濃度の低い不純物濃
    度のエピタキシアル層を成長させる工程と、次に加熱処
    理により前記エピタキシアル層に半導体基板内の不純物
    を拡散させることによりバッファ層を形成する工程とを
    行なうことを特徴とするエピタキシアルウェーハの製造
    方法。
JP1487287A 1987-01-23 1987-01-23 エピタキシアルウエ−ハの製造方法 Expired - Lifetime JPH0616498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1487287A JPH0616498B2 (ja) 1987-01-23 1987-01-23 エピタキシアルウエ−ハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1487287A JPH0616498B2 (ja) 1987-01-23 1987-01-23 エピタキシアルウエ−ハの製造方法

Publications (2)

Publication Number Publication Date
JPS63182815A true JPS63182815A (ja) 1988-07-28
JPH0616498B2 JPH0616498B2 (ja) 1994-03-02

Family

ID=11873107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1487287A Expired - Lifetime JPH0616498B2 (ja) 1987-01-23 1987-01-23 エピタキシアルウエ−ハの製造方法

Country Status (1)

Country Link
JP (1) JPH0616498B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
JP2010205866A (ja) * 2009-03-03 2010-09-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2012064659A (ja) * 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法
JP2012064660A (ja) * 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
JP2010205866A (ja) * 2009-03-03 2010-09-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2012064659A (ja) * 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法
JP2012064660A (ja) * 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0616498B2 (ja) 1994-03-02

Similar Documents

Publication Publication Date Title
US5738942A (en) Semiconductor silicon wafer and process for producing it
JP2908150B2 (ja) Soi基板構造及びその製造方法
JPS6031231A (ja) 半導体基体の製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
US3485684A (en) Dislocation enhancement control of silicon by introduction of large diameter atomic metals
JPH04163920A (ja) Si基板の製造方法
JPS6031232A (ja) 半導体基体の製造方法
JPS63182815A (ja) エピタキシアルウエ−ハの製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
US3810791A (en) Process for the fabrication of semiconductor materials
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JPH0410544A (ja) 半導体装置の製造方法
JP2978318B2 (ja) エピタキシャル層の形成方法
JPH0472718A (ja) エピタキシャル成長方法
JPS62210618A (ja) 半導体素子の製造方法
JPH04168722A (ja) 半導体素子の製造方法
JPS60148127A (ja) 半導体基板の製造方法
JPS6312376B2 (ja)
JPS63192227A (ja) 化合物半導体のエピタキシヤル成長方法
JPH05291134A (ja) エピタキシャル層の形成方法
TW202347430A (zh) 絕緣體上半導體型多層結構之製造方法
JPS61114537A (ja) シリコン半導体基板
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPS6249628A (ja) 半導体装置
JPS62166531A (ja) エピタキシアルウエ−ハの製造方法