TW202347430A - 絕緣體上半導體型多層結構之製造方法 - Google Patents

絕緣體上半導體型多層結構之製造方法 Download PDF

Info

Publication number
TW202347430A
TW202347430A TW112105808A TW112105808A TW202347430A TW 202347430 A TW202347430 A TW 202347430A TW 112105808 A TW112105808 A TW 112105808A TW 112105808 A TW112105808 A TW 112105808A TW 202347430 A TW202347430 A TW 202347430A
Authority
TW
Taiwan
Prior art keywords
oxygen
stage
substrate
support substrate
nitrogen
Prior art date
Application number
TW112105808A
Other languages
English (en)
Other versions
TWI842398B (zh
Inventor
伊莎貝 柏崔德
羅曼 布韋龍
艾門 戈爾貝爾
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202347430A publication Critical patent/TW202347430A/zh
Application granted granted Critical
Publication of TWI842398B publication Critical patent/TWI842398B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係關於一種絕緣體上半導體型結構(1)之製造方法，該方法包括： -組裝支撐基板(2)及用於半導體層(4)之供體基板，該支撐基板(2)展現大於或等於500 Ω.cm之電阻率並含有間隙氮(6)及間隙氧(7)，該支撐基板(2)中之間隙氧(7)之初始濃度係在15與25舊式ppma (old ppma)之間，電絕緣層(3)係位於該支撐基板(2)與該供體基板之間之界面處， -將該半導體層(4)轉移至該支撐基板上， 該方法另外包括適於沉澱一部分氧(7)及一部分氮(6)從而形成沉澱物(8)晶種(9)之成核階段，及適於使該等晶種生長至介於10 nm與50 nm之間之尺寸的穩定階段。

Description

絕緣體上半導體型多層結構之製造方法
本發明係關於一種絕緣體上半導體型多層結構之製造方法。
絕緣體上半導體型結構係多層結構，其包括一般由半導體材料(諸如矽)製成之支撐基板、設置於該支撐基板上之電絕緣層(一般為氧化層諸如氧化矽層)及設置於該絕緣層上之半導體層(一般是矽層)。此等結構稱為「絕緣體上半導體」結構，特別是當半導體材料係矽時為「絕緣體上矽」(SOI)結構。該氧化層係位於該基板與該半導體層之間。該氧化層則稱為「埋入式層」並稱為「BOX」(「埋入式氧化物」)。在本文之續篇中，術語「SOI」將一般用於表示絕緣體上半導體型結構。
此等SOI結構可藉由涉及將供體基板產生之單晶半導體層轉移至支撐基板之正面，而電絕緣層位於經轉移半導體層與支撐基板之間之界面處的方法獲得。
對於高頻範圍內之應用，一個問題在於製造特定SOI結構，其性能品質不受電子從半導體層中或半導體層上形成之傳導通道流向支撐基板所帶來的電損耗的影響。為此，該方法可包括例如使用展現高電阻率之支撐基板及視需要將該支撐基板與富陷阱層組合。
另一問題在於製造能夠承受酷熱處理而不產生滑移線之SOI結構。滑移線由晶體結構發生偏移之斷裂平面組成。在沒有障礙物之情況下，錯位可擴展至板之表面，在此產生原子平面或滑移線之台階。在後續微影術階段期間，此等台階引起(特定言之)微影術圖案之錯位問題(熟悉此項技術者已知之術語「重疊」所指的問題)。為限制此等滑移線之出現，該方法可以支撐基板之方式使用一種基板，其中氧事先以相對高濃度摻入間隙位置。間隙氧阻斷錯位之擴展並出於此原因防止板之表面出現台階。
然而，間隙氧展現產生熱供體之缺點，此可導致支撐基板之電阻率發生變化。間隙氧趨於導致電阻率之值下降。事實上，特別是對於射頻範圍內之應用，必須控制電阻率並使其保持穩定在高值。
為克服此缺點，一種解決方案在於以支撐基板之方式，使用弱富集間隙氧的基板。此等基板之間隙氧之濃度(通常稱為「低Oi」)通常介於6與10舊式ppma之間，單位舊式ppma表示根據前標準化測量規範ASTM79之「百萬分率原子」。對於由此等基板製造之大型電子組件而言，此濃度之間隙氧係一個比較令人滿意之折衷方案，使得在控制該基板之電阻率的同時可限制滑移線之數量。
然而，隨著微型化之趨勢，在小型電子組件中，滑移線(即使非常少量)之發展變得越來越不能容忍。使用弱富集基板可導致間隙氧含量過低，以致無法達到預期性能品質。僅增加基板之間隙氧之含量之解決方案係不令人滿意的，因為過高濃度之Oi不再能夠控制電阻率之值。
另一方面，可設想之一種解決方案在於增加支撐基板之間隙氧之初始濃度，並藉由施加熱處理，使該間隙氧以氧沉澱或已知縮寫詞BMD (塊體微觀缺陷)之缺陷之形式沉澱。
基板之間隙氧之初始濃度通常大於27舊式ppma。使用高富集間隙氧(通常稱為「高Oi」)之基板可獲得每cm 3中約10 10氧沉澱物或缺陷之密度，該等沉澱物之尺寸介於70與120 nm之間。然後氧沉澱物足夠大且數量眾多，以與間隙氧相同之方式阻斷錯位擴展。
然而，此構型無法將支撐基板之電阻率控制並穩定在對於射頻範圍內之應用而言穩定且足夠高的值。此外，若氧沉澱物太多且太大，則其將在材料之核心在局部產生可導致基板整體變形之機械應力。基板變形亦可為微影術圖案對準問題的原因。
本發明之一個目標係設計一種絕緣體上半導體型結構，使得支撐基板對滑移線之後續發展展現良好抗性，同時展現高且可控之電阻率，且不在該支撐基板內產生可導致其整體變形之顯著機械應力。
術語「高電阻率」在本文中應瞭解為大於或等於500 Ω.cm之電阻率。
本發明之另一目標係設計一種絕緣體上半導體型結構，即使對於製造應用於高頻領域之組件(其閘極長度小於65 nm，例如小於或為約22 nm)，該結構在隨後功能化階段亦不產生熟悉此項技術者已知之重疊問題。
為此，本發明提供一種絕緣體上半導體型多層結構之製造方法，該方法包括以下階段： -組裝支撐基板及用於待轉移半導體層之供體基板，該支撐基板展現大於或等於500 Ω.cm之電阻率並含有間隙氮及間隙氧，該支撐基板中之間隙氧之初始濃度係在15舊式ppma與25舊式ppma之間(根據標準ASTM79測量)，電絕緣層係位於該支撐基板與該供體基板之間之界面處， -將該半導體層轉移至該支撐基板上， 該方法另外包括適於以受控方式沉澱至少一部分間隙氧及至少一部分間隙氮從而形成氧及氮沉澱物晶種之成核階段，及適於使該等氧及氮沉澱物晶種生長至介於10 nm與50 nm之間之尺寸的穩定階段。
添加間隙氮有助於抵抗錯位擴展而不降低該支撐基板之電阻率。此外，由於其與氧之親和性，其有助於間隙氧之沉澱。
在「低Oi」與「高Oi」濃度基板之間之受控濃度中間體中添加間隙氧並添加間隙氮可進一步提高對包含對於具有非常小厚度之基板(其中重疊問題變得至關重要)之滑移線後續發展的抗性。
在成核及生長階段期間控制氧及氮沉澱物之尺寸及濃度，亦使得可藉由限制該支撐基板內錯位之擴展來控制對滑移線後續發展之抗性。此外，藉由或多或少地固定間隙氮及間隙氧，該等階段可控制該支撐基板之電阻率，包含用於高頻範圍內之應用之高電阻支撐基板的電阻率。
根據本發明之其他特徵，在技術上可行之情況下單獨或組合取用： -該方法另外包括在組裝階段前在支撐基板上形成富陷阱層，該富陷阱層設置於該支撐基板與該電絕緣層之間， -該富陷阱層之形成包括在該支撐基板上沉積多晶矽層， -該多晶矽層之沉積係在氧及氮沉澱物之穩定階段後進行， -該支撐基板中之間隙氮之初始濃度在10 14原子/cm 3與10 15原子/cm 3之間， -在該穩定階段結束時，該支撐基板包括濃度在10 7cm -3與10 10cm -3之間，優先濃度在10 8cm -3與10 9cm -3之間之氧及氮沉澱物， -該成核階段及該穩定階段各包括熱處理，成核熱處理期間施加之溫度低於穩定熱處理期間施加之溫度且成核熱處理之持續時間短於穩定熱處理之持續時間， -該成核階段包括施加介於650℃與800℃之間之溫度，優先700℃與750℃之間之溫度持續超過一小時之時間段，優先兩小時之時間段， -該穩定階段包括施加大於900℃之溫度，優先950℃之溫度持續超過兩小時之時間段，優先四小時之時間段， -該成核及穩定階段係直接在該組裝階段前依序進行。
本發明亦係關於一種用於微電子、光電子學及/或光學之基板，該基板從其背面至其正面包括支撐基板、電絕緣層及半導體層，其特徵在於該支撐基板由展現大於或等於500 Ω.cm之電阻率並包括展現尺寸在10 nm與50 nm之間，濃度在10 7cm -3與10 10cm -3之間之氧及氮沉澱物的半導體材料製成。
根據本發明之其他特徵，在技術上可行之情況下單獨或組合取用： -該基板另外包括介於支撐基板與電絕緣層之間之富陷阱層， -該支撐基板中之間隙氧之殘留濃度係小於15舊式ppma，優先小於12舊式ppma (根據標準ASTM 79測量)。
本發明之第一標的係絕緣體上半導體型多層結構，其對錯位擴展展現特定抗性且從而最大限度減少後端熱處理期間之滑移線的形成。此外，該多層結構之支撐基板之電阻率在該等熱處理過程期間係穩定的。舉例言之，根據本發明之多層結構可展現小於65 nm，諸如約22 nm之閘極長度，同時當施加約450℃之溫度一小時時，不產生或很少產生滑移線。此外，多層結構之支撐基板可展現介於500 Ohm.cm與5000 Ohm.cm之間之目標電阻率並保持穩定。本發明之標的之絕緣體上半導體型多層結構應用於例如高電阻支撐基板具有特定優勢之射頻領域中。
圖1闡述根據本發明之此多層結構1之實例。該多層結構1從該結構之背面至正面依次包括支撐基板2、電絕緣層3及半導體層4。
該多層結構1之支撐基板2由高電阻半導體材料製成。該支撐基板之電阻率係大於或等於500 ohm.cm。高電阻率賦予該支撐基板限制電損耗及提高該結構之射頻性能品質的能力。
該多層結構1之支撐基板2包括氧及氮沉澱物8，亦稱為縮寫詞BMD (塊體微觀缺陷)。BMD展現阻斷錯位擴展之性質，當該多層結構1進行熱處理時，趨於發生錯位。因此，BMD可防止錯位上升至該多層結構1之表面，在此發生原子平面偏移。此等偏移特別是熟悉此項技術者已知之術語「重疊」所指之對準問題的原因。
該多層結構1之支撐基板2內之該等氧及氮沉澱物8之尺寸係介於10 nm與50 nm之間，優先介於40 nm與50 nm之間。如此選擇之尺寸範圍構成一個有利折衷方案，可極大地限制在表面產生之滑移線之數量而不在材料中產生過高機械應力。此係因為過小氧及氮沉澱物將無法高效阻斷錯位發展。另一方面，過大沉澱物具有將在材料內產生高機械應力，從而使該材料變形的風險。藉由此折衷方案，因此最小化上述重疊現象。
該支撐基板2內之該等氧及氮沉澱物8之濃度係介於每cm 310 7與10 10沉澱物之間，優先介於每cm 310 8與10 9沉澱物之間。若沉澱物之濃度低於每cm 310 7沉澱物，則氧及氮沉澱物之數量不足以高效阻斷錯位擴展。若沉澱物之濃度大於每cm 310 10沉澱物，則在該材料內產生機械應力之風險變得很大。
該等氧及氮沉澱物8之尺寸及密度係藉由雷射散射斷層攝影術(已知縮寫詞LST)測量。
該支撐基板2亦可包括殘留間隙氮6及殘留間隙氧7，即不助於沉澱物8。如BMD一般，該間隙氧7及該間隙氮6阻礙錯位擴展。然而，該間隙氧7可助於產生熱供體，此具有導致電阻率不受控制下降的風險。當該多層結構1進行後端熱處理時，例如當對該結構施加介於375℃與450℃之溫度持續幾分鐘至一或兩小時時，將產生此等供熱體。此類型之熱處理通常在最終退火期間應用於該多層結構，旨在修補在熟悉此項技術者已知為術語「後段製程」之晶片製造之最後階段期間產生的缺陷。在此「鈍化」退火期間，爐內氛圍中存在之氫盡可能擴散至界面以修復側鍵。
為限制產生熱供體現象，該支撐基板2之殘留間隙氧7之濃度係小於15 ppma，優先小於12 ppma。此係因為該支撐基板2內之間隙氧7之濃度越低，該基板2之電阻率在該多層結構1之各種應用中之控制越好。
如上所述，術語舊式ppma表示根據前標準化測量規範ASTM 79之「百萬分率原子」。
間隙氧7之濃度係藉由產生熱供體之模型確定：將450℃之熱處理施加至基板上一小時(熟悉此項技術者已知術語供體產生退火之縮寫詞DGA)，且在DGA熱處理前及後測量該基板之電阻率。模型可將電阻率之兩個測量值之間之差異(與熱供體之產生有關)與殘留間隙氧之濃度聯繫起來。電阻率係藉由SRP(擴展電阻曲線)測量。
視需要地，該結構1亦包括富陷阱層5，優先由多晶矽或多孔矽製成，設置於該支撐基板2與電絕緣層3之間。此富陷阱層可捕獲積聚在該電絕緣層3下之電荷。該富陷阱層5對於該多層結構1之射頻應用特別有利。
該電絕緣層3可為氧化層，例如氧化矽層。可設想其他材料，諸如氮化矽或氧氮化矽。該半導體層4係由半導體材料製成之層，例如單晶矽層。以非限制性方式，該半導體層4可經任何其他材料之活性層，特別是壓電層，諸如例如鉭酸鋰或鈮酸鋰替代。可使用其他材料，諸如氮化鎵、砷化鎵或磷化銦。
製造方法
本發明之第二標的係一種藉由間隙氧及間隙氮之沉澱，以便在上述多層結構之支撐基板內形成氧及氮沉澱物來製造該多層結構的方法。
參考圖2A，最初提供基板2。該基板2係由高電阻半導體材料製成，其最初包括間隙氮6及間隙氧7。例如，該基板2係例如直徑為300 mm之圓形矽板。該基板2可藉由在分子氧及氮之氛圍中拉製半導體材料之鑄錠來製備。間隙氧及氮之含量一般由鑄錠之製造商控制並在基板之技術說明書中註明。
除間隙氧7外，亦添加間隙氮6使得可獲得對錯位擴展有更多抗性之基板。該間隙氮6由於其與氧之親和性有助於氧及氮沉澱物之沉澱。對於該基板2之同一初始濃度之間隙氧7，添加間隙氮6使得可產生密度更大之沉澱物。此外，在間隙氮6之存在下產生之沉澱物較小。該基板2之間隙氮6之含量優先介於10 14原子/cm 3與10 15原子/cm 3之間。
選擇該基板2之間隙氧7之濃度大於描述為「低Oi」之基板之濃度，從而使該氧之沉澱成為可能。然而，選擇該基板2之間隙氧7之濃度低於描述為「高Oi」之基板之濃度，從而在沉澱期間產生比從「高Oi」基板開始之密度更低密度的沉澱物。此外，該等沉澱物之尺寸小於在「高Oi」基板內產生之沉澱物之尺寸。此外，沉澱結束時，殘留間隙氧之濃度低於「高Oi」基板中之濃度。
以此方式獲得之基底展現比「低Oi」基板對錯位擴展更佳的抗性。沉澱物之密度及尺寸產生之機械應力比從「高Oi」基底開始獲得之機械應力少。低濃度殘留間隙氧可限制熱供體之產生且從而更好地控制基板之電阻率。
換言之，該基板2之間隙氧7之濃度介於「低Oi」基板之間隙氧之濃度與「高Oi」基板之間隙氧之濃度之間。該基板2之間隙氧7之濃度優先在15舊式ppma與25舊式ppma之間。
隨後，描述該方法之較佳實施例。參考圖2B至2F，此方法包括至少以下連續階段： -成核階段，從而在該支撐基板2內產生氧及氮沉澱物晶種9 (c)， -穩定階段，從而使該支撐基板2內之氧及氮沉澱物8之晶種生長(d)， -在支撐基板2上形成富陷阱層5之可選階段(e)， -該支撐基板2上待轉移半導體層4之供體基板之設置階段，電絕緣層3係位於介於該支撐基板2與待轉移層4之間之界面處(a)， -半導體層4之轉移階段(b)。
成核階段(c)及穩定階段(d)
在該成核階段(c)期間，該間隙氮6及該間隙氧7在該基板2之材料內擴散。此外，該半導體材料之一些原子間鍵斷裂，而該半導體材料之原子與氮之間、該半導體材料之原子與氧之間及氮與氧之間形成新鍵，從而形成氧及氮沉澱物晶種9並獲得圖2B所示之結構。
在該穩定階段(d)期間，在成核階段(c)產生之氮及氧沉澱物之一些晶種9將以晶粒8之形式生長，其他(最小的)種將溶解。晶粒8之生長將可穩定該等晶粒8，從而其將在隨後處理之作用下特別是在熱處理期間具有較少再溶解傾向。該穩定階段(d)結束時獲得之結構如圖2C所示。
該成核階段(c)及穩定階段(d)各包括熱處理，其參數是固定的，以便在階段(d)結束時，由於濃度為介於「低Oi」與「高Oi」之間之間隙氮6及間隙氧7之存在而獲得尺寸在10 nm與50 nm之間，優先大於40 nm的氧及氮沉澱物8。因此，根據本發明之方法產生比從「高Oi」基板開始獲得之沉澱物更小的沉澱物。如上所述，此尺寸範圍之沉澱物表示一個良好的折衷方案，以便獲得比「低Oi」基板中更好的對錯位擴展的抗性，同時觀察到比「高Oi」基板小之機械應力。
此外，該成核階段(c)及穩定階段(d)之參數優先固定，以便產生密度介於每cm 310 7與10 10沉澱物之間，優先介於每cm 310 8與10 9沉澱物之間之氮及氧沉澱物8，即缺陷密度低於從「高Oi」基板開始獲得之缺陷密度。特別是藉由間隙氮6之存在並藉由該基板2之間隙氧7之初始濃度使獲得在此濃度範圍內之沉澱物成為可能。如上所述，此濃度範圍內之沉澱物表示一個良好的折衷方案，以便在限制應力之同時獲得對錯位擴展之良好抗性。
該成核階段(c)包括例如熱處理，在熱處理期間將介於650℃與800℃之間之溫度，優先介於700℃與750℃之間之溫度施加至該支撐基板2持續超過一小時之時間段，優先兩小時之時間段。
該成核階段期間(c)使用之熱處理之溫度必須嚴格低於1000℃。此係因為溫度大於或等於1000℃將導致間隙氮6從該基板2中過多擴散出來。溫度低於800℃可進一步限制間隙氮6從該基板2中更多擴散出來。
該穩定階段(d)包括例如熱處理，在熱處理期間將大於900℃且嚴格低於1000℃之溫度施加至該支撐基板2持續超過兩小時之時間段，優先四小時之時間段。
在該穩定階段(d)期間使用之熱處理之溫度必須嚴格低於1000℃。此係因為溫度大於或等於1000℃將導致該成核階段(c)期間產生之氧及氮沉澱物晶種9再溶解及該間隙氮6從該基板2中擴散出來，從而將不可能獲得氧及氮沉澱物8。
在該穩定階段(d)期間使用之熱處理之溫度優先大於900℃。因此，該穩定階段(d)使得可在高達約1200℃之溫度下施加超過一小時之熱處理期間獲得穩定沉澱物。該結構後續必須進行之後端過程一般展現較低熱預算，因此沉澱物在此等後續處理中不易消失。
富陷阱層之形成階段(e)
視需要地，參考圖2D，在階段(e)期間，在該支撐基板2上，在該支撐基板2與該電絕緣層3之間形成富陷阱層5。如上所述，富陷阱層在射頻應用中特別有利，因為其可捕獲積聚在該電絕緣層3下之電荷。該富陷阱層可由多晶矽製成。
在該富陷阱層之形成階段(e)，將該支撐基板2置於超過1200℃之溫度不得超過一或兩小時。此係因為，在1200℃以上，該等氧及氮沉澱物8可再溶解，且該間隙氮6從該支撐基材2之材料中擴散出來。
該富陷阱層之形成階段包括例如在存在或不存在晶種之情況下，在根據所使用之技術可介於600℃與1100℃之間之溫度下在支撐基板上的化學氣相沉積(CVD)或磊晶沉積。
視需要地，富陷阱層可在成核熱處理前形成。
此係因為上述成核階段(c)及穩定階段(d)以足夠低的熱預算進行，以避免或至少限制該富陷阱層5之多晶矽再結晶。
較佳地，該富陷阱層5係在成核熱處理(c)後形成的，實際上甚至在穩定熱處理(d)後形成的，以防止此層之結構在此等處理期間改性。
在支撐基板上組裝供體基板之階段(a)及半導體層之轉移階段(b)
進行該支撐基板2上待轉移半導體層4之供體基板的組裝階段(a)，電絕緣層3係位於該支撐基板2與待轉移半導體層4之間之界面處。隨後對待轉移半導體層4進行轉移階段(b)，以獲得圖1所示之多層結構1。
半導體層4之供體基板以板之形式提供，例如具有與該支撐基板2相同尺寸之圓形板。該供體基板包括半導體材料，例如單晶矽。
層轉移可根據例如Smart Cut TM方法進行。在此情況下，階段(a)包括以下子階段： -提供圖2E所示之單晶半導體層4之供體基板， -在該供體基板中形成弱化區，以便定界待轉移半導體層4(圖2E之虛線)， -將該供體基板接合至該支撐基板2，電絕緣層3係位於該支撐基板2與該供體基板之間之界面處，從而獲得圖2F所示之結構。
階段(b)包括在弱化區處分離該供體基板，以便轉移該半導體層4並形成圖1所示之多層結構1。
該弱化區可藉由在該半導體層之供體基板中共注入氦原子及氫原子來產生。或者，該弱化區係藉由單獨植入氫或氦原子產生。
沿弱化區之分離可藉由機械作用、熱能貢獻、視需要組合或任何其他合適方式引發。
Smart Cut TM方法之替代，階段(a)可包括將該待轉移半導體層4之供體基板接合至該支撐基板2，該電絕緣層3係位於界面處，而階段(b)可包括將該供體基板從其與接合至該支撐基板2之面相對之面變薄直到獲得該半導體層4所需的厚度。
該電絕緣層3係例如，氧化層，諸如氧化矽層。該電絕緣氧化層3可在該供體基板與該支撐基板接合前在視需要經該富陷阱層5覆蓋之該供體基板2上或在該半導體層4之該供體基板4上形成。
在支撐基板(a)上組裝供體基板之整個階段及組裝該半導體層4(b)之整個階段中，將該支撐基板2置於超過1200℃之溫度不得超過一小時，以免造成氧及氮沉澱物8之再溶解。
若多層結構包括由多晶材料製成之富陷阱層5，則不得施加超過1100℃之溫度超過兩小時，以免引起該層之再結晶。
根據根據本發明之方法之替代實施例，該成核階段(c)及穩定階段(d)可在視需要經富陷阱層5覆蓋之該支撐基板2上之供體基板2之設置階段(a)後或該半導體層4之轉移階段(b)後進行。根據此等實施例中之各者，各階段(a)、(b)、(c)、(d)及(e)進一步如上所述進行。
但是，該成核階段(c)及該穩定階段(d)前之階段不得包括在約一小時至幾小時之時間段內施加大於或等於1000℃之溫度。此係因為溫度大於或等於1000℃將導致該間隙氮6從該支撐基板中擴散出來，因此可能不形成該等氧及氮沉澱物8。
根據根據本發明之方法之又其他實施例，該成核階段(c)及該穩定階段(d)不為連續的，因此來自階段(a)、(b)及(e)中之至少一個階段可介於該成核階段(c)與該穩定階段(d)之間。根據此等實施例中之各者，各階段(a)、(b)、(c)、(d)及(e)進一步如上所述進行。
當階段(c)及(d)不為連續時，該穩定階段(d)前之階段不得包括在約一小時至幾小時之時間段內施加大於或等於1000℃之溫度，以免造成該間隙氮6從該支撐基板2中擴散出來，並使該成核階段(c)期間產生之氧及氮沉澱物晶種9再溶解。
最後，無論選擇什麼實施例，該穩定階段(d)後之階段不得包括施加大於1200℃之溫度超過一小時，以免造成氧及氮沉澱物8再溶解。
1:多層結構 2:支撐基板 3:電絕緣層 4:半導體層 5:富陷阱層 6:間隙氮 7:間隙氧 8:沉澱物 9:晶種
本發明之其他特徵及優點將從將根據參考附圖之詳細描述中知曉，其中： -圖1表示根據本發明之絕緣體上半導體型多層結構，支撐基板包括氧及氮沉澱物(白色圓圈)、殘留間隙氮(黑叉)及殘留間隙氧(黑點)， [圖2A] [圖2B] [圖2C] [圖2D] [圖2E] [圖2F] -圖2A至2F表示根據本發明之方法之一實施例，其中，始於包括間隙氮及間隙氧之支撐基板(圖2A)，相繼進行用於形成氧及氮沉澱物晶種(灰色圓圈)之成核階段(圖2B)、提供穩定氧及氮沉澱物(白色圓圈)之晶種生長階段(圖2C)、在支撐基板上形成富陷阱層之可選階段(圖2D)、該支撐基板上待轉移(圖2E)半導體層之供體基板之設置階段(圖2F)及半導體層之轉移階段，從而獲得圖1所示之絕緣體上半導體型多層結構。
出於可讀性之原因，圖不一定按比例製作。
2:支撐基板
3:電絕緣層
4:半導體層
5:富陷阱層
6:間隙氮
7:間隙氧
8:沉澱物

Claims (13)

  1. 一種絕緣體上半導體型多層結構(1)之製造方法，該方法包括以下階段： (a)組裝支撐基板(2)及用於待轉移半導體層(4)之供體基板，該支撐基板(2)由展現大於或等於500 Ω.cm之電阻率並含有間隙氮(6)及間隙氧(7)之半導體材料製成，該支撐基板(2)中之間隙氧(7)之初始濃度係在15舊式ppma與25舊式ppma之間(根據標準ASTM79測量)，電絕緣層(3)係位於該支撐基板(2)與該供體基板之間之界面處， (b)將該半導體層(4)轉移至該支撐基板上， 該方法另外包括包含熱處理用於以受控方式沉澱至少一部分間隙氧(7)及至少一部分間隙氮(6)，從而形成氧及氮沉澱物(8)之晶種(9)的成核階段(c)，及包括熱處理用於使該等氧及氮沉澱物晶種生長至介於10 nm與50 nm之間之尺寸的穩定階段(d)。
  2. 如請求項1之方法，其另外包括在組裝階段(a)前在該支撐基板(2)上形成富陷阱層(5)，該富陷阱層(5)係設置於該支撐基板(2)與該電絕緣層(3)之間。
  3. 如請求項2之方法，其中形成該富陷阱層(5)包括在該支撐基板上沉積多晶矽層。
  4. 如請求項3之方法，其中該多晶矽層之沉積係在該氧及氮沉澱物(8)之穩定階段(d)後進行。
  5. 如請求項1至4中任一項之方法，其中該支撐基板(2)中之間隙氮(6)之初始濃度係在10 14原子/cm 3與10 15原子/cm 3之間。
  6. 如請求項1至5中任一項之方法，其中在穩定階段(d)結束時，該支撐基板(2)包括濃度在10 7cm -3與10 10cm -3之間，優先濃度在10 8cm -3與10 9cm -3之間之氧及氮沉澱物(8)。
  7. 如請求項1至6中任一項之方法，其中該成核階段(c)及該穩定階段(d)各包括熱處理，成核熱處理(c)期間施加之溫度係低於穩定熱處理(d)期間施加之溫度且該成核熱處理(c)之持續時間係短於該穩定熱處理(d)之持續時間。
  8. 如請求項1至7中任一項之方法，其中該成核階段(c)包括施加介於650℃與800℃之間之溫度，優先介於700℃與750℃之間之溫度持續超過一小時之時間段，優先兩小時之時間段。
  9. 如請求項1至8中任一項之方法，其中該穩定階段(d)包括施加大於900℃之溫度，優先950℃之溫度持續超過兩小時之時間段，優先四小時之時間段。
  10. 如請求項1至9中任一項之方法，其中該成核階段(c)及該穩定階段(d)係直接在該組裝階段(a)前依序進行。
  11. 一種絕緣體上半導體型多層結構，其從其背面至其正面包括支撐基板(2)、電絕緣層(3)及半導體層(4)，其特徵在於該支撐基板(2)係由展現大於或等於500 Ω.cm之電阻率並包括展現尺寸在10 nm與50 nm之間，濃度在10 7cm -3與10 10cm -3之間之氧及氮沉澱物(8)之半導體材料製成。
  12. 如請求項11之結構，其另外包括介於該支撐基板(2)與該電絕緣層(3)之間之富陷阱層(5)。
  13. 如請求項11及12中任一項之結構，其中該支撐基板(2)中之間隙氧(7)之殘留濃度係小於15舊式ppma，優先小於12舊式ppma (根據標準ASTM 79測量)。
TW112105808A 2022-03-11 2023-02-17 絕緣體上半導體型多層結構之製造方法 TWI842398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2202151 2022-03-11
FR2202151A FR3133481A1 (fr) 2022-03-11 2022-03-11 Procédé de fabrication d’une structure multicouche de type semi-conducteur sur isolant

Publications (2)

Publication Number Publication Date
TW202347430A true TW202347430A (zh) 2023-12-01
TWI842398B TWI842398B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
FR3133481A1 (fr) 2023-09-15
WO2023170370A1 (fr) 2023-09-14

Similar Documents

Publication Publication Date Title
TWI544550B (zh) 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構
US7268060B2 (en) Method for fabricating a substrate with useful layer on high resistivity support
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
US7387947B2 (en) Method for transferring a thin layer including a controlled disturbance of a crystalline structure
JPH11145436A (ja) 張り合わせｓｏｉ基板及びその製造方法
CN1708843B (zh) 在共注入后在中等温度下分离薄膜的方法
US4752590A (en) Method of producing SOI devices
EP1523771B1 (fr) Procede de transfert d'une couche mince electriquement active.
JPH0582525A (ja) Ｓｉｍｏｘ基板及びその製造方法
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
TW202347430A (zh) 絕緣體上半導體型多層結構之製造方法
TWI842398B (zh) 絕緣體上半導體型多層結構之製造方法
US8303745B2 (en) Process for transferring films
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
RU2301476C1 (ru) Способ изготовления гетероструктуры
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法
US20040187769A1 (en) Method of producing SOI wafer
JPH10214843A (ja) 半導体基板の製造方法
JPH05129309A (ja) 張り合わせ基板
JP2023530850A (ja) Ｓｏｉ構造用キャリア基板及び関連付けられた製造方法
JPH04268716A (ja) 半導体装置の製造方法