JPS5939026A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5939026A JPS5939026A JP14882082A JP14882082A JPS5939026A JP S5939026 A JPS5939026 A JP S5939026A JP 14882082 A JP14882082 A JP 14882082A JP 14882082 A JP14882082 A JP 14882082A JP S5939026 A JPS5939026 A JP S5939026A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- wafers
- sources
- diffusion source
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 235000012431 wafers Nutrition 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 230000002265 prevention Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims 1
- 230000003449 preventive effect Effects 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に大電力用
のトランゾスタ、ザイリスタ等の累子においてその拡散
層を形成する方法に関する。
のトランゾスタ、ザイリスタ等の累子においてその拡散
層を形成する方法に関する。
従来、半導体装置の製造工程において、例えば半導体ウ
ェハのＮ型領域にＰ型のベース層を形成するには第１図
に示すような方法が用いられている。同図において、１
はデートで、この設−ト１には被拡散用の複数の半導体
ウェハ２゜２・・・が保持されている。とのカートノは
その下面部において多結晶シリコンからｋ・る支持板３
により保持されている。この支持板３の下部には同じく
多結晶シリコンからなる拡散源保持板４が配置されてお
シ、この拡散源保持板４の下面部に例えばＧａ （ガリ
ウム）のＰ型拡散源５゜５・・・が保持されている。
ェハのＮ型領域にＰ型のベース層を形成するには第１図
に示すような方法が用いられている。同図において、１
はデートで、この設−ト１には被拡散用の複数の半導体
ウェハ２゜２・・・が保持されている。とのカートノは
その下面部において多結晶シリコンからｋ・る支持板３
により保持されている。この支持板３の下部には同じく
多結晶シリコンからなる拡散源保持板４が配置されてお
シ、この拡散源保持板４の下面部に例えばＧａ （ガリ
ウム）のＰ型拡散源５゜５・・・が保持されている。
このような構成において、高温の雰囲気中でＰ型拡散源
５を気化させると、気化したＧａ原子が拡散源保持板４
及び支持板３の周囲から上昇してボート１上の半導体ウ
ェハ２，２・・・内に拡散されるものである。
５を気化させると、気化したＧａ原子が拡散源保持板４
及び支持板３の周囲から上昇してボート１上の半導体ウ
ェハ２，２・・・内に拡散されるものである。
しかしながら、このような従来の拡散法では、支持板３
及び拡散源保持板４はいずれも多結晶シリコンで形成さ
れているため、Ｐ型拡散源５のうち気化されていないＧ
ａが、これら支持板３及び拡散源保持板４を貫通し、半
導体ウェー・２゜２・・・の表面に付着することがある
。特に、深い拡散が要求される大電力用の素子、例えば
サイリスタを形成する場合にこの現象が顕著である。
及び拡散源保持板４はいずれも多結晶シリコンで形成さ
れているため、Ｐ型拡散源５のうち気化されていないＧ
ａが、これら支持板３及び拡散源保持板４を貫通し、半
導体ウェー・２゜２・・・の表面に付着することがある
。特に、深い拡散が要求される大電力用の素子、例えば
サイリスタを形成する場合にこの現象が顕著である。
このような場合、半導体ウェー・２，２・・・の表面に
孔があき、その結果内部の結晶が乱れ、格子欠陥が発生
することになる。このため半導体ウェー・２，２・・・
をそれぞれ製品化した場合、第２図に示すように、サイ
リスタの逆方向特性が著しく劣化する。なお、同図は３
０００ Ａ−４５００Ｖのサイリスタにおける逆方向の
電圧（Ｖ）−電流（’Ｉ）Ｗ性を示すもので、■が正常
時の場合、＠が異常時の場合をそれぞれ示している。
孔があき、その結果内部の結晶が乱れ、格子欠陥が発生
することになる。このため半導体ウェー・２，２・・・
をそれぞれ製品化した場合、第２図に示すように、サイ
リスタの逆方向特性が著しく劣化する。なお、同図は３
０００ Ａ−４５００Ｖのサイリスタにおける逆方向の
電圧（Ｖ）−電流（’Ｉ）Ｗ性を示すもので、■が正常
時の場合、＠が異常時の場合をそれぞれ示している。
このような欠点を解消するためには、支持板３及び拡散
源保持板４を拡散源が貫通することのない単結晶シリコ
＞構成すればよいが、単結晶シリコンは多結晶シリコン
に比べて高価であるので、経済的に好ましくなり０ 〔発明の目的〕 この発明は上記実情に鑑みてなされたもので、その目的
は、拡散中に気化されない拡散源が半導体ウェー・に付
着することを効果的に防止できる経済的な半導体装置の
製造方法を提供することにある。
源保持板４を拡散源が貫通することのない単結晶シリコ
＞構成すればよいが、単結晶シリコンは多結晶シリコン
に比べて高価であるので、経済的に好ましくなり０ 〔発明の目的〕 この発明は上記実情に鑑みてなされたもので、その目的
は、拡散中に気化されない拡散源が半導体ウェー・に付
着することを効果的に防止できる経済的な半導体装置の
製造方法を提供することにある。
この発明は、拡散源を複数の半導体ウェハと同様にボー
ト上に保持し、これら半導体ウェハと拡散源との間に、
当該拡散源の半導体ウェハへの付着を防止するだめの拡
散源付着防止部材を設けるものである。
ト上に保持し、これら半導体ウェハと拡散源との間に、
当該拡散源の半導体ウェハへの付着を防止するだめの拡
散源付着防止部材を設けるものである。
以下、図面を参照してこの発明の一実施例を説明する。
第３図において、１ノはボートであり、この＆−ト１１
上の中央部には被拡散用の複数の半導体ウェー１２．１
２が保持されている。−万、＋ｔ”−ト１１上の両端部
にはそれぞれ０、例えば表面に酸化膜が形成された多結
晶シリコンウニ・・１３．１３が保持されており、これ
ら多結晶シリコンウェー・Ｊ ３． Ｊ 、？それぞれ
の両面には例えば］ｎのＰ型拡散源１４が付着されてい
る。さらに、Ｎ−ト１１上において複数の半導体ウェー
・１２．１２・・と、多結晶シリコンウェー・１３ 、
１．９に付着された拡散源１４との間には、表面に酸化
膜の形成された多結晶シリコンウェー・１５．１５が保
持されでいる。これら酸化膜の形成された多結晶シリコ
ンウニ、−１５。
上の中央部には被拡散用の複数の半導体ウェー１２．１
２が保持されている。−万、＋ｔ”−ト１１上の両端部
にはそれぞれ０、例えば表面に酸化膜が形成された多結
晶シリコンウニ・・１３．１３が保持されており、これ
ら多結晶シリコンウェー・Ｊ ３． Ｊ 、？それぞれ
の両面には例えば］ｎのＰ型拡散源１４が付着されてい
る。さらに、Ｎ−ト１１上において複数の半導体ウェー
・１２．１２・・と、多結晶シリコンウェー・１３ 、
１．９に付着された拡散源１４との間には、表面に酸化
膜の形成された多結晶シリコンウェー・１５．１５が保
持されでいる。これら酸化膜の形成された多結晶シリコ
ンウニ、−１５。
１５は、拡散中に拡散源１４が１［イ接半導体ウェー・
１２．１２・・・に付着することを防止するだめの拡散
源付着防止部材である。また、７２−ト１１はその下面
部において多結晶シリコンからなる支持板１６により支
持されている。
１２．１２・・・に付着することを防止するだめの拡散
源付着防止部材である。また、７２−ト１１はその下面
部において多結晶シリコンからなる支持板１６により支
持されている。
すなわち、上記のような構成で、拡散源１４を気化して
半導体ウェー・１２．１２・・・にそれぞれＰ型の拡散
層を形成するものであるが、拡散中、Ｐ型拡散源１４か
ら飛散した気化されないＧａは、多結晶シリコンウエノ
・１５．１５のＰ型拡散源１４に対向する面に利殖する
。しかして、これら多結晶シリコンウェー、１５．１５
の表面にはそれぞれ酸化膜が形成されているだめ、付着
したＧａは多結晶シリコンウェー・１５．１５の被拡散
用半導体ウェー１２，１２・・・に対向する面側に貫通
することはない。これにより、従来製品の不良品発生率
が１０チであったものが、皆無となった。
半導体ウェー・１２．１２・・・にそれぞれＰ型の拡散
層を形成するものであるが、拡散中、Ｐ型拡散源１４か
ら飛散した気化されないＧａは、多結晶シリコンウエノ
・１５．１５のＰ型拡散源１４に対向する面に利殖する
。しかして、これら多結晶シリコンウェー、１５．１５
の表面にはそれぞれ酸化膜が形成されているだめ、付着
したＧａは多結晶シリコンウェー・１５．１５の被拡散
用半導体ウェー１２，１２・・・に対向する面側に貫通
することはない。これにより、従来製品の不良品発生率
が１０チであったものが、皆無となった。
尚、上記実施例においては、拡散源付着防止部材を多結
晶シリコンウェハの表面に酸化膜を形成したものとした
が、これに限定するものではなく、その他石英、高純度
のアルミナ（Ａｚ２０５）等を用いてもよい。
晶シリコンウェハの表面に酸化膜を形成したものとした
が、これに限定するものではなく、その他石英、高純度
のアルミナ（Ａｚ２０５）等を用いてもよい。
以上のようにこの発明によれば、拡散中に気化されない
拡散源が被拡散用半導体ウェー・に直接付着することを
効果的に防止でき、また拡散源付着防止部材として特に
多結晶シリコンを用いることが可能であるため経済的で
ある。
拡散源が被拡散用半導体ウェー・に直接付着することを
効果的に防止でき、また拡散源付着防止部材として特に
多結晶シリコンを用いることが可能であるため経済的で
ある。
第１図は従来の拡散法を示す構成図、第２ン１は従来の
拡散法により形成したサイリスクの逆方向の電圧−電流
特性図、第３図はこの発明の一実施例に係る拡散法を示
す構成図である。 １％Ｉ・・・ボート、１２・・・半導体ウェー・、１４
・・・拡散源、ノ５・・・多結晶シリコンウェハ（拡散
源付着防止部材）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 −１０００−２０００−３０００−４０００−５０００
’Ｉｈ（Ｖ） 第３図 １ｔ、／
拡散法により形成したサイリスクの逆方向の電圧−電流
特性図、第３図はこの発明の一実施例に係る拡散法を示
す構成図である。 １％Ｉ・・・ボート、１２・・・半導体ウェー・、１４
・・・拡散源、ノ５・・・多結晶シリコンウェハ（拡散
源付着防止部材）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 −１０００−２０００−３０００−４０００−５０００
’Ｉｈ（Ｖ） 第３図 １ｔ、／
Claims (1)
- 【特許請求の範囲】 （１，）ｓｅ−ト上に保持された複数の半導体ウェー・
にそれぞれ拡散層を形成する工程において、前記デート
上に前記半導体ウェハに対向して拡散源を設け、これら
半導体ウェー・と拡散源との間に、当該拡散源の半導体
ウェー・への付着を防止する拡散源付着防止部材を設け
たことを特徴とする半導体装置の製造方法。 （２） 前記拡散源付着防止部材は、表面に酸化膜を
形成した多結晶シリコン基板である特許請求の範囲第１
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882082A JPS5939026A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882082A JPS5939026A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939026A true JPS5939026A (ja) | 1984-03-03 |
| JPH0526327B2 JPH0526327B2 (ja) | 1993-04-15 |
Family
ID=15461446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14882082A Granted JPS5939026A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939026A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124230A (en) * | 1980-03-05 | 1981-09-29 | Nec Corp | Impurity diffusion for semiconductor wafer |
-
1982
- 1982-08-27 JP JP14882082A patent/JPS5939026A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124230A (en) * | 1980-03-05 | 1981-09-29 | Nec Corp | Impurity diffusion for semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0526327B2 (ja) | 1993-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097772B1 (en) | Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material | |
| US4662956A (en) | Method for prevention of autodoping of epitaxial layers | |
| JPH02110968A (ja) | 半導体素子及びその製作方法並びに多層半導体装置 | |
| KR940007977A (ko) | 에피택셜 웨이퍼 및 그 제조방법 | |
| JPH03165577A (ja) | 半導体デバイスとその製造方法 | |
| JPS63108709A (ja) | 半導体装置およびその製造方法 | |
| US3783009A (en) | Method for improving perfection of epitaxially grown germanium films | |
| JPS5939026A (ja) | 半導体装置の製造方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| US3578515A (en) | Process for fabricating planar diodes in semi-insulating substrates | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JP2757364B2 (ja) | 半導体装置 | |
| JP2846986B2 (ja) | 半導体ウェーハの製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6288319A (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS63252420A (ja) | 化合物半導体結晶とその製造方法 | |
| JPH04127437A (ja) | 半導体基板 | |
| JPH04162708A (ja) | 半導体基材およびその製造方法 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH02188965A (ja) | エピタキシャル成長方法 | |
| Liaw et al. | Surface morphology of selective epitaxial silicon | |
| JPS6181679A (ja) | 半導体発光素子の製造方法 | |
| JP2020068241A5 (ja) |