JPH02110968A - 半導体素子及びその製作方法並びに多層半導体装置 - Google Patents

半導体素子及びその製作方法並びに多層半導体装置

Info

Publication number
JPH02110968A
JPH02110968A JP63288694A JP28869488A JPH02110968A JP H02110968 A JPH02110968 A JP H02110968A JP 63288694 A JP63288694 A JP 63288694A JP 28869488 A JP28869488 A JP 28869488A JP H02110968 A JPH02110968 A JP H02110968A
Authority
JP
Japan
Prior art keywords
layer
silicon
diamond
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63288694A
Other languages
English (en)
Inventor
Kramadhati V Ravi
クラマダッティ　ヴェンカタ　ラヴィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystallume
Original Assignee
Crystallume
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystallume filed Critical Crystallume
Publication of JPH02110968A publication Critical patent/JPH02110968A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ダイヤモンド絶縁体の上にシリコンの単結晶
層を具備する半導体素子を製作するための方法、これに
よって製作された半導体素子、及び多層半導体装置に関
する。
〔従来の技術〕
集積回路に有用な部材は絶縁基体上の活性半導体膜であ
る。即ち、これは、非絶縁の活性半導体膜に比べて動作
特性が優れているからである。例えば、従来の非絶縁の
活性半導体膜は、それ自体は絶縁体ではないシリコンで
作られており、集積回路内の相隣るトランジスタ間のシ
リコン基板に沿う電荷キャリヤの輸送の問題であるクコ
ストークという難問題がある。この問題があったので、
絶縁体上のシリコン半導体膜が開発された。これを作る
には、単結晶シリコン膜をサファイヤ、スピネール（ｓ
ｐｉｎａｌｅ）のような絶縁基板上に、及び無定形二酸
化けい素上に形成し、次いで、この多結晶シリコン膜を
再結晶させる。この技術は、Ｓ　ＯＩ　　（ｓｉｌｉｃ
ｏｎ　ｏｎ　１ｎｓｕｌａｔｏｒ−絶縁体上シリコン）
技術と呼ばれ、絶縁体層が、本体シリコン内に電荷キャ
リヤを発生させる可能性のあるイオン化放射に対する遮
蔽体となり、回路素子相互間の寄生電流の流れを導くと
いう他の利点を有す。また、相補形金属酸化物半導体（
ＣＭＯ３）回路にはラフチアツブとして知られている難
問題があり、クロス通信が望ましくないのに回路の種々
の素子が本体のシリコンを通じて互いに干渉する。クロ
ストーク、特にランチアップは、集積回路のための回路
素子の寸法を一層の縮小する場合に直面する問題である
。
〔発明が解決しようとする課題〕
サファイヤ上シリコン、二酸化けい素上シリコン等のよ
うな現在のＳＯＩ技術に付随する問題として次のような
問題がある。サファイヤを絶縁体として使用すると、サ
ファイヤ上に堆積させたエピタキシャル・シリコン膜の
品質が、通例のチョクラルスキ結晶、または単結晶シリ
コン上に堆積させたエピタキシャル膜よりも悪くなる。
極めて薄い（１〜２ミクロン程度）シリコン・エピタキ
シャル膜は、一般に、品質が悪くて欠陥密度が大きく、
そのために、これを用いて作る回路の能力が厳しく制限
される。それで、ｓｏＩ技術の利点を最大限にするため
に高品質の薄いエピタキシャル・シリコン膜を作ること
が要求されているが、許容可能な性能を有する前記のよ
うな薄い膜は、従来、得られていない。
サファイヤ上シリコンの技術は、また、単結晶サファイ
ヤの成長、この単結晶をスライシングしてウェーハにす
ること、このウェーハを研磨すること、及び、ＣＶＤ　
（化学蒸着）によって前記つ工−ハ上にシリコンを堆積
させることという諸技術が必要であるので、極めて費用
がかがる。二酸化けい素絶縁体上にシリコンを成長させ
、次いで熱的アニーリングによってこの多結晶シリコン
膜を再結晶させるということは、理論的には可能である
が、許容可能な品質または製造効率はまだ得られてない
。
従って、従来知られているＳｏｌ技術についての前述の
欠点のために、特にＳｏｌ半導体を製造する際の極めて
高い費用という欠点のために、Ｓｏｌ半導体に対する広
い市場は実現できないでいる。ただ、製造費があまり問
題とならない特殊の軍用のための若干の市場があるのみ
である。
従って、本発明の目的は、絶縁体が合成ダイヤモンドで
ある新規な絶縁体上シリコン技術を提供することにある
。
本発明の他の目的は、比較的低い費用の処理技術を用い
て簡単に作ることのできる新規なダイヤモンド上シリコ
ン形半導体を提供することにある。
サファイヤ絶縁体上シリコンを半導体素子として用いる
ことは実行可能である。即ち、単結晶サファイヤを成長
させ、これをスライシングしてつ工−ハとなし、そして
研磨して本質的に滑らかな面となし、その上に単結晶シ
リコン層を成長させることは可能であるからである。し
かし、合成法によって単結晶ダイヤモンドを作ることは
実行可能ではない。たとえ、合成単結晶ダイヤモンドを
作ることが可能であるとしても、ダイヤモンドとシリコ
ンとの間の格子不整合のために、このようなダイヤモン
ドの面上での高品質の単層シリコンの成長が妨げられる
可能性がある。従って、本発明はまた、合成ダイヤモン
ド絶縁体上に、集積回路のための半導体面として働くの
に適当する品質の単結晶シリコンの層を設けるための新
規な方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明にかかる半導体素子は、ダイヤモンド絶縁体の上
にシリコンの単結晶層を備えている。基礎的素子は次の
諸段階によって形成される。即ち、基体の一つの面内に
、前記基体をエツチングする少なくとも一つのエツチン
グ処理によってはエツチング不可能であるエツチング停
止材料を拡散させ、もって拡散処理済み層を形成する段
階と、前記基体の拡散済み層の上にシリコン層をエピタ
キシャル堆積させる段階と、前記エピタキシャル・シリ
コン層の上にダイヤモンド層を堆積させる段階と、前記
エツチング停止材料をエツチングせず、もってエツチン
グが前記拡散済み層において停止するエツチング処理に
よって前記基体を除去する段階と、半導体素子を形成す
るため、前記拡散済み層を選択的に除去する段階とを行
なう、また、前記シリコン層と接触していない前記ダイ
ヤモンド絶縁体の面の上に支持層を堆積させてもよい。
この基礎的素子を更に処理し、種々の用途のためにダイ
ヤモンド上にシリコンの単層を備えた新規な半導体素子
を提供する。
以下、本発明をその実施例について図面を参照して詳細
に説明する。
〔実施例〕
第１図を参照して説明すると、第１の段階は、基板１０
の一方の面上にエツチング停止層１１を被着させること
である。このようにすると、後述する後の段階において
、前記エツチング停止層において停止するエツチング処
理により、前記基板をエツチング除去することが可能と
なる。前記基板または前記エツチング停止層のいずれも
、本実施例において作られる最終的半導体素子の一部を
構成するものではない。好ましくは、基板１０はシリコ
ン・ウェーハであり、その一方の面は、高濃度のほう素
を該面に拡散させることによって拡散処理済みとなって
エツチング停止層１１を形成する。シリコン面内にほう
素を拡散させるための方法は、例えば、後でアニーリン
グが行なわれるＢ　ｚ　Ｈ２相拡散またはイオン注入と
して知られている。
次に、通例の方法により、前記拡散処理済み層の上にシ
リコン１２をエピタキシャル堆積させる。
シリコンのエピタキシャル堆積のための方法は周知であ
る。エピタキシャル・シリコン層１２の厚さは、好まし
くは、約１〜２ミクロンの範囲内であり、これは半導体
用に有用な厚さである。
その次の段階において、エピタキシャル・シリコン膜即
ち層１２の上にダイヤモンド１３の層を堆積させる。こ
のダイヤモンドの厚さは、最終的構造を自己支持式とす
るか、または、最終的構造を、第１図に示すように、そ
の後に前記ダイヤモンド層の上に堆積させられる基板に
よって支持されるようにするかによって定まる。自己支
持式の場合には、ダイヤモンド層を約０．３８１〜０．
５０８ｆｉ（約１５〜２０ミル）の厚さに堆積させるべ
きである。基板に前記構造を最終的に支持させる場合に
は、ダイヤモンド層を、１〜２ミクロンの範囲内という
ような若干薄い厚さに堆積させてよい。
次いで、もっと厚い多結晶シリコン層１４をダイヤモン
ド層の上に堆積させてもよい。これは、この構造に剛性
を与える。
次に、適当なエツチング処理を用いて基板１０（好まし
くはシリコンである）をエツチング除去する。このエツ
チング処理は、はう素拡散層１１がエツチング停止層と
して働くように選定される。
シリコンをエツチングするために用いられる通例のエツ
チング試薬としては、水酸化カリウム、ふっ化水素酸と
硝酸との混合物、及びエチレンジアミン・ピロカテコー
ル・水の混合物がある。
好ましくはほう素拡散シリコン層であるエツチング停止
層１１を除去することによってエピタキシャル・シリコ
ン膜１２を露出させる。はう素拡散シリコン層１１は、
例えば、イオン・エッチングを行い、または、選択的酸
化を行なって次いで酸化物を除去するという周知の方法
によって除去される。
その結果できた構造は、絶縁性ダイヤモンド１３の上に
薄い高品質の単結晶シリコン１２があるという構造であ
る。前記ダイヤモンドの下層を多結晶シリコンのような
支持構造体１４で支持するのは任意である。
支持体上の薄膜合成ダイヤモンド層１３の上にシリコン
層１２があるという基礎構造体から、種々の半導体素子
を作ることができる。一つの実施例として、この多層構
造体を放射硬化性集積回路の技術に用いる。この集積回
路においては、多重の単結晶シリコン素子を互いに電気
的に絶縁することが必要である。この絶縁は、一般に、
シリコン・ウェーハの領域の回りに背面付合わせダイオ
ードを設け、堀によって取り囲まれた個々のシリコン、
・アイランドを形成することによって提供される。前記
堀内の空気は誘電体として働く。または、多結晶シリコ
ンのような誘電体によって取り巻かれたシリコンの個々
のアイランドを設けるというような方法で各シリコン・
ウェーハを作ると誘電体離隔が得られる。これらの方法
のうち、多結晶シリコンの絶縁耐力は背面付合わせダイ
オードまたは空気に比べて優れているので、誘電体離隔
が好ましい。しかし、従来からなる問題として、誘電体
離隔式ウェーハの製作は複雑であり、従って、従来、こ
れは特殊な用途のみにしか主として用いられていなかっ
た。
それで、本発明の他の実施例においては、合成ダイヤモ
ンドによって離隔させられたシリコン・ウェーハを作る
。この構造の利点は、ダイヤモンドの電気的抵抗率及び
熱伝導率が優れているということである。このような装
置を作る方法を第２図に示す、第２図について説明する
と、例えば第１図に示したようにして作ったままの多層
シリコン・オン・ダイヤモンド部材、即ち、ダイヤモン
ドの上にシリコンが重なっているという多層構造の部材
を作る。この部材は、多結晶シリコン２４のような支持
体に支持された薄い合成ダイヤモンド膜２３の上にシリ
コン層２２を具備する。所定のパターンをシリコン層２
２層内にエツチングし、下に横たわる合成ダイヤモンド
膜２３の未露出区域から底面２６ａ、２６ｂ等が成って
いる溝２５ａ、２５ｂを形成する。ダイヤモンド層２３
までエツチングすることにより、個別のエピタキシャル
・シリコン・ウェーハ２２ａ、２２ｂ、２２ｃ等を形成
する。
次に、エピタキシャル・シリコン・アイランド即ちウェ
ーハ２２ａ、２２ｂ及びの２２ｃ回り及び上に合成ダイ
ヤモンドを堆積させる。これにより、溝２５ａ、２５ｂ
等は非中空のダイヤモンド・チャネル２７ａ、２７ｂ等
となる。そして、シリコン・ウニ　／’％２２ａ、２２
ｂ、２２Ｃ等を薄いダイヤモンド層２７で被覆する。次
いで、通例のホトレジスト２８を層２７上に被着させ、
次いで、溝２５ａ、２５ｂ等の形成に用いたパターンの
陰画を利用することにより、前記ホトレジストを部分的
に除去する。このようにしてホトレジストを除去すると
、ホトレジスト・アイランド２８ａ、２８ｂ等がダイヤ
モンド・チャネル２７ａ、２７ｂ等の上に残り、層２７
の残部は露出する。次いで、層２７の露出区域をプラズ
マ・エツチングしてシリコン・ウェーハ２２ａ、２２ｂ
、２．２Ｃ等の上面を露出させる。最後に、残っている
ホトレジスト・アイランド２８ａ、２８ｂを除去し、ダ
イヤモンド・チャネル２７ａ１２７ｂ等によって分離さ
れた誘電的離隔シリコン・つｚ−ハ２２ａ、２２ｂ、２
２ｃの作成を完了する。前記部材の全ては合成ダイヤモ
ンド膜２３の上を覆っており、前記ダイヤモンド膜は多
結晶シリコン２４のような基板に支持される。
第２図について説明した方法で作った構造の一つに用途
は、バイポーラ・パワー・トランジスタがＭＯ３装置に
隣接して作られている８１Ｍ０３回路を形成することで
ある。このような装置を第３図に示す。図に示す一つの
シリコン・ウェーハ３０はＭＯ３Ｉ−ランジスタ３４を
具備し、他のシリコン・ウェーハ３１はバイポーラ・パ
ワー・トランジスタ３５を具備している。ウェーハ３０
及び３１は、合成ダイヤモンド層３２により、互いに及
び支持体３３から絶縁されている。
本発明の他の実施例においては、シリコン・オン・ダイ
ヤモンド形層を用いてガリウムひ素手導体を含む部材を
形成する。ガリウムひ索部材にある一つの問題として、
装置から発生した熱の消散をどのうようにして行なうか
という問題がある。
本発明においては、合成ダイヤモンドがヒート・シンク
として用いられるという利点があり、また、本発明にお
いては、ダイヤモンドがガリウムひ素ウェーハの一体的
部分を形成しているモノリシック構造を作ることができ
る。
第４図について説明すると、合成ダイヤモンド層４３の
上に薄いシリコン層４２があり、前記ダイヤモンド層が
支持体４４に支持されている構造体を、例えば第１図に
ついて説明した方法に従って作る。第２のダイヤモンド
層４５をシリコン層４２の上に堆積させる。次に、前述
した方法で、ダイヤモンド層４５を所定のパターンに露
光させてエツチングし、シリコン層４２の露出面４２ａ
、４２ｂ、４２ｃ、４２ｄ等によって取り巻かれた合成
ダイヤモンドのアイランド４５ａ、４５ｂ。
４５ｃ、４５ｄ等を作る０次に、前記ダイヤモンドの間
の溝を、ガリウムひ素を成長させるための通例の方法に
より、例えば、液相エピタキシ法、化学蒸着等により、
ガリウムひ素で満たす。でき上がった構造体は、その上
面に、ダイヤモンド絶縁区域、即ちアイランド４５ａ、
４５ｂ、４５Ｃ１４５ｄ等のよって分離されたガリウム
ひ素のウェーハ４６ａ、４６ｂ、４６Ｃ，４６ｄ等を具
備しており、前記絶縁区域及びウェーハは全て下のシリ
コン層４２と接触している。シリコン層４２はダイヤモ
ンド絶縁層４３によって支持体４４から絶縁されている
。ガリウムひ素を取り巻くダイヤモンド４５ａ、４５ｂ
等、及びシリコン層４２の下のダイヤモンド層４３はヒ
ート・シンク及び誘、電体として働く。ガリウムひ素ウ
ェーハ４６ａ、４６ｂ等とダイヤモンド層４３との間の
熱伝達に対する障壁効果を最少限にするため、シリコン
層４２はできるだけ薄く　（１ミクロン未満程度）ある
べきである。
本発明の更に他の実施例においては、シリコン・オン・
ダイヤモンド部材を用い、回路の能動素子が互いに上下
関係に作られている三次元集積回路を作る。本発明の一
つの利点は、より小形の回路を作る際には、より小形の
装置形状のために、より薄い誘電体、より高いドーピン
グ濃度、より浅い接合部及びより高い導電率が必要にな
るという点において発揮される。これらの必要条件は、
材料及び装置の限界のために、達成が益々困難となる。
本発明の一つの有利な特徴は、従来の構造を三次元集積
体に縮小しようとすることから生ずるこれら多数の問題
のうちの多くが、本発明にかかるダイヤモンド絶縁体を
用いて簡単に適合的及び実用的となるということである
。
第５図について説明すると、第１図について説明したと
同じようにして、支持体５４上のダイヤモンド絶縁体５
３上にシリコン層がある構造体を作る。シリコン層５２
の上に第２のダイヤモンド層５５を堆積させる。次に、
パターンを層５５内にエツチングしく図示せず）、シリ
コン層５２の上に一連なりのダイヤモンド・アイランド
５５ａ１５５ｂ、５５ｃ等を形成する。アイランド５５
ａ。
５５ｂ、５５ｃの間の区域を満たし、そして、ウェーハ
即ちアイランド５５　ａ、　５５　ｂ、　５５　ｃの上
に多結晶シリコン５６を堆積させることによって前記ア
イランドを同時に被覆する０次いで、例えば、多結晶シ
リコン５６の表面付近でストリップ・ヒータ６０を横に
動かすことにより、種結晶を用いた横方向液相エピタキ
シャル成長によって前記多結晶シリコンを単結晶に変換
する。次ぎに、アイランド５５　ａ、　５５　ｂ、　５
５　ｃの形成に用いたと同じパターンを用いて単結晶層
５７及びシリコン層５２を通してエツチングし、ダイヤ
モンド絶縁体５５ａ、５５ｂ、５５ｃ及び第２のシリコ
ン層５２の上の単結晶シリコン５７ａ、５７ｂ１５７ｃ
を具備する離隔スタックを形成する。前記スタックは全
て共通ダイヤモンド層５３と接触している。従って、最
終的装置は、三次元集積回路における使用のためのダイ
ヤモンドがはさみ込まれた単結晶の多重層を具備する。
〔発明の効果〕
本発明にかかる半導体素子の用途としては、集積回路内
の半導体素子としての使用があり、絶縁性ダイヤモンド
層が存在しているので、クロストーク及びラッチアップ
の問題が本質的に除去される。また、前記絶縁性ダイヤ
モンド層は、合成法による単結晶ダイヤモンド形成の必
要なしに得られる。即ち、合成法による単結晶ダイヤモ
ンド形成は、現在の最新のダイヤモンド合成法をもって
しても技術的に達成不可能なのである。
【図面の簡単な説明】
第１図は、ダイヤモンド膜上のシリコンの単層を具備す
る半導体素子を作るための本発明の実施例方法における
諸段階を示す縦断面図、第２図は、ダイヤモンド絶縁体
によって分離されたシリコン・ウェーハを具備する半導
体素子を作るための本発明実施例方法における諸段階を
示す縦断面図、第３図は、第２図に示すシリコン・ウェ
ーハを具備する半導体装置の実施例を示す断面図、第４
図は、シリコン及びダイヤモンドの絶縁体によって分離
されたガリウムひ素ウェーハを作るための実施例の諸段
階を示す縦断面図、第５図は、三次元集積回路に適用さ
れるスタック形シリコン半導体を作るための実施例の諸
段階を示す縦断面図である。 １０・・・基板、 １１・・・エツチング停止層、 １２．２２，４２．５２・・・シリコン層、１３．３２
．４３．５３・・・ダイヤモンド層、２２ａ、２２ｂ、
２２ｃ、２２ｄ・−・シリコン・ウェーハ、 ２３　・　・ ２４、３ ２７　ａ。 ３０、３ ４５ａ。 ４６ａ。 ・ダイヤモンド層、 ３．４４．５４・・・支持体、 ２７ｂ・・・ダイヤモンド・チャネル、■・・・シリコ
ン・ウェーハ、 ４５ｂ、４５ｃ、４５ｄ−−・ダイヤ モンド・アイランド、 ４６ｂ、４６ｃ、４６ｄ−−−ウエー ノ１． ５２ａ、５２ｂ、５２ｃ、５２ｄ−−−ダイヤモンド・
アイランド、 ５５ａ、５５ｂ、５５ｃ＝・・ダイヤ−Ｔ−７ド・アイ
ランド、 ５７ａ、５７ｂ、５７ｃ・・・単結晶シリコン。 図面の浄魯（内容に変更なし） 手 続 補 正 書（方式） ％式％ ２、発明の名称 半導体素子及びその製作方法推びに 多層半導体装置 ３、補正をする者 事件との関係 出 願人 名称 （氏名） ク リ ス タ ル ム ４、代 人 東京都千代田区丸の内３丁目３番１号 電話（代）　２１１−８７４１ （５９９５）弁理士　中　村　　　　稔４．　Ａ　７１
１−ノ ５、補正命令の日付 平成１年３月７日 （門谷薔こ支史Ｔ工しＪ

Claims (4)

    【特許請求の範囲】
  1. （１）ダイヤモンド絶縁体上にシリコンの単結晶層を具
    備する半導体素子を製作する方法において、基板の一つ
    の面内に、前記基板をエッチングする少なくとも１つの
    エッチング処理によってはエッチング不可能であるエッ
    チング停止材料を拡散させ、もって拡散処理済み層を形
    成する段階と、 前記基板の前記拡散処理済み層の上にシリコン層をエピ
    タキシャル堆積させる段階と、 前記シリコン層の上にダイヤモンド層を堆積させる段階
    と、 前記エッチング停止材料をエッチングせず、これにより
    エッチングが前記拡散処理済み層において停止するエッ
    チング処理により、前記基体を除去する段階と、 半導体素子を形成するため、前記拡散処理済み層を選択
    的に除去する段階と、を有する半導体素子製作方法。
  2. （２）基板によって支持された半導体材料を備えて成り
    、ダイヤモンド層が前記半導体材料と前記基板との間に
    配置されていることを特徴とする半導体素子。
  3. （３）基板の上にあるダイヤモンド層と、前記ダイヤモ
    ンド層の上に且つこれと接触して配置された複数の別々
    の半導体素子とを備えて成り、前記半導体素子は合成ダ
    イヤモンドで互いに隣接的に絶縁されていることを特徴
    とする多層半導体装置。
  4. （４）基板と、ダイヤモンド層と、シリコン層と、ダイ
    ヤモンド絶縁によって分離された半導体材料のウェーハ
    を具備する層とを順々に備えて成る多層半導体電子装置
    。
JP63288694A 1987-11-16 1988-11-15 半導体素子及びその製作方法並びに多層半導体装置 Pending JPH02110968A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12130887A 1987-11-16 1987-11-16
US121308 1987-11-16

Publications (1)

Publication Number Publication Date
JPH02110968A true JPH02110968A (ja) 1990-04-24

Family

ID=22395836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63288694A Pending JPH02110968A (ja) 1987-11-16 1988-11-15 半導体素子及びその製作方法並びに多層半導体装置

Country Status (5)

Country Link
US (1) US5131963A (ja)
EP (1) EP0317124B1 (ja)
JP (1) JPH02110968A (ja)
AT (1) ATE136158T1 (ja)
DE (1) DE3855154D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076971A (ja) * 1993-01-25 1995-01-10 Ohio Aerospace Inst 合成半導体及び制御されたそのドーピング
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US6461889B1 (en) 1998-08-17 2002-10-08 Nec Corporation Method of fabricating semiconductor device with diamond substrate

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981818A (en) * 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
JP2542447B2 (ja) * 1990-04-13 1996-10-09 三菱電機株式会社 太陽電池およびその製造方法
WO1993001617A1 (en) * 1991-07-08 1993-01-21 Asea Brown Boveri Ab Method for the manufacture of a semiconductor component
US5256581A (en) * 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
JP3255960B2 (ja) * 1991-09-30 2002-02-12 株式会社神戸製鋼所 冷陰極エミッタ素子
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5300188A (en) * 1992-11-13 1994-04-05 Kobe Development Corp. Process for making substantially smooth diamond
JPH08505009A (ja) * 1992-12-18 1996-05-28 ハリス・コーポレーション ダイヤモンド上シリコンの回路構造物及びその製造方法
DE69404347T4 (de) * 1993-02-16 1998-04-09 Sumitomo Electric Industries Polykristallines Substrat aus Diamant sowie Verfahren zur dessen Herstellung
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
FR2708794B1 (fr) * 1993-08-04 1995-09-15 Pouyet Int Module d'interconnexion rapide de deux lignes téléphoniques monopaires.
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
US5514242A (en) * 1993-12-30 1996-05-07 Saint Gobain/Norton Industrial Ceramics Corporation Method of forming a heat-sinked electronic component
US5488350A (en) * 1994-01-07 1996-01-30 Michigan State University Diamond film structures and methods related to same
US5474808A (en) * 1994-01-07 1995-12-12 Michigan State University Method of seeding diamond
JP3353987B2 (ja) * 1994-01-10 2002-12-09 株式会社半導体エネルギー研究所 素子作製方法
US5731046A (en) * 1994-01-18 1998-03-24 Qqc, Inc. Fabrication of diamond and diamond-like carbon coatings
US5554415A (en) * 1994-01-18 1996-09-10 Qqc, Inc. Substrate coating techniques, including fabricating materials on a surface of a substrate
US5620754A (en) * 1994-01-21 1997-04-15 Qqc, Inc. Method of treating and coating substrates
US5507987A (en) * 1994-04-28 1996-04-16 Saint Gobain/Norton Industrial Ceramics Corp. Method of making a free-standing diamond film with reduced bowing
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
DE707741T1 (de) * 1994-05-05 1996-11-28 Siliconix Inc Oberflächenmontage und flip-chip-technologie
DE4426420C1 (de) * 1994-07-26 1996-02-01 Daimler Benz Ag Substrat mit vergrabener Diamantschicht und Verfahren zu dessen Herstellung
DE4427715C1 (de) * 1994-08-05 1996-02-08 Daimler Benz Ag Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
US5767578A (en) * 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
US5620745A (en) * 1995-12-19 1997-04-15 Saint Gobain/Norton Industrial Ceramics Corp. Method for coating a substrate with diamond film
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
US5872415A (en) * 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US6082200A (en) * 1997-09-19 2000-07-04 Board Of Trustees Operating Michigan State University Electronic device and method of use thereof
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
GB2371922B (en) 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
US20060127599A1 (en) * 2002-02-12 2006-06-15 Wojak Gregory J Process and apparatus for preparing a diamond substance
US6936497B2 (en) * 2002-12-24 2005-08-30 Intel Corporation Method of forming electronic dies wherein each die has a layer of solid diamond
US20050017351A1 (en) * 2003-06-30 2005-01-27 Ravi Kramadhati V. Silicon on diamond wafers and devices
US7012011B2 (en) * 2004-06-24 2006-03-14 Intel Corporation Wafer-level diamond spreader
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
JP4641817B2 (ja) * 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7799599B1 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Single crystal silicon carbide layers on diamond and associated methods
US7846767B1 (en) 2007-09-06 2010-12-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US8461532B2 (en) * 2009-11-05 2013-06-11 The Aerospace Corporation Refraction assisted illumination for imaging
US8450688B2 (en) 2009-11-05 2013-05-28 The Aerospace Corporation Refraction assisted illumination for imaging
US8138476B2 (en) * 2009-11-05 2012-03-20 The Aerospace Corporation Refraction assisted illumination for imaging
CN102687268A (zh) * 2010-01-12 2012-09-19 诺瓦特安斯集团有限公司 带有热扩散器的半导体结构及其制造方法
US9711534B2 (en) 2011-10-28 2017-07-18 Hewlett Packard Enterprise Development Lp Devices including a diamond layer
GB201121659D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
US9007454B2 (en) 2012-10-31 2015-04-14 The Aerospace Corporation Optimized illumination for imaging
EP3977507A4 (en) * 2019-05-31 2023-05-31 Texas State University INCORPORATION OF SEMICONDUCTORS ON A POLYCRYSTALLINE DIAMOND SUBSTRATE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066185A (ja) * 1973-10-12 1975-06-04
JPS5839062A (ja) * 1981-09-02 1983-03-07 Toshiba Corp 半導体装置とその製造方法
JPS6126236A (ja) * 1984-07-16 1986-02-05 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JPS61144036A (ja) * 1984-12-18 1986-07-01 Nec Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153389A (en) * 1979-05-18 1980-11-29 Nec Corp Semiconductor laser device
US4447497A (en) * 1982-05-03 1984-05-08 Rockwell International Corporation CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby
JPS60208852A (ja) * 1984-04-03 1985-10-21 Agency Of Ind Science & Technol 半導体立体回路素子
JPS61166041A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 絶縁分離方法
JPH069188B2 (ja) * 1985-04-30 1994-02-02 住友電気工業株式会社 化合物半導体基板
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
US4768011A (en) * 1985-12-24 1988-08-30 Nippon Soken, Inc. Joint structure for diamond body and metallic body
US4939043A (en) * 1987-02-13 1990-07-03 Northrop Corporation Optically transparent electrically conductive semiconductor windows
US4863529A (en) * 1987-03-12 1989-09-05 Sumitomo Electric Industries, Ltd. Thin film single crystal diamond substrate
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US4981818A (en) * 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066185A (ja) * 1973-10-12 1975-06-04
JPS5839062A (ja) * 1981-09-02 1983-03-07 Toshiba Corp 半導体装置とその製造方法
JPS6126236A (ja) * 1984-07-16 1986-02-05 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JPS61144036A (ja) * 1984-12-18 1986-07-01 Nec Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076971A (ja) * 1993-01-25 1995-01-10 Ohio Aerospace Inst 合成半導体及び制御されたそのドーピング
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US6461889B1 (en) 1998-08-17 2002-10-08 Nec Corporation Method of fabricating semiconductor device with diamond substrate

Also Published As

Publication number Publication date
ATE136158T1 (de) 1996-04-15
EP0317124A2 (en) 1989-05-24
DE3855154D1 (de) 1996-05-02
EP0317124A3 (en) 1990-02-14
EP0317124B1 (en) 1996-03-27
US5131963A (en) 1992-07-21

Similar Documents

Publication Publication Date Title
JPH02110968A (ja) 半導体素子及びその製作方法並びに多層半導体装置
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
US8128749B2 (en) Fabrication of SOI with gettering layer
JPS6052037A (ja) 半導体装置の製法
EP0143662B1 (en) Soi type semiconductor device
US3400309A (en) Monolithic silicon device containing dielectrically isolatng film of silicon carbide
EP0182651A2 (en) Semiconductor substrate
JPH01179342A (ja) 複合半導体結晶体
US3393349A (en) Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island
TWI292938B (en) Semiconductor-on-insulator chip and method thereof
US3624467A (en) Monolithic integrated-circuit structure and method of fabrication
TW200527507A (en) Semiconductor member, manufacturing method thereof, and semiconductor device
US3471922A (en) Monolithic integrated circuitry with dielectric isolated functional regions
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
US3834958A (en) Method for isolation of circuit regions in monolithic integrated circuit structure
Schubert et al. A new epitaxy technique for device isolation and advanced device structures
JPS6248040A (ja) 絶縁分離基板及びその製造方法
JPS5911642A (ja) 半導体集積回路装置とその製造法
JPS6196748A (ja) 誘電体分離基板及びその製造方法
JPS61144037A (ja) 半導体装置およびその製造方法
JPS59218748A (ja) 相補形誘電体分離基板の製造方法
JPS61290709A (ja) 半導体装置の製造方法
JPH01259526A (ja) 絶縁膜上単結晶シリコン膜形成方法
JPS63229856A (ja) 半導体装置の製造方法
JPS62139356A (ja) 半導体装置