JP3353987B2 - 素子作製方法 - Google Patents

素子作製方法

Info

Publication number
JP3353987B2
JP3353987B2 JP01220194A JP1220194A JP3353987B2 JP 3353987 B2 JP3353987 B2 JP 3353987B2 JP 01220194 A JP01220194 A JP 01220194A JP 1220194 A JP1220194 A JP 1220194A JP 3353987 B2 JP3353987 B2 JP 3353987B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
diamond thin
diamond
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01220194A
Other languages
English (en)
Other versions
JPH07209032A (ja
Inventor
バイトクス リマンタス
喬 犬島
真也 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP01220194A priority Critical patent/JP3353987B2/ja
Priority to US08/366,573 priority patent/US5622586A/en
Publication of JPH07209032A publication Critical patent/JPH07209032A/ja
Application granted granted Critical
Publication of JP3353987B2 publication Critical patent/JP3353987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/6845—Micromachined devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/919—Delaminating in preparation for post processing recycling step
    • Y10S156/922—Specified electronic component delaminating in preparation for recycling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜材料を用いた素子
（デバイス）の構成、およびその作製方法に関する。例
えば、流体の流量を計測する流体計測センサーの構成お
よびその作製方法に関する。
【０００２】
【従来の技術】流量を計測する装置（一般にフローセン
サーと呼ばれる）として、サーミスタを利用したものが
知られている。これは、流体によって熱量が奪われるこ
とによって、サーミスタ部分の温度が低下することを利
用したものである。一般にサーミスタ部分が流体に接し
ていると、サーミスタ部分から奪われる熱量は、流量
（または流速）に依存する。従って、サーミスタからの
出力と流量とはある相関関係を持つ。このことを利用し
て、サーミスタの出力より、流量を算出することができ
る。
【０００３】流量は流体の断面積と流速との積であり、
例えば、内径ｒの円形パイプ内を流速ｖの流体が流れて
いるとするならば、ｖπｒ2 （単位は例えばリッル／分
となる）が流量になる。従って、流体の断面積が分かっ
ているのならば、流量と流速は同時に求めることができ
る。
【０００４】一般にサーミスタは、大きな負の温度係数
を有する半導体のことをいう。しかし、本来サーミスタ
とは、熱に敏感な抵抗体（Thermally Sensitive Resist
or）のことであり、特に温度係数の正負や材料によって
限定されるものではない。従って、正の温度係数を有す
る白金等の金属をサーミスタと称してもよい。
【０００５】サーミスタのように、温度によって抵抗が
変化する材料を用いた素子を総称して、測温抵抗体や温
度感知素子、さらには感温素子や抵抗温度計という。ま
た、温度によって抵抗が変化する材料のことをサーミス
タ機能を有する材料ということもできる。以下において
は、温度によって抵抗が変化する材料のことを測温抵抗
体という。
【０００６】また流量計測の方法としては、上記のよう
にサーミスタを用いる構成以外に、ジュール熱によって
発熱させた抵抗発熱体を流体に曝し、流量に依存して、
当該抵抗発熱体から熱量が奪われることを利用する方式
もある。この方式では、抵抗発熱体に流れる電流を計測
することによって、流量を算出することができる。
【０００７】また、流体に接した発熱体から熱量を流体
に奪わせ、流体によって運ばれる熱量を別個に設けられ
た測温抵抗体（例えば白金センサー）によって計測し、
流量を算出する方式もある。
【０００８】これら従来より公知の流量センサーは、計
測範囲が１桁〜２桁と小さいという問題がある。
【０００９】〔発明の背景〕本発明者らは、高熱伝導率
を有するダイヤモンド薄膜を用いた流量センサーを作製
し、窒素ガスを用いた流量計測を行った。このダイヤモ
ンド流量センサーは、数μ厚、数ｍｍ角のダイヤモンド
薄膜に白金薄膜よりなる発熱体と測温抵抗体とを設けた
構成を有する。
【００１０】計測に当たっては、ダイヤモンド薄膜を極
力熱的に浮かした状態に保持し、ダイヤモンド薄膜を流
体に接触させ、ダイヤモンド薄膜に対し発熱体よりパル
ス状の加熱を行う。そしてこの際のダイヤモンド薄膜の
温度変化を測温抵抗体で計測する。
【００１１】この際、ダイヤモンド薄膜がパルス状の加
熱によって急速に加熱され、そして冷却される。これに
対応して測温抵抗体からの出力は、急速に変化し、そし
て元の値に戻る。即ち、測温抵抗体からはある応答波形
が出力される。この波形の面積は、正確に流量に対応す
るので、パルス状の加熱を行う毎に測温抵抗体から出力
される応答波形の面積を計算することで、流量計測を行
うことができる。
【００１２】具体的には、４秒毎に０．１８秒のパルス
加熱を行い、その際に応答波形の面積を計算すること
で、４秒毎の流量計測を行うことができる。実際の流量
計測は、数十ｓｃｃｍ〜数十万ｓｃｃｍまでの広い範囲
に渡って流量計測を行うことができた。これは従来より
の流量計測装置、例えばマスフローメータに比較して極
めて高ダイナミックレンジを有するものといえる。
【００１３】上記のような構成は、パルス状の加熱に対
するダイヤモンド薄膜の応答特性より流量を算出するも
のであるといえる。パルス状の加熱に対するダイヤモン
ド薄膜の応答特性は、ダイヤモンド薄膜が周囲から受け
る熱的な影響を反映したものであると理解することがで
きる。
【００１４】上記の流量計測の原理は以下のようにして
理解することができる。流体（フロー）がダイヤモンド
薄膜に接すると、ダイヤモンド薄膜から流体の流量に対
応した所定の熱量が奪われる。言い換えれば、ダイヤモ
ンド薄膜は、流体の流量に対応した熱的な影響を流体よ
り受けることとなる。この熱的な影響は、パルス状の加
熱に際する熱的な応答特性に反映される。この応答特性
は、パルス状の加熱に対するダイヤモンド薄膜の加熱の
され方と冷却のされ方として観察される。
【００１５】この応答特性はダイヤモンド薄膜が周囲か
ら受ける熱的な影響を反映したものであり、またこの熱
的な影響はダイヤモンド薄膜に接して流れる流体の流量
に対応したものであるから、結果として上記応答特性は
ダイヤモンド薄膜に接して流れる流体の流量に対応した
ものとなる。
【００１６】上記の議論は、ダイヤモンド薄膜が受ける
熱的な影響が当該ダイヤモンド薄膜に接して流れる流体
の流量によるものであるとした理想的な仮定を前提とし
た場合のものである。
【００１７】しかしながら、薄膜材料を流体に接しさ
せ、その流量を計測する場合、薄膜材料が受ける熱的な
影響は、 （１）薄膜材料と流体との間に行われる熱的な作用によ
るもの。 （２）薄膜材料から該薄膜材料を保持する基体に流出す
る熱量によるもの。 （３）薄膜材料からリード（配線）を経て流出する熱量
によるもの。 に分けることができる。
【００１８】流量センサーに必要なのは、（１）による
影響のみである。（２）、（３）による影響は極力排除
する必要がある。従って、薄膜材料から、流体以外に熱
量が流出しない構成を実現する必要がある。即ち、当該
薄膜材料を熱的に絶縁して保持し、当該薄膜材料が受け
る熱的な影響を主に当該薄膜に接して流れる流体による
ものとすることが重要となる。
【００１９】また薄膜材料としては、ダイヤモンド薄膜
を用いることが極めて有用であるが、ダイヤモンド薄膜
を所定の素子形状に加工することは困難である。例えば
厚さ５μｍ以下のダイヤモンド薄膜は、ピンセットで摘
むことも困難である。
【００２０】薄膜ダイヤモンドを加工する方法として、
レーザー光の照射による方法が知られている。例えば
「NEW DAIMOND,Vol6 No2 p36」、「精密工学会誌 56/1
2/1990」にＹＡＧレーザー光によるＣＶＤダイヤモンド
薄膜の切断について報告されている。
【００２１】しかしながら気相法によりダイヤモンド薄
膜をシリコンウエハー上に形成し、しかる後にＹＡＧレ
ーザー光の照射による加工した場合、ダイヤモンド薄膜
が剥離したり割れたりしてしまうという問題がある。こ
れは、シリコンウエハーとダイヤモンド薄膜との間にお
いて応力が働くためである。
【００２２】またダイヤモンド薄膜を利用した素子を作
製せんとする場合、ダイヤモンド薄膜表面に電子装置や
回路を形成する必要があるが、機械的に不安定な状態に
あるダイヤモンド薄膜に対してその表面に電子装置や回
路を形成することは困難である。即ち、シリコンウエハ
ー上に形成されたダイヤモンド薄膜の表面に電子装置や
回路を形成することは困難である。
【００２３】この問題は、シリコンウエハー以外の種類
の基板やダイヤモンド薄膜の作製条件を選択することに
より、改善することは可能であるが、基本的には解決す
ることができない。またダイヤモンド薄膜の厚さを１０
０μｍ以上の厚さとし、膜単体の強度を高くすることも
考えられるが、膜厚を厚くすることはコスト的に好まし
くない。
【００２４】〔発明が解決しようとする課題〕本発明
は、その強度が問題となる薄膜材料を用いた素子および
その作製方法を提供することを目的とする。特に薄膜材
料としてダイヤモンド薄膜を用いた素子の構成およびそ
の作製方法を提供することを目的とする。
【００２５】〔課題を解決するための手段〕本発明の主
要な発明は、第１の基体上に薄膜を形成する工程と、前
記薄膜上に第２の基体を接着する工程と、前記第１の基
体を除去する工程と、露呈した前記薄膜の表面に電子装
置を形成する工程と、前記薄膜を所定の形状に切断する
工程と、前記第２の基体を所定の形状に切断する工程
と、を有することを特徴とする。
【００２６】上記構成において、第１の基体としては、
例えばシリコンウエハーを挙げることができる。この第
１の基体は、薄膜が形成される被形成材料となる。薄膜
としては、ダイヤモンド薄膜を挙げることができる。
【００２７】ダイヤモンド薄膜はその膜厚方向であれ
ば、１０００Ｗｍ-1Ｋ-1（３００Ｋ）以上の熱伝導率を
期待することができ、熱的な影響を計測する素子（例え
ば流量計測センサー）に利用するには最適な材料であ
る。熱的な影響を計測する素子において、ダイヤモンド
以外の材料を用いる場合は、その熱伝導率がなるべく高
いのを用いる必要がある。例えば、炭化珪素、窒化ホウ
素、窒化アルミ、珪素等を利用することができる。この
薄膜材料としては、単結晶珪素（１４８Ｗｍ-1ｋ-1（３
００Ｋ））以上の熱伝導率を有する材料を用いること
が、高速動作を行なう観点からは好ましい。一方、高速
応答が必要とされないなら、熱伝導率の低いセラミック
ス材料や酸化物、さらには窒化物をこの薄膜材料として
用いてもよい。
【００２８】薄膜の形成方法としては、ＣＶＤ法（気相
法）による方法を挙げることができる。薄膜としてダイ
ヤモンド薄膜を用いる場合、その成膜速度が遅いので、
その厚さを厚くすることは不利である。機械的な強度や
熱容量を考慮した場合、５μｍ程度の厚さが確保できれ
ばよい。機械的な強度が確保できるならば、１μｍ程度
の薄さとしてもよい。もちろんコストを問題としなけれ
ば、その膜厚を１０μｍ以上の厚さとしてもよい。
【００２９】第２の基体は、薄膜の加工工程において、
薄膜を仮に保持する基体として機能する。この薄膜を第
２の基体に接着するのは、後に薄膜と第２の基体とを分
離する必要があるからである。またこのようにすると、
薄膜と第２の基体との間に応力が働かない構成とするこ
とができる。この第２の基体上において少なくとも１つ
のユニットを形成することができる。
【００３０】本発明の主要な他の構成は、第１の基体上
に薄膜を形成する工程と、前記薄膜上に第２の基体を接
着する工程と、前記第１の基体を除去する工程と、露呈
した前記薄膜の表面に回路を形成する工程と、前記第２
の基体と該基体上の薄膜とを所定の形状に切断し、前記
第２の基板上に少なくとも１つのユニットを形成する工
程と、第３の基体に前記ユニットを保持させる工程と、
前記第２の基体を除去する工程と、により前記第３の基
体に保持された少なくとも１つのユニットを形成するこ
とを特徴とする。
【００３１】上記構成において、第１の基体と第２の基
体とについては前述の通りである。この構成を用いて流
量計測センサーを作製する場合には、第３の基体とし
て、熱伝導率の低い熱的に絶縁物と見なせる材料を用い
ることが重要である。この第３の基体は実際に薄膜材料
を保持するためのものである。熱的な影響を計測するセ
ンサーを構成する場合いには、この第３の基体の熱伝導
率をＫ2 、薄膜材料の熱伝導率をＫ1 として、少なくと
もＫ2 ≧１００Ｋ1 であることが必要である。また薄膜
材料が受ける熱的な影響をさらに正確に評価するために
は、Ｋ2 ≧１０００Ｋ1 であることが必要とされる。
【００３２】例えば薄膜として熱伝導率が１０００Ｗｍ
-1／Ｋ（３００Ｋ）近くあるいはそれ以上であるダイヤ
モンド薄膜を用い、第３の基体として熱伝導率が１Ｗｍ
-1／Ｋ（３００Ｋ）以下であるテフロンを用い、当該ダ
イヤモンド薄膜に接して流れる流体の流量を計測する場
合、極めて高精度に３桁以上のダイナミックレンジで窒
素流量の計測が行なえることが確認されている。このよ
うな特性は、基体の熱伝導率がダイヤモンド薄膜の熱伝
導率に比較して１／１０００以下であり、ダイヤモンド
薄膜が流体から受ける熱的な影響を正確に評価できるた
めであると考えられる。テフロン以外の材料としては、
ポリカーボネイトやアクリルさらには各種セラミックス
や各主プスチック材料や樹脂材料を用いることができ
る。何れの場合に、固い、熱に強い、その熱伝導率が小
さい、といった条件を満たす材料を用いることが好まし
い。
【００３３】また本発明の他の主要な構成は、発熱体と
測温抵抗体とがその表面に設けられた薄膜と、電極およ
び配線とが設けられた熱の絶縁物からなる基体と、を有
し、前記発熱体と前記測温抵抗体とは前記基体に設けら
れた電極に導電性の接着剤でもって接続されており、前
記接続部分によって前記薄膜が基体に保持されている構
成を基本的な特徴とする。
【００３４】上記構成は、薄膜材料が周囲から受ける熱
的な影響を評価する素子、例えば流量計測装置に関する
構成に関するものである。上記構成において、基体は薄
膜材料に対して熱的な絶縁物と見なせる低熱伝導率を有
する材料であることが必要とされる。この薄膜材料が周
囲から受ける熱的な影響を評価する素子の場合、基体の
熱伝導率Ｋ2 は薄膜材料の熱伝導率Ｋ1 に比較してＫ1
≧１００Ｋ2 、さらに好ましくはＫ1 ≧１０００Ｋ2 の
関係を満たすことが必要とされる。即ち、基体は薄膜材
料に比較して熱的に絶縁物と見なせることが必要とされ
る。
【００３５】ここで基体の材料となる熱の絶縁物として
は、テフロン等の樹脂材料を用いることが好ましい。ま
た薄膜材料としては、ダイヤモンドに代表される高熱伝
導率を有する材料を用いることが好ましい。
【００３６】また上記構成においては、薄膜と基体と
は、基体表面の電極と薄膜の表面に設けられた発熱体や
測温抵抗体（あるいはその電極）とが接触している構成
を特徴としている。薄膜は熱的な影響を計測するための
ものであり、基体との熱的な影響は極力小さくしなけれ
ばならない。従って上記構成のように、薄膜と基体との
接触点を極力少なくする構成は重要である。
【００３７】
【実施例】以下の実施例においては、デバイスとして流
量計測センサーの例を、またそのデバイスを構成する薄
膜材料としてダイヤモンド薄膜を用いた例を示すが、ダ
イヤモンド薄膜を用いた他の形式のデバイス作製におい
ても本発明は有効である。またダイヤモンド薄膜以外の
薄膜材料を用いる場合においても有効である。
【００３８】「実施例１」本実施例においては、ダイヤ
モンド薄膜を用いた流量センサーを量産するための作製
方法の一例を示す。
【００３９】図１に本実施例における作製工程を示す。
まず、図１（Ａ）において、酸化珪素膜１０３が形成さ
れたシリコン基板１０２上にダイヤモンド薄膜１０１を
有磁場マイクロ波プラズマＣＶＤ法によって形成する。
成膜条件は以下の通りである。
【００４０】基板温度 ８００℃ 反応圧力 ０．２５Ｔｏｒｒ マイクロ波電力 ４ＫＷ 反応ガス ＣＨ3 ＯＨ：Ｈ2 ＝１：４ 成膜時間 １０時間 膜厚 ５μｍ
【００４１】プラズマＣＶＤ法で形成されたダイヤモン
ド薄膜１０１の表面は凹凸形状を有している。これは、
被形成面との界面から柱状に結晶成長が行なわれるため
と考えられる。
【００４２】上記の成膜条件は、以下の実施例において
共通なものである。また、成膜方法としては、上記の方
法以外の気相合成法を採用することもできる。また、シ
リコン基板１０２は、酸化珪素被膜１０３を形成してい
ないものであってもよい。また基板として酸化珪素基板
や他の種類のものを用いてもよい。
【００４３】次に図１（Ｂ）に示すようにダイヤモンド
薄膜１０１上にパラフィン１０４を約１ｃｍの厚さに塗
布する。パラフィン以外の材料としては、エボキシ樹
脂、銀ロウやハンダのような低融点金属を用いることが
できる。
【００４４】次にシリコン基板１０２をＨＦとＨＮＯ3
の溶液によりエッチングして除去する。こうして、図１
（Ｃ）（図１（Ｂ）と上下が反転している）に示すよう
に、パラフィン１０４の上にダイヤモンド薄膜１０１が
存在する状態を得る。この状態においては、パラフィン
１０４がダイヤモンド薄膜１０１を保持する基体として
機能している。なおこの状態において、中性洗剤あるい
はアルカリ洗剤による超音波洗を行い、ダイヤモンド薄
膜の表面をクリーニングする。
【００４５】この工程において、パラフィン１０４がシ
リコン基板１０２の除去と同時に除去されないようなエ
ッチャントを選択する必要がある。即ち、シリコン基板
１０２のみが除去されるエッチャントを用いる必要があ
る。
【００４６】図１（Ｃ）に示す状態において、ダイヤモ
ンド薄膜の平滑な面が露呈する。
【００４７】次にダイヤモンド薄膜１０１上にサーミス
タおよびヒータとなる白金（Ｐｔ）の薄膜１０５を、マ
スクによる選択コーティングによって約２０００Åの厚
さに形成する。この工程は、スパッタリング法によって
行なう。こうして図１（Ｄ）に示す状態を得る。
【００４８】次にリードフレームを形成するＰＣボード
を接着するための接着剤１０６を印刷法により塗布す
る。（図１（Ｅ））
【００４９】この接着剤１０６を用いて、リードフレー
ムとなる電極１０７が形成されたテフロンボード１０８
を接着する。（図１（Ｆ））
【００５０】このテフロンボード１０８はその厚さが約
１００μｍ厚であり、白金薄膜１０５を囲うように格子
状の形状を有している。そしてその上にはリードフレー
ムとなる電極１０７が形成されている。この電極１０７
はステンレス膜で形成されている。なお、テフロンボー
ドのみを先にダイヤモンド薄膜１０１上に形成し、その
後電極１０７を形成してもよい。
【００５１】このテフロンボード１０８は、ダイヤモン
ド薄膜１０１と電極１０７との間の熱的な絶縁を行うた
めに必要とされる。従って、ここには十分に熱抵抗が大
きい材料を用いる必要がある。テフロンボード以外の材
料としては、エポキシ材料等の樹脂材料を用いることが
できる。
【００５２】次に直径１０μｍの金線により白金薄膜１
０５と電極１０７とにワイヤボンディング１０９を行
い、図１（Ｇ）に示す状態を得る。ワイヤボンディング
１０９を行うためのワイヤとしては、なるべく細いもの
を用い、白金薄膜１０５から熱が伝導しにくくする必要
がある。
【００５３】この時点で、ダイヤモンド薄膜１０１の表
面に流量センサーのユニットが複数形成された状態を得
る。図１（Ｇ）に示す状態をダイヤモンド薄膜上面から
みた図を図２に示す。なお符号は図１と同じである。図
１（Ｇ）は、図２のＡ−Ａ’で切断される断面を示して
いる。図２に示されるように、図１（Ｇ）に示す状態に
おいて、ダイヤモンド薄膜１０１を用いてユニットが複
数（図２において点線で区切られた４つ）構成されてい
る。１ユニット内において２つある白金薄膜１０５の一
方はヒーター、一方はサーミスタ（測温抵抗体）として
動作する。
【００５４】図１（Ｇ）に示す状態を得た後、図１
（Ｈ）に示すように、ＹＡＧレーザーの照射による切断
工程によって、流量センサーをユニット毎に切り離す。
（図１（Ｉ））
【００５５】次にパラフィン１０４を剥離し、図１
（Ｊ）の如く、ダイヤモンド薄膜を用いた１つの流量セ
ンサーユニットが得られる。このパラフィン１０４の剥
離は、溶剤を用いて容易に行うことができる。このセン
サーユニットは、必要とされる回路がその表面に形成さ
れたダイヤモンド薄膜１０１をテフロンの基体１０８で
もって保持した構成を有している。
【００５６】〔実施例２〕本実施例は、実施例１で作製
した流量センサーユニットを保持基体に保持させ、この
保持基体を流量を測定する気体や液体等の流体が流れる
パイプ（管）やダクトに設置する構成について説明す
る。なお図３に示されている図１や図２と同じ符号は図
１や図２で示されるのと同じ箇所を示す。
【００５７】一つのセンサーユニットの保持の形態を図
３に示す。図３（Ａ）〜（Ｃ）は、図１（Ｊ）に示す流
量センサーユニットを保持基体に設置した状態を示す。
図において、２０１はテフロンで構成された保持基体で
あり、この基体２０１がパイプやダクトに嵌め込まれた
り、その内部に配置されることになる。
【００５８】基体２０１上には電極２０２が設けられて
おり、センサーからの配線が２０３で示されるワイヤボ
ンディングによって行なわれる。電極２０２からは周辺
回路へとさらに配線が接続される。また流体の流れは２
００で示されるようにダイヤモンド薄膜１０１の凹凸を
有した面、即ち回路が形成されていない面側を流れるこ
とになる。
【００５９】ここで、基体２０１をテフロンで構成する
のは、ダイヤモンド薄膜１０１からの熱量の流出を極力
抑えるためである。従って、基体２０１をテフロン以外
の材料で構成しようとする場合には、極力熱伝導率の小
さい材料を用いる必要がある。
【００６０】以下に図３（Ａ）〜（Ｃ）に示す実施態様
について説明する。まず（Ａ）は、基体２０１の外側に
流量センサーユニットを設置した例である。この場合、
ダイヤモンド薄膜１０１と基体２０１との接触面積は極
力小さくする必要がある。これは、ダイヤモンド薄膜１
０１から基体２０１への熱の流出、言い換えるならばダ
イヤモンド薄膜１０１と基体２０１との熱的な相互作用
を極力小さくする必要があるためでる。こうすることに
よって、ダイヤモンド薄膜が流体の流れ２００から受け
る熱的な影響を正確に評価することができる。本実施例
においては、ダイヤモンド薄膜１０１と基体２０１とは
樹脂系の接着剤によって接着される。
【００６１】図３（Ａ）に示す構成は、作製が容易に行
なえるという有用性がある。しかし、センサーが凹部の
窪んだ底の部分に設けられることになるため、センサー
ユニットを構成するダイヤモンド薄膜１０１の表面に接
する流体の流れ２００が変化しやすく、精密な測定には
向かないという不利な点がある。
【００６２】図３（Ｂ）に示す構成は、基体２０１とダ
イヤモンド薄膜１０１とがほぼ同一平面を形成する構成
とした例である。この場合、流体の流れを乱す要因が無
いので、精密な流量計測を行うことができる。しかし、
センサーユニットを基体２０１に嵌め込む必要があるの
で、正確な寸法合わせが要求されるという問題がある。
【００６３】図３（Ｃ）の構成は、基体２０１の流体に
接する面にセンサーユニットを張りつけた例である。こ
の構成は、精密な測定が可能で、また設置も容易であ
る。
【００６４】図３（Ｂ）および（Ｃ）では、ワイヤボン
ディングにより電極１０７と電極２０２とを接続してい
るが、図４（Ａ）、（Ｂ）の点線４００で示すように基
体２０１の中に配線を形成してもよい。
【００６５】例えば図４（Ａ）に示す構成を立体的に見
ると、図５に示すような構成となる。なお図５において
は、電極２０２を設けずに直接配線５００を引き出す構
成が示されている。
【００６６】〔実施例３〕本実施例は、ワイヤボンディ
ングを行わずに流量センサーを作製する例である。まず
図６（Ａ）に示すように、シリコン基板６０１上に５μ
ｍ厚のダイヤモンド薄膜を実施例１で示した有磁場マイ
クロ波プラズマＣＶＤ法で形成する。
【００６７】次に仮止め接着剤によって０．５μｍ厚の
ガラス基板６０３を張り合わせる。この接着剤は、加熱
や溶剤によって除去できるタイプを用いる。（図６
（Ｂ））ここでは、仮止め接着剤としてアレムコの仮止
め接着剤（クリスタルボンド５０９）を用いた。この接
着剤は、アセトンに溶解するので、仮止め接着の後に容
易に取り除くことができる。その他、接着後に加熱によ
り溶解するタイプのものやメタノール等に溶解するタイ
プのものを用いることができる。
【００６８】ガラス基板は後の工程において、２ｍｍ角
に切断する必要があるので、６０で示されるように予め
スクライブ（罫書）し、２ｍｍ各の格子状に溝を形成し
ておく。
【００６９】ガラス基板を用いるのは以下の条件を満た
すからである。 （１）後の工程において、シリコン基板６０１をフッ硝
酸により除去する必要があるが、この際に６０３で示さ
れる基板が残存する必要がる。そのため、耐フッ酸性を
有した材料が必要とされる。 （２）基板６０３は、ダイヤモンド薄膜を仮に保持する
基体として用いられる。そのため、機械的強度が必要と
される。 もちろん、上記（１）、（２）の条件を満たすならばガ
ラス基板以外の材料を用いてもよい。
【００７０】次に、シリコン基板６０１をフッ硝酸によ
って除去することにより、図６（Ｃ）に示す状態を得
る。図６（Ｃ）は、図６（Ａ）、（Ｂ）とは上下が逆に
なった状態を示している。
【００７１】そして、所定のパターンを有したマスクを
配置してスパッタリングを行い、白金で構成される回路
を形成する。その結果、図７に示すような回路パターン
がダイヤモンド薄膜６０２上に形成される。
【００７２】この回路パターンは、７１で示す２ｍｍ角
の中に一対の電極６０５を結ぶ白金パターン６００と、
一対の電極６０６を結ぶ白金パターン６０４とで構成さ
れている。ここで、電極６０５と６０６とは白金で構成
されている。電極６０５、６０６は２００μｍ角を大き
さを有する。この２ｍｍ各のダイヤモンド薄膜が１つの
流量センサーユニットとなる。
【００７３】図７において、６００が発熱体であり、６
０４がサーミスタとして機能する測温抵抗体である。両
者は、その抵抗値を制御することで必要とする機能が与
えられる。抵抗値の制御は、その面積を制御することで
行われる。また抵抗値の制御は、白金薄膜の厚さを変え
ることでも制御することができる。
【００７４】回路パターンの形成の後、図６（Ｃ）の６
２で示すレーザー光の照射による切断を行う。この工程
で、ダイヤモンド薄膜６０２を２ｍｍ角の形状にカット
する。この工程は、ＹＡＧレーザーを用いて行う。ＹＡ
Ｇレーザーはガラス基板を透過するので、ダイヤモンド
薄膜６０２、ダイヤモンド薄膜６０２とガラス基板６０
３とを接着している仮止め接着剤、さらにはダイヤモン
ド薄膜６０２上に形成された回路パターンが同時に切断
される。この工程で発熱体６００と測温抵抗体６０４、
さらにはそれらの電極がその表面に形成された２ｍｍ角
のダイヤモンド薄膜が得られる。この段階で、同一ガラ
ス基板上に２ｍｍ各に分離された複数のダイヤモンド薄
膜が仮止め接着剤によって接着されている状態を得る。
【００７５】上記工程において、予めガラス基板６０３
に対して行ったスクライブライン６０とレーザー光６０
０による切断部分６１とが一致するようにしなければな
らない。
【００７６】なお、ダイヤモンド薄膜６０２が波長約１
μｍのＹＡＧレーザーで切断できるのは、ダイヤモンド
薄膜６０２が多結晶膜であり、粒界中の不純物が１μｍ
の光を吸収して発熱するためである。またＹＡＧレーザ
ー以外のレーザー光を用いるのでもよい。
【００７７】ＹＡＧレーザーの照射による分離工程が終
了した後、ガラス基板６０３をダイヤモンド薄膜の切断
されたパターンに沿って機械的に切断する。こうして図
７の７３で示される状態を得る。即ち、０．５ｍｍ厚で
２ｍｍ角のガラス基板上に１つのセンサーユニットであ
る５μｍ厚でその表面に６００で示される発熱体と６０
４で示される測温抵抗体とそれらの電極とを有したダイ
ヤモンド薄膜が仮止め接着剤で接着されている状態が得
られる。
【００７８】ここで、上記２ｍｍ角のセンサーユニット
を保持する基体について図８を用いて説明する。図８に
おいて、６０７が１ｍｍ厚のテフロンで構成された基体
である。この基体は６１５で示される中央部がくり抜か
れている。そして、一対の電極６０８、６０９と６１
０、６１１とが設けられている。そして、電極６０８と
６１０、さらには電極６０９と６１１とは配線パターン
６１２、６１３とによって接続されている。電極６１０
と６１１とは、基体６０７の裏面側に形成されている。
即ち、電極６０８と６０９とが形成されている面とは反
対側の面に形成されている。なお基体６０７を構成する
材料としてテフロン以外の材料を用いる場合には、その
熱伝導率が極力小さいものを用いることが必要である。
【００７９】電極６０８と６０９の寸法は１００μｍ角
である。また電極６１０と６１１との寸法は３００μｍ
角である。また配線パターン６１３の幅は１００μｍで
ある。また配線６１３の厚さは５０００Åである。
【００８０】この配線パターン６１３、特に電極６０
８、６０９と同じ面に形成された配線パターンは、必要
な限り細く、またその厚さを薄くする必要がある。これ
は、この部分での熱伝導を極力少なくするためである。
【００８１】図７の７３で示される状態を得た後、図９
に示すように、図８に示す基体６０７と１つのセンサー
ユニットとを結合させる。この段階においては、仮接着
されたガラス基板６０３が１つのセンサーユニットであ
る２ｍｍ角に切断されたダイヤモンド薄膜６０２を保持
する基体の機能を果たしている。
【００８２】基体とセンサーユニットとの結合は、ＵＶ
硬化型の導電性樹脂によってセンサーユニット側の電極
６０６と基体側の電極６０８とを、またセンサーユニッ
ト側の電極６０５と基体側の電極６０９とを接続するこ
とによって行われる。センサーユニットと基体６０７と
の接触点は、６０５と６０６、６０８と６０９で示され
る電極の部分のみとなる。
【００８３】その後、ダイヤモンド薄膜６０２とガラス
基板６０３とを仮接着している仮止め接着剤を加熱ある
いは溶剤によって除去、あるいは接着能力を失わせるこ
とによって、ガラス基板６０３を取り除く。こうして図
１０〜図１２に示す流量計測センサーを完成させる。こ
の流量計測センサーは、テフロンの基体６０７に保持さ
れており、電極６１０、６１１に配線を行うことで、流
量計測センサーとして機能させることができる。
【００８４】図１０と図１１は同じ角度から見た図であ
るが、図１０は影になる部分を点線によって示してあ
る。また図１２は図１０を裏表逆に示したものである。
【００８５】図１０〜図１２に示す構成においては、６
１４で示される間隙（空隙）を有している。この間隙は
幅は約５００μｍである。この間隙はダイヤモンド薄膜
６０２に圧力が加わることを防ぐためのものである。即
ち、ダイヤモンド薄膜の両面に均等に圧力が加わるよう
機能する。
【００８６】図１０〜図１２に示す構成は、ダイヤモン
ド薄膜６０２と基体６０７との接触部分が電極同士の接
触部分のみとなるので、ダイヤモンド薄膜６０２から基
体６０７に流出する熱量、およびダイヤモンド薄膜６０
２からリード（配線）を介して流出する熱量を最小にす
ることができる。
【００８７】前述のように、薄膜材料を用いた流量計測
センサーにおいて、薄膜材料が受ける熱的な影響は、 （１）流体に関係するもの （２）基体に関係するもの （３）リード（配線）に関係するもの に分けることができる。
【００８８】流量計測において必要とされるのは、
（１）による影響のみである。従って（２）、（３）に
よる影響は極力排除する必要がある。本実施例の構成を
採った場合、この（２）、（３）の影響を最小限に抑え
ることができるので、極めて高性能な流量センサーを得
ることができる。また、ワイヤボンディングを行わない
で作製することができるので、その生産性を高くするこ
とができる。さらにデバイスとしての信頼性を高くする
ことができる。特に本実施例で示した素子の作製方法
は、その強度が問題となるダイヤモンド薄膜の厚さが１
０μｍ以下である場合に有効である。
【００８９】〔実施例４〕本実施例は、実施例３に示す
流量計測センサーの作製方法において、ダイヤモンド薄
膜６０２を仮に保持する基板６０３として、ダイヤモン
ド薄膜を切断するためのレーザー光を吸収する基板を用
いる例である。レーザー光を吸収できる基板を用いた場
合、基板をレーザー光で切断することができる。従っ
て、図６（Ｃ）の段階において、仮の基体である基板６
０３とその上に接着剤によって保持されたダイヤモンド
薄膜６０２もろともレーザー光の照射によって切断する
ことができる。レーザー光としては、例えばＹＡＧレー
ザーを用いることができる。
【００９０】本実施例において基板６０３として用いる
ことのできる材料は、 （１）耐酸性 （２）機械的な強度 （３）使用されるレーザー光を吸収し、レーザー光によ
り切断可能なこと といった性質を有していることが必要とされる。
【００９１】上記（１）〜（３）の条件を満たす材料で
あれば、基板６０３の種類として特に限定されるもので
はない。この（１）〜（３）の条件を満たす材料として
は、遮光用の用途や熱線を吸収する用途に用いられるリ
ン酸塩ガラスを用いることができる。
【００９２】
【発明の効果】本発明の構成を採用することで、薄膜材
料を用いた素子の生産性や信頼性を高くすることができ
る。特にその強度に大きな問題のあったダイヤモンド薄
膜を用いた素子の作製を実用的に行うことができ、ダイ
ヤモンドデバイスの生産性や信頼性を大きく高めること
ができる。
【図面の簡単な説明】
【図１】 実施例の作製工程を示す。
【図２】 図１（Ｆ）の上面図を示す。
【図３】 実施例の構成を示す。
【図４】 実施例の構成を示す。
【図５】 実施例の構成を示す。
【図６】 実施例の作製工程を示す。
【図７】 実施例の構成を示す。
【図８】 センサーユニットを保持する基体の構成を
示す。
【図９】 センサーユニットと基体との結合の状態を
示す。
【図１０】 実施例の構成を示す。
【図１１】 実施例の構成を示す。
【図１２】 実施例の構成を示す。
【符号の説明】
１０１・・・・・ダイヤモンド薄膜 １０２・・・・・シリコン基板 １０３・・・・・酸化珪素膜 １０４・・・・・パラフィン １０５・・・・・白金薄膜 １０６・・・・・接着剤 １０７・・・・・電極 １０８・・・・・テフロンボード １０９・・・・・ワイヤボンディング ２０１・・・・・基体 ２０２・・・・・電極 ２０３・・・・・ワイヤボンディング ２００・・・・・流体の流れ ４００・・・・・配線 ５００・・・・・配線 ６０１・・・・・シリコン基板 ６０２・・・・・ダイヤモンド薄膜 ６０３・・・・・ガラス基板 ６０・・・・・・スクライブライン ６０５・・・・・電極 ６００・・・・・発熱体を構成する白金パターン ６０４・・・・・測温抵抗体を構成する白金パターン ６２・・・・・・レーザー光 ６０７・・・・・テフロン製の基体 ６１５・・・・・くりぬかれた部分 ６０８・・・・・電極 ６０９・・・・・電極 ６１０・・・・・電極 ６１１・・・・・電極 ６１２・・・・・配線パターン ６１３・・・・・配線パターン ６１４・・・・・間隙
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−291113（ＪＰ，Ａ) 特開 昭59−79118（ＪＰ，Ａ) 特開 平５−299705（ＪＰ，Ａ) 特開 平５−149760（ＪＰ，Ａ) 特開 平３−131003（ＪＰ，Ａ) 特開 昭62−83641（ＪＰ，Ａ) 特開 平２−306114（ＪＰ，Ａ) 特開 昭62−148830（ＪＰ，Ａ) 特開 平５−326985（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 21/00 G01F 1/00 G01K 7/22 H01L

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の基体上に薄膜を形成し、前記薄膜上
    に第２の基体を接着し、前記第１の基体を除去し、前記
    薄膜の露呈した面に回路を形成し、前記薄膜を切断し、
    前記第２の基体を切断し、前記第２の基体を除去するこ
    とを特徴とする素子作製方法。
  2. 【請求項２】第１の基体上に薄膜を形成し、前記薄膜上
    に第２の基体を接着し、前記第１の基体を除去し、前記
    薄膜の露呈した面に回路を形成し、前記第２の基体と前
    記薄膜とを同時に切断し、前記第２の基体を除去するこ
    とを特徴とする素子作製方法。
  3. 【請求項３】第１の基体上に薄膜を形成し、前記薄膜上
    に第２の基体を接着し、前記第１の基体を除去し、露呈
    した前記薄膜の表面に回路を形成し、前記第２の基体と
    前記薄膜とを同時に切断し前記第２の基体上に１つのユ
    ニットを形成し、前記第２の基体を除去し、第３の基体
    に前記ユニットを保持させることを特徴とする素子作製
    方法。
  4. 【請求項４】請求項１乃至請求項３のいずれか一におい
    て、前記薄膜はダイヤモンド薄膜からなることを特徴と
    する素子作製方法。
  5. 【請求項５】請求項４において、前記第２の基体が接着
    された前記薄膜の一方の面は凹凸を有し、前記回路が形
    成された前記薄膜の他方の面は平滑であることを特徴と
    する素子作製方法。
  6. 【請求項６】請求項１乃至請求項３のいずれか一におい
    て、前記薄膜は炭化珪素、窒化ホウ素、窒化アルミもし
    くは珪素からなることを特徴とする素子作製方法。
  7. 【請求項７】請求項１乃至請求項６のいずれか一におい
    て、前記薄膜の厚さが１０μｍ以下であることを特徴と
    する素子作製方法。
  8. 【請求項８】請求項１乃至請求項７のいずれか一におい
    て、前記薄膜の切断はレーザー光の照射によって行われ
    ることを特徴とする素子作製方法。
JP01220194A 1994-01-10 1994-01-10 素子作製方法 Expired - Fee Related JP3353987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01220194A JP3353987B2 (ja) 1994-01-10 1994-01-10 素子作製方法
US08/366,573 US5622586A (en) 1994-01-10 1994-12-30 Method of fabricating device made of thin diamond foil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01220194A JP3353987B2 (ja) 1994-01-10 1994-01-10 素子作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002228396A Division JP4034142B2 (ja) 2002-08-06 2002-08-06 流量センサー

Publications (2)

Publication Number Publication Date
JPH07209032A JPH07209032A (ja) 1995-08-11
JP3353987B2 true JP3353987B2 (ja) 2002-12-09

Family

ID=11798797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01220194A Expired - Fee Related JP3353987B2 (ja) 1994-01-10 1994-01-10 素子作製方法

Country Status (2)

Country Link
US (1) US5622586A (ja)
JP (1) JP3353987B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529712T2 (de) * 1994-08-03 2003-10-23 Sumitomo Electric Industries Kühlkörper aus synthetischer Diamantschicht
JP3479957B2 (ja) * 1994-08-03 2003-12-15 住友電気工業株式会社 ダイヤモンド・ヒートシンクおよびその製造方法
US6032527A (en) * 1998-07-01 2000-03-07 Memsys, Inc. Solid state microanemometer
US6770503B1 (en) * 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
US7147810B2 (en) * 2003-10-31 2006-12-12 Fraunhofer Usa, Inc. Drapable diamond thin films and method for the preparation thereof
US7012011B2 (en) * 2004-06-24 2006-03-14 Intel Corporation Wafer-level diamond spreader
US20080200408A1 (en) * 2005-09-30 2008-08-21 Mccormack Kenneth Deletion mutants of tetrodotoxin-resistant sodium channel alpha subunit
US7261003B2 (en) * 2006-01-03 2007-08-28 Freescale Semiconductor, Inc. Flowmeter and method for the making thereof
WO2007084501A2 (en) * 2006-01-13 2007-07-26 Group4 Labs, Llc Method for manufacturing smooth diamond heat sinks
FR2909447B1 (fr) * 2006-12-01 2009-07-31 Millipore Corp Dispositif de mesure de conductivite, sa fabrication et son utilisation
US7500392B1 (en) * 2007-10-11 2009-03-10 Memsys, Inc. Solid state microanemometer device and method of fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA516671A (en) * 1955-09-20 Pritikin Nathan Method of making inlaid circuits
US3181986A (en) * 1961-03-31 1965-05-04 Intellux Inc Method of making inlaid circuits
US3350250A (en) * 1962-03-21 1967-10-31 North American Aviation Inc Method of making printed wire circuitry
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
DE3322382A1 (de) * 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
JP2642663B2 (ja) * 1988-03-10 1997-08-20 ヤマハ発動機株式会社 めっき型熱電対
JPH02107923A (ja) * 1988-10-17 1990-04-19 Yamatake Honeywell Co Ltd マイクロブリツジフローセンサ
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US5074035A (en) * 1989-07-19 1991-12-24 Excello Circuits Method of making thin film laminate printed circuit
JPH04343023A (ja) * 1991-05-20 1992-11-30 Tokico Ltd 流量センサ
US5406841A (en) * 1992-03-17 1995-04-18 Ricoh Seiki Company, Ltd. Flow sensor
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
US5391250A (en) * 1994-03-15 1995-02-21 Minimed Inc. Method of fabricating thin film sensors

Also Published As

Publication number Publication date
JPH07209032A (ja) 1995-08-11
US5622586A (en) 1997-04-22

Similar Documents

Publication Publication Date Title
JP3353987B2 (ja) 素子作製方法
EP0001707B1 (en) A thermally isolated monolithic semiconductor die and a process for producing such a die
JP2757259B2 (ja) 流速計測用薄膜マイクロセンサの中間構造体および同マイクロセンサの製造方法
JP3494747B2 (ja) 薄膜温度センサ及びその製造方法
EP2976610B1 (en) Thermopile differential scanning calorimeter sensor
US5231878A (en) Mass air flow sensor
JPH01309384A (ja) 集積薄膜ダイアフラム用バックサイドエッチング方法
US4733559A (en) Thermal fluid flow sensing method and apparatus for sensing flow over a wide range of flow rates
JPH0429014B2 (ja)
JPH0810231B2 (ja) フローセンサ
US4805296A (en) Method of manufacturing platinum resistance thermometer
JPH0781892B2 (ja) 半導体集積回路、その製造方法、および流速計を提供するためのそのような回路の使用
JP4034142B2 (ja) 流量センサー
CN112034017A (zh) 一种基于晶圆级封装的微型热导检测器及其制备方法
JPH04372865A (ja) シリコンを用いた流速測定装置
JPH10332455A (ja) フローセンサ及びその製造方法
JPH0146011B2 (ja)
JPH0584867B2 (ja)
JPH06273208A (ja) 流量センサ
JPH04188024A (ja) シリコンを用いた流速測定装置
JPH0222516A (ja) フローセンサ
JPH0535366B2 (ja)
JPH05215760A (ja) フローセンサの製造方法
JPH10206205A (ja) マイクロブリッジセンサの製造方法
JPS6116487A (ja) 電気抵抗体

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees