JPH01266716A - GaAs/Si積層体及びGaAsの成長方法 - Google Patents

GaAs/Si積層体及びGaAsの成長方法

Info

Publication number
JPH01266716A
JPH01266716A JP9450588A JP9450588A JPH01266716A JP H01266716 A JPH01266716 A JP H01266716A JP 9450588 A JP9450588 A JP 9450588A JP 9450588 A JP9450588 A JP 9450588A JP H01266716 A JPH01266716 A JP H01266716A
Authority
JP
Japan
Prior art keywords
gaas
insulating film
silicon
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9450588A
Other languages
English (en)
Other versions
JPH0573331B2 (ja
Inventor
Sachiko Onozawa
小野沢 幸子
Takashi Ueda
孝 上田
Masahiro Akiyama
秋山 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP9450588A priority Critical patent/JPH01266716A/ja
Publication of JPH01266716A publication Critical patent/JPH01266716A/ja
Publication of JPH0573331B2 publication Critical patent/JPH0573331B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、シリコン(Si)下地上にガリウム砒素(
GaAs)を積層したGaAs/Si積層体と、シリコ
ン下地上にGaAsを成長させる方法とに関するもので
ある。
(従来の技術) 電子機器の多様化及び高速化の要求に伴ない、これに対
応出来る電子デバイスとして、化合物半導体デバイスが
注目されている。
このような化合物半導体デバイスとしては、いわゆるm
−■態化合物半導体を用いたものが良く知られており、
特に、ガリウム(Ga)と砒素(As)との化合物によ
るものは、シリコン(以下、単にSiとして省略して示
す。)で主に構成した従来の半導体デバイスに比べ、演
算速度か速いこと、発光・受光機能を有すること、消費
電力が低いこと、耐放射線性が高いこと等の種々の利点
を有することから、注目されでいる。
しかし、現在得られるGaAs単結晶はその大きざがS
i基板と比較した場合小型であるため、即ち直径が小さ
いため、大型のデバイスを得る場合は大きな支障となっ
ていた。又、GaAs基板はシリコンに比し高価である
ため、デバイスのコストダウンを図るための配慮も必要
であった。
このため、GaAs基板以外の基板例えばシリコン基板
上にGaAsのエピタキシャル層を成長させて、大型か
つ安価なGaAs基板と等価なものを得ようとする種々
の試みが従来からなされてきている。
このような試みの一例としては、例えば特願昭62−0
28N4号及び特願昭62−069165号に提案され
ている化合物半導体の成長方法かある。
以下、第311 (A)及び(B)%?照して、これら
提案に係る成長方法につき簡単に説明する。
尚、第3図(A)及び(8)は、両提案に係る成長方法
を概略的に示す製造工程図である。
これら方法によれば、11で示すシリコン基板の裏面に
、13で示すSiN膜等の絶縁膜を比較的低温で積層さ
せる(第3図(A))。次いて、この絶縁膜付きシリコ
ン基板11を高温度でアニールし、シリコン基板と絶縁
膜との熱膨張係数の差を利用してシリコン基板11を意
図的に反うせる(第3図(B))。次いで、絶縁膜13
を積層させた状態で又は除去した状態でシリコン基板1
1の表面にGaAsを成長させる。この際、シリコン基
板11には、GaAsの熱膨張係数とシリコンの熱膨張
係数との差によって生じる、今までの反りとは逆向きの
反りを生じさせる力が働き、この結果、基板の反りを実
用上問題ない程度にまで低減させることか出来た。
(発明が解決しようとする課m) しかしながら、上述した従来の方法は、シリコン基板の
反つを低減させることについては確かに効果があるが、
シリコン基板上に成長させたGaAs層内の応力を緩和
することは出来ないという間源点があった。
実際のところ、上述の方法によって、直径が2インチ(
1インチは約2.54cm、以下同様)のシリコン基板
上にGaAs層を成長させた場合、その成長膜厚が5u
m程度になると、このGaAs層にクラ・ンクが生じで
しまう。このため従来方法では、GaAs成長層をざら
に厚くすることは出来なかった。
この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、シリコン下地(例えばシリコン
基板)上にGaAs層を積層させた積層体であってGa
As層の応力が非常に少さいGaAs/Si積層体と、
このような積層体を容易に得ることが出来るGaAsの
成長方法とを提供することにある。
(課題を解決するための手段) この目的の達成を図るため、この発明のGaAs/Si
積層体によれば、 シリコン(Si)下地表面に部分的に絶縁膜を具え、及
び、この絶縁膜を含む前述のシリコン下地上に、このシ
リコン下地の前述の絶縁膜から露出した領域から成長し
前述の絶縁膜上において空隙を有するGaAs層を具え
ることを特徴とする。
又、シリコン(Si)下地上にGaAs層を成長させる
この発明のGaAsの成長方法によれば、シリコン下地
上に絶縁膜を被着させる工程と、この絶縁膜の所定領域
を除去して前述のシリコン下地を部分的に露出させる工
程と、 前述のシリコン下地の露出領域上にGaAst、このG
aAs成長層の前述のシリコン下地の露出面と平行にと
った断面積がこの成長層の成長(こ伴い拡張するように
成長させる選択成長工程とを含むことを特徴とする。
ここで、シリコン下地とは、例えばシリコン基板、シリ
コンのエピタキシャル成長層を云い、ざらに、シリコン
基板表面のエピタキシャル層表面の全面又は一部の領域
であっても良い。
又、上述したGaAsの成長方法の実施にあたり、絶縁
膜を残存させる所定領域の決定をシリコン基板の結晶方
向を考慮しで行なうのが好適である。
さらに絶縁膜が所定の領域に残存しでいるシリコン基板
上に、MOC,VD法(有機金屈化学気相成長法)を用
いてGaAs層を成長させるのが好適である。
(作用) この発明のGaAs/Si積層体によれば、GaAs層
は、シリコン(Si)下地の絶R膜から露出している領
域でのみシリコン下地と接することになる。
従って、GaAs層のシリコン下地と接触する面積が少
なくなるため、Siの熱膨張係数とGaAsの熱膨張係
数との差から生じるGaAs層の応力が低減される。さ
らに、空隙が在ることによってGaAs層は絶縁膜には
接しないから、これによってもGaAs層の応力は低減
される。
又、この発明のGaAsの成長方法によれば、GaAs
層は絶縁股上には実質的に成長しない。そして、シリコ
ン下地の露出領域上に成長するGaAs成長層は、シリ
コン下地の露出面と平行にとった断面積か拡張するよう
に成長することから、成長が進むと隣接する露出領域上
に成長するGaAs同志がつながり合い、絶縁股上に空
隙をそれぞれ残した状態で一つのGaAs成長層か構成
される。
又、絶縁膜をシリコン下地の結晶方向を考慮して除去し
、つまり絶縁膜を結晶方向を考慮して残存させ、この絶
縁膜を含むシリコン下地上にMOCVD法を用いてGa
Asを成長させると、このGaAs成長層は、このGa
As成長層の前述のシリコン下地の露出面と平行にとっ
た断面積が拡張するように容易に成長する。
(実施例) 以下、図面を参照して、この発明のGaAs/Si積層
体の実施例とGaAsの成長方法の実施例とにつきそれ
ぞれ説明する。しかしながら、説明に用いる各図はこの
発明が理解出来る程度に概略的に示しであるにすぎず、
従って、図中の各構成成分の寸法、形状及び配貫開係は
図示例のみに限定されるものではなく、種々の変形又変
更を行ない得ること明らかである。又、各図において同
様な構成成分については同一の符号を付して示しである
GaAs成長層積 体のU 先す、GaAs/Si積層体の実施例につき、シワコン
下地をシリコン基板とし、この基板全面にGaAs層を
具えたGaAs/Si積層基板とした例で説明する。第
1図(A)は、そのGaAs/Si積層基板の一例を示
す平面図、第1図(B)は第1図(A)にPで示した積
層基板の一部を拡大しかつ第1図(A)中Qで示す方向
から見て示した断面図である。
両図において、21はシリコン(Si)基板を示す。
このシリコン基板21は、その表面に部分的に23で示
す絶縁膜を具える。ここで、部分的に絶縁膜を具えると
は、この実施例の場合、シリコン基板21の表面にスト
ライブ状の絶縁膜23を一定間隔で多数平行に具える状
態を云っている。ざらにこの場合、絶縁膜23のストラ
イブ方向はシリコン基板21に形成しである21aで示
すオリエンテーションフラットと平行な方向としている
。シリコン基板21は、絶縁膜23がない部分で露出し
ていて、その露出領域を第1図(B)に21bを付して
示しである。
又、絶縁膜23ヲ含むこのシリコン基板21は、このシ
リコン基板21の絶縁膜23から露出した領域21bか
ら成長し絶Is膜23上において空隙を有する25で示
すGaAs層を具えている。この空隙を第1図(B)に
25aを付しで示す。
上述した構成のGaAs/Si積層基板の構造によれば
、GaAs層25は、シリコン基板21と露出領域21
bのみで接し、°絶縁膜23とは実質的に接触しない。
尚、シリコン基板21上に具えさせる絶縁膜23の形状
、配置方向及びR1位置は上述の例に限られるものでは
なく、GaAs/Si積層基板の設計に応じ変更するこ
とが出来る。
又、上述の例では、シリコン基板全面にGaAs層を具
えたGaAs/Si基板を例に挙げて説明しているが、
シリコン基板の一部分の領域上にGaAs層を具えた構
造についても、この発明が適用されることは明らかであ
る。ざらに、シリコン下地がシリコンのエピタキシャル
成長層であっても勿論適用出来る。
GaAs        法  言 8次に、シリコン
下地上にGaAs78成長させるこの発明の方法の実施
例につき、シリコン下地をシリコン基板としこの基板全
面上にGaAs層を成長させる場合を例に挙げて説明す
る。しかし、以下の実施例中に記載の数値的条件、使用
薬品名、装百名等は単なる例示にすぎず、これらは設計
に応じ変更されることは理解されたい。
第2図(A)〜(D)は、実施例の製造工程図てあつ、
GaAs/Si積層体を製造進度に応しで、第2図(ハ
)は平面図として、第2図(B)は第2図(A)中の日
で示す部分を拡大しで示した平面図として、第2図(C
)及び(D)は断面図(詳細は後述する)として、それ
ぞれ示したものである。
先ず、この実施例の場合直径が2インチのシリコン基板
を用意する。21で示すこのシリコン基板上に、絶縁膜
としての例えばSiN膜を、この場合プラズマCVD法
によって約300℃の温度で約500人の膜厚に形成す
る。
次に、このSiN膜の所定領titフォトリソグラフィ
ー技術によって除去してシリコン基板21ヲ部分的に露
出させる。SiN膜の除去をこの場合、SiN膜の幅(
第2図(B)中W、で示す)か約2umでストライブ状
に、然も、ストライブ方向かシリコン基板21のオリエ
ンテーションフラット21aの方向と平行になるように
、かつ、これらストライブ状の5iNIlfが約2um
のスペース(第2図(B)中W2で示す)を開けて平行
に残存するように、行なう。このスペース部分21bに
おいてシリコン基板21は絶縁膜23から露出する。
次に、シリコン基板21の露出領域2Ib上にGaAs
を、このGaAs成長層のシリコン基板の露出面21b
と平行にとった断面積が成長層の成長に伴い拡張するよ
うに成長させる選択成長を行なう。この選択成長をこの
実施例の場合、MOCVD法(有機金属化学気相成長法
)であって二段階成長法を用いたMOCVD法を用い以
下に説明するように行なう。
キャリアガスとしでは水素(H2)ガスを用い、反応ガ
スとしてはアルシン(ASH3)及びトリメチルガリウ
ム(以下、TMGと略称することもある)をそれぞれ用
いる。
SiN膜を部分的に具える上述のシリコン基板21を、
MOCVD装置の反応炉内の所定の位ゴにセットする。
次いて、H2及びAsH3の両ガス雰囲気中で反応炉内
を900〜980℃の温度に昇温しこの温度にて5分間
基板表面のクリーニングを行なう。次いて、反応炉内の
温度を約400°Cまて下げた後、反応炉内にTMGを
導入してこの基板上にGaAsバッファ層を約100人
の膜厚に成長させる。その後、TMGの導入を止めGa
Asの成長を一旦中断させ反応炉内の温度を約650℃
まで上げ、その復、反応炉内にTMG %再び導入し第
二層目のGaAsの成長を行なう。
GaAsの成長過程の概略につき第2図(C)及び(D
)を参照しで説明する。尚、これら図は、GaAs/S
i積層基板tsiN膜23のストライブ方向と直交する
方向に切って示した断面図である。
上述したMOCVD法による成長において、GaAs層
は、シリコン基板21の絶縁膜から露出している領lf
i 2 l b上に選択的に成長し、然も、成長に伴い
その成長層のシリコン露出領域面と平行な断面積か拡張
するように、第2図(C)においては逆メサ形状を保つ
ように成長する。従ってGaAsVざらに厚い膜厚に成
長させてゆくと、シリコン基板の隣接する露出領域上に
成長しでいるGaAs層同志か、第2図(D)に示すよ
うに、SiN膜2膜上3上隙25aを形成したままにつ
ながりあって一つの成長層となる。ざらにGaAsの成
長を続けると、空隙25aには反応ガスは供給されない
から空隙は維持されたまま成長層はその膜厚を増してゆ
く。
この結果、シリコン(Si)基板21表面に部分的にS
iN膜2膜性3え、及び、このSiN膜2膜性3むシリ
コン基板21上に、このシリコン基板21のSiN膜2
膜性3露出した領域21bから成長しSiN膜2膜上3
上いて空隙25b u有するGaAs層25ヲ具えるG
aAs/Si積層体を得ることが出来た。
上述の成長方法を用い、GaAst 5 u m程度に
成長させてもこのGaAs層にはクラックの発生は見ら
れなかった。
尚、この発明のGaAs層の成長方法は上述の例に限ら
れるものではなく、例えば以下に説明するような!!々
の変更を加えることか出来る。
例えば、シリコン下地上に例えばバナジウムドープのG
aAs層を成長させて半絶縁性のGaAs層を形成し、
この上に例えばノンドープのGaAs層を成長させるよ
う(こし、三次元回路素子を形成するためのSOI(S
emiconductor on In5ulator
)構造を構成することも出来る。
又、シリコン基板上の一部分の領域上にGaAs1成長
させる場合、又、シリコン下地かシリコンのエピタキシ
ャル成長層であってこの層上にGaAs層を成長させる
場合等においても、この発明の成長方法を用い得るこヒ
(よ明らかである。
又、絶縁膜はSiN膜(こ限られるものではなく、Si
O2その他の選択成長に適した任意好適な絶縁物とする
ことか出来る。
又、GaAsを成長させる手段はMOCVD法に限られ
るものではなく、例えばHydride−VPE法等の
他の成長方法としても良い。
さらに、SiN膜の被若手段はプラズマCVD法に限ら
れるものではなく、プラズマ以外の化学的気相成長法、
或いは低温スパッタ法及びその他の被若手段としても良
い。
(発明の効果) 上述した説明から明らかなように、この発明のGaAs
/Si積層体によれば、GaAs層のシリコン下地と接
触する面積が少なくなるため、SiO熱膨張係数とGa
Asの熱膨張係数との差から生しるGaAs層の応力か
低減される。さらに、空隙が在ることによってGaAs
層は結締膜には接しないから、これによってもGaAs
層の応力は低減される。
これがため、シリコン下地(例えばシリコン基板)上に
GaAs層を積層させた積層体であってGaAs層の応
力か非常に少さいGaAs/Si積層体が得られる。
又、この発明のGaAsの成長方法によれば、GaAs
層は絶縁膜上には実質的に成長しない。さらに、シリコ
ン下地の露出領域上に成長するGaAs成長層は、シリ
コン下地の露出面と平行にとった断面積が拡張するよう
に成長することから、成長か進むと、隣接する露出領域
上Iこ成長するGaAs同志が絶縁膜上に空隙を残した
状態でつながり合い、一つの成長層となる。この結果、
GaAs層の応力は低減され、実際GaAs層を5um
程度まで成長させてもクラックの発生は認められなかっ
た。
これかため、GaAs層の応力か小さいGaAs/Si
積層体の形成か可能なGaAsの成長方法が提供出来る
【図面の簡単な説明】
第1図(A)及び(B)は、この発明のGaAs/Si
積層体の説明に供する図、 第2図(ハ)〜(D)は、この発明のGaAsの成長方
法の説明に供する製造工程図、 第3図(A)及びCB)は、従来のGaAsの成員方法
の説明に供する製造工程図である。 21・・・シリコン下地(シリコン基板)21a・・・
オリエンテーションフラット21b・・・シリコン下地
の結締膜から露出する領域23・・・絶縁膜、    
25・・・GaAs層25a・・・空隙。 特許出願人  工業技術院長  飯塚 幸三実施例のG
aAs/Si積層体の説明に供する図第1図 第2図 2′ta− 実施例のGaAs成長方法の説明に供する製造工程図第
2図 従来のGaAsの成長方法の説明に供する図第3図

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン(Si)下地表面に部分的に絶縁膜を具
    え、及び 該絶縁膜を含む前記シリコン下地上に、該シリコン下地
    の前記絶縁膜から露出した領域から成長し前記絶縁膜上
    において空隙を有するGaAs層を具えること を特徴とするGaAs/Si積層体。
  2. (2)シリコン(Si)下地上にGaAs化合物半導体
    を成長させるに当り、 シリコン下地上に絶縁膜を被着させる工程と、該絶縁膜
    の所定領域を除去して前記シリコン下地を部分的に露出
    させる工程と、 前記シリコン下地の露出領域上にGaAsを、該GaA
    s成長層の前記シリコン下地の露出面と平行にとった断
    面積が該成長層の成長に伴い拡張するように成長させる
    選択成長工程と を含むことを特徴とするGaAsの成長方法。
  3. (3)前記所定領域をシリコン下地の結晶方向を考慮し
    て決定し、前記選択成長をMOCVD法とする請求項2
    記載のGaAsの成長方法。
JP9450588A 1988-04-19 1988-04-19 GaAs/Si積層体及びGaAsの成長方法 Granted JPH01266716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9450588A JPH01266716A (ja) 1988-04-19 1988-04-19 GaAs/Si積層体及びGaAsの成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9450588A JPH01266716A (ja) 1988-04-19 1988-04-19 GaAs/Si積層体及びGaAsの成長方法

Publications (2)

Publication Number Publication Date
JPH01266716A true JPH01266716A (ja) 1989-10-24
JPH0573331B2 JPH0573331B2 (ja) 1993-10-14

Family

ID=14112174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9450588A Granted JPH01266716A (ja) 1988-04-19 1988-04-19 GaAs/Si積層体及びGaAsの成長方法

Country Status (1)

Country Link
JP (1) JPH01266716A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
US8592677B2 (en) 2010-10-04 2013-11-26 Samsung Electronics Co., Ltd. Substrate, solar cell including the substrate, and method of manufacturing the same
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
US8592677B2 (en) 2010-10-04 2013-11-26 Samsung Electronics Co., Ltd. Substrate, solar cell including the substrate, and method of manufacturing the same
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Also Published As

Publication number Publication date
JPH0573331B2 (ja) 1993-10-14

Similar Documents

Publication Publication Date Title
JP2006523033A (ja) シリコン上に単結晶GaNを成長させる方法
JP2002334845A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
EP0177903B1 (en) Semiconductor device having a gallium arsenide crystal layer grown on a silicon substrate and method for producing it
JP2557546B2 (ja) 半導体装置の製造方法
JPH04315419A (ja) 元素半導体基板上の絶縁膜/化合物半導体積層構造
JPH01270593A (ja) 化合物半導体層形成方法
JPS61188927A (ja) 化合物半導体装置
JPH01266716A (ja) GaAs/Si積層体及びGaAsの成長方法
JPH0752713B2 (ja) 化合物半導体の成長方法
JP2001126985A (ja) 化合物半導体基板
JPH0434920A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
JPS6398120A (ja) 結晶成長方法
JP2898320B2 (ja) 半導体素子の製造方法
JPH01218009A (ja) 結晶成長方法
JPS6235539A (ja) 半導体装置の製造方法
JP2691667B2 (ja) 光半導体素子およびその製造方法
JPS63229812A (ja) 半導体ウエハ
JPH0469922A (ja) 半導体装置
JPH03197393A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPS63197326A (ja) 化合物半導体基板の形成方法
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPS61241911A (ja) 化合物半導体装置
JPH04130717A (ja) 結晶の形成方法
JPH05283336A (ja) 化合物半導体層の形成方法
JPH03171617A (ja) シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term