JP2002334845A - サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 - Google Patents

サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体

Info

Publication number
JP2002334845A
JP2002334845A JP2002048444A JP2002048444A JP2002334845A JP 2002334845 A JP2002334845 A JP 2002334845A JP 2002048444 A JP2002048444 A JP 2002048444A JP 2002048444 A JP2002048444 A JP 2002048444A JP 2002334845 A JP2002334845 A JP 2002334845A
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
groove
sapphire substrate
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002048444A
Other languages
English (en)
Other versions
JP4410972B2 (ja
Inventor
Thomas Gehrke
トーマス・ガーク
Kevin J Linthicum
ケビン・ジェイ・リンシカム
Robert F Davis
ロバート・エフ・デービス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
University of California
Original Assignee
North Carolina State University
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University, University of California filed Critical North Carolina State University
Publication of JP2002334845A publication Critical patent/JP2002334845A/ja
Application granted granted Critical
Publication of JP4410972B2 publication Critical patent/JP4410972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Abstract

(57)【要約】 【課題】 低コストおよび／または高い入手可能性の窒
化ガリウムデバイスを製造することを可能とする。 【解決手段】 窒化ガリウム半導体層は、サファイア基
板上の下層の窒化ガリウム層をエッチングして、下層の
窒化ガリウムにおける少なくとも一つの柱および下層の
窒化ガリウム層における少なくとも一つの溝を規定する
ことによって製造される。少なくとも一つの柱は窒化ガ
リウム頂部および窒化ガリウム側壁を含む。少なくとも
一つの溝はサファイア底を含む。窒化ガリウム側壁は少
なくとも一つの溝内に横方向成長され、それによって窒
化ガリウム半導体層を形成する。横方向成長工程を行う
前に、溝底からの窒化ガリウムの成長が少なくとも一つ
の柱の窒化ガリウム側壁の少なくとも一つの溝内への横
方向成長と干渉するのを防止するために、サファイア底
をマスクする。

Description

【発明の詳細な説明】
【０００１】（技術分野）この発明は、マイクロエレク
トロニックデバイスおよび製造方法に関し、特に、窒化
ガリウム半導体デバイスおよびそのための製造方法に関
する。
【０００２】（背景技術）窒化ガリウムは、トランジス
タ、フィールドエミッタおよびオプトエレクトロニック
デバイスを含むがそれらに限定されないマイクロエレク
トロニックデバイスのために広く研究されている。ここ
で用いられるように、窒化ガリウムは、窒化アルミニウ
ムガリウム、窒化インジウムガリウムおよび窒化アルミ
ニウムインジウムガリウムのような窒化ガリウムの合金
も含むことが理解されるであろう。
【０００３】窒化ガリウム系マイクロエレクトロニック
デバイスの製造における主要な問題は、低欠陥密度を有
する窒化ガリウム半導体層の製造である。欠陥密度に寄
与する一つのものは、窒化ガリウム層が成長される基板
であることが知られている。したがって、窒化ガリウム
層はサファイア基板上に成長されてきたが、それら自身
が炭化ケイ素基板上に形成された窒化アルミニウムバッ
ファ層上に窒化ガリウム層を成長させることにより欠陥
密度を減少させることが知られている。これらの進歩に
かかわらず、欠陥密度を引き続き減少させることが望ま
しい。
【０００４】また、窒化ガリウムからなる層上にこの窒
化ガリウムからなる下層を露出させる少なくとも一つの
開口を含むマスクを形成し、この少なくとも一つの開口
を通しておよびマスク上に窒化ガリウムからなる下層を
横方向成長させることにより低欠陥密度の窒化ガリウム
層を製造することも知られている。この技術はしばし
ば、「エピタキシャル横方向成長」（ＥＬＯ）と呼ばれ
る。窒化ガリウムからなる層は、窒化ガリウムがマスク
上で会合してマスク上に単一の層を形成するまで横方向
成長させることができる。比較的低欠陥密度の窒化ガリ
ウムの連続層を形成するために、横方向成長された窒化
ガリウム層上に、下層のマスクの開口からずれた少なく
とも一つの開口を含む第２のマスクを形成することがで
きる。次に再びＥＬＯが第２のマスクの開口を通して行
われ、それによって第２の低欠陥密度の連続した窒化ガ
リウム層が成長される。その後、マイクロエレクトロニ
ックデバイスがこの第２の成長層に形成される。窒化ガ
リウムのＥＬＯは、例えば、Appl.Phys.Lett.Vol.71,N
o.18,November 3,1997,pp.2638-2640の Namらによる有
機金属気相エピタキシーによる低欠陥密度ＧａＮ層の横
方向エピタキシーという題名の刊行物およびAppl.Phys.
Lett.Vol.71,No.17,October 27,1997,pp.2472-2474の Z
helevaらによる選択成長ＧａＮ構造体における横方向エ
ピタキシーによる転位密度の低減という題名の刊行物に
記述されており、それらの開示が参考のためにここに挙
げられる。
【０００５】窒化ガリウムからなる下層に少なくとも一
つの溝または柱を形成してそこに少なくとも一つの側壁
を規定することにより低欠陥密度の窒化ガリウムからな
る層を製造することも知られている。その後、この少な
くとも一つの側壁から窒化ガリウムからなる層が横方向
成長される。横方向成長は、好適には、横方向成長した
層が溝と会合するまで行われる。横方向成長はまた、好
適には、側壁から成長される窒化ガリウム層が柱の頂上
の上に横方向成長するまで続ける。横方向成長を促進さ
せ、窒化ガリウムの核生成および縦方向の成長を起こさ
せるために、柱の頂上および／または溝の底をマスクす
ることができる。溝および／または柱の側壁からの横方
向成長は「ペンディオエピタキシー（pendeoepitaxy)」
と呼ばれ、例えば、Journal of Electronic Materials,
Vol.28,No.4,February 1999,pp.L5-L8の Zhelevaらによ
るペンディオエピタキシー：窒化ガリウム膜の横方向成
長の新しいアプローチという題名の刊行物およびApplie
d Physics Letters,Vol.75,No.2,July 1999,pp.196-198
の Linthicumらによる窒化ガリウム薄膜のペンディオエ
ピタキシーという題名の刊行物に記述されており、それ
らの開示が参考のためにここに挙げられる。
【０００６】ＥＬＯおよびペンディオエピタキシーは、
マイクロエレクトロニクスへの応用のための比較的大き
な低欠陥の窒化ガリウム層を提供することができる。し
かしながら、窒化ガリウムデバイスの量産を制限する一
つの問題は、炭化ケイ素基板上への窒化ガリウム層の成
長である。炭化ケイ素の増大する商業上の重要性にかか
わらず、炭化ケイ素基板はまだ比較的高価である。さら
に、裏面からの光照射が望まれる光学デバイスにおいて
炭化ケイ素基板を使用することは、炭化ケイ素は透明で
あるため、困難である。したがって、窒化ガリウムのマ
イクロエレクトロニック構造を製造するための下層の炭
化ケイ素基板の使用は、窒化ガリウムデバイスのコスト
および／または応用に悪影響を与える。
【０００７】（発明の開示）本発明は、それ自身がサフ
ァイア基板上にある下層の窒化ガリウム層における柱の
側壁を、溝底からの窒化ガリウムの縦方向成長が柱の窒
化ガリウム側壁のペンディオエピタキシャル成長と干渉
するのを防止するために下層の窒化ガリウム層および／
またはサファイア基板を処理することによって、ペンデ
ィオエピタキシャルに成長させる。これによって、広く
入手可能なサファイア基板を窒化ガリウムのペンディオ
エピタキシーに使用することができ、それによって窒化
ガリウムデバイスのコストの低減および／または応用の
幅の向上が可能となる。
【０００８】すなわち、窒化ガリウム半導体層は、サフ
ァイア基板上の下層の窒化ガリウム層をエッチングし
て、下層の窒化ガリウム層における少なくとも一つの柱
および下層の窒化ガリウム層における少なくとも一つの
柱を規定することによって製造される。少なくとも一つ
の柱は、窒化ガリウム頂部および窒化ガリウム側壁を含
む。少なくとも一つの溝は溝底を含む。窒化ガリウム側
壁は、少なくとも一つの溝の中に横方向成長され、それ
によって窒化ガリウム半導体層を形成する。しかしなが
ら、横方向成長工程を実行する前に、溝底からの窒化ガ
リウムの成長が少なくとも一つの柱の窒化ガリウム側壁
の少なくとも一つの溝の中への横方向成長と干渉するの
を防止するために、サファイア基板および／または下層
の窒化ガリウム層が処理される。
【０００９】サファイア基板は、サファイア底を形成
し、そのサファイア底からの窒化ガリウムの縦方向成長
が少なくとも一つの柱の窒化ガリウム側壁の少なくとも
一つの溝の中への横方向成長と干渉するのを防止するた
めに、少なくとも一つの溝の下まで十分に深くエッチン
グされる。その代わりに、あるいは、それに加えて、溝
底をマスクでマスクしてもよい。更に他の例では、下層
の窒化ガリウム層は、サファイア基板を露出させ、サフ
ァイア底を形成するために、選択的にエッチングされ
る。窒化ガリウム柱の頂部も、窒化ガリウム上と比較し
てその上の窒化ガリウムの核生成を減少させるためにマ
スクしてもよい。成長後、少なくとも一つのマイクロエ
レクトロニックデバイスが窒化ガリウム半導体層に形成
される。
【００１０】更には、サファイア基板上の下層の窒化ガ
リウム層は、サファイア基板を選択的に露出させ、下層
の窒化ガリウム層に少なくとも一つの柱および少なくと
も一つの溝を規定するために、エッチングされる。少な
くとも一つの柱はそれぞれ窒化ガリウム頂部および窒化
ガリウム側壁を含む。少なくとも一つの溝はサファイア
底を含む。少なくとも一つの柱の窒化ガリウム側壁は少
なくとも一つの溝に横方向成長され、それによって窒化
ガリウム半導体層を形成する。
【００１１】好適には、サファイア基板上の下層の窒化
ガリウム層をエッチングする時に、下層の窒化ガリウム
層およびサファイア基板における少なくとも一つの柱な
らびに下層の窒化ガリウム層およびサファイア基板にお
ける少なくとも一つの溝を規定するために、サファイア
基板も同様にエッチングされる。少なくとも一つの柱は
それぞれ窒化ガリウム頂部、窒化ガリウム側壁およびサ
ファイア側壁を含む。少なくとも一つの溝はサファイア
底を含む。より好適には、サファイア底からの窒化ガリ
ウムの縦方向成長が、少なくとも一つの柱の窒化ガリウ
ム側壁を少なくとも一つの溝の中に横方向成長させる工
程と干渉するのを防止するために、サファイア基板が十
分に深くエッチングされる。例えば、サファイア底の幅
に対するサファイア側壁の高さの比は約１／４を超え
る。他の実施形態においては、サファイア底は、サファ
イア上と比較してその上の窒化ガリウムの核生成を減少
させるマスクでマスクされる。
【００１２】更に他の実施形態においては、サファイア
基板は、その上の窒化アルミニウムバッファ層を含む。
エッチング工程の間、窒化ガリウム層および窒化アルミ
ニウムバッファ層は両者とも、サファイア基板を選択的
に露出させるためにエッチングされる。他の実施形態に
おいては、サファイア基板も、溝がサファイア基板に延
在するように、選択的にエッチングされる。
【００１３】横方向成長は、好適には、窒化ガリウム側
壁を窒化ガリウム頂部の上に横方向成長させることによ
ってペンディオエピタキシャルに進行し、それによって
窒化ガリウム半導体層を形成する。ペンディオエピタキ
シャル成長の前に、窒化ガリウム頂部は、窒化ガリウム
上と比較してその上への窒化ガリウの核生成を減少させ
るマスクでマスクされる。
【００１４】本発明の他の側面によれば、溝底は、マス
クでマスクされ、それによってサファイア基板を露出さ
せる必要性がなくなる。すなわち、サファイア基板上の
下層の窒化ガリウム層は、下層の窒化ガリウムにおける
少なくとも一つの柱および下層の窒化ガリウム層におけ
る少なくとも一つの溝を規定するために、エッチングさ
れる。少なくとも一つの柱は頂部および側壁を含み、少
なくとも一つの溝は溝底を含む。少なくとも一つの底は
マスクでマスクされ、少なくとも一つの柱の側壁は少な
くとも一つの溝の中に横方向成長され、それによって窒
化ガリウム半導体層を形成する。上述のように、柱の頂
部もマスクされる。好適には、少なくとも一つの底およ
び少なくとも一つの頂部が、例えば横方向頂部および底
上にはマスクを形成するが、側壁上にはマスクを形成し
ない方向性堆積を行うことによって、同時にマスクされ
る。上述したように、窒化アルミニウムバッファ層が存
在する時、それは柱および溝を規定するためにエッチン
グされ、あるいは、その窒化アルミニウムバッファ層上
にマスクが形成される。他の例では、溝底は窒化ガリウ
ム層自身に位置し、窒化ガリウム溝底は上述のようにマ
スクされる。
【００１５】本発明による窒化ガリウム半導体構造体の
実施形態は、サファイア基板およびこのサファイア基板
上の下層の窒化ガリウム層を含むことができる。下層の
窒化ガリウム層は、その中に少なくとも一つの柱および
少なくとも一つの溝を含む。少なくとも一つの柱は窒化
ガリウム頂部および窒化ガリウム側壁を含む。少なくと
も一つの溝はサファイア底を含む。横方向の窒化ガリウ
ム層は、少なくとも一つの柱の窒化ガリウム側壁から少
なくとも一つの溝に横方向に延在する。好ましい実施形
態においては、少なくとも一つの柱がそれぞれ窒化ガリ
ウム頂部、窒化ガリウム側壁およびサファイア側壁を含
み、少なくとも一つの溝がサファイア底を含むように、
少なくとも一つの溝がサファイア基板に延在する。サフ
ァイア底は、好適には、その上に縦方向の窒化ガリウム
層がなく、サファイア底の幅に対するサファイア側壁の
高さの比が約１／４を超える。サファイア底上にマスク
が含まれてもよく、サファイア基板と下層の窒化ガリウ
ム層との間に窒化アルミニウムバッファ層も含まれても
よい。窒化ガリウム頂部の上にマスクが含まれてもよ
い。底の上のマスクおよび頂部の上のマスクは好適には
同一材料からなる。
【００１６】本発明による窒化ガリウム半導体構造体の
他の実施形態はまた、サファイア基板およびこのサファ
イア基板上の下層の窒化ガリウム層を含むことができ
る。下層の窒化ガリウム層は、その中に少なくとも一つ
の柱および少なくとも一つの溝を含む。少なくとも一つ
の柱は、窒化ガリウム頂部および窒化ガリウム側壁を含
み、少なくとも一つの溝は溝底を含む。少なくとも一つ
の溝底の上にマスクが含まれ、窒化ガリウム層は少なく
とも一つの柱の窒化ガリウム側壁から少なくとも一つの
溝の中に横方向に延在する。好ましい実施形態において
は、溝底はサファイア底である。マスクは、好適には溝
底の上のマスクと同一材料からなる窒化ガリウム頂部の
上に設けられる。上述のように、窒化アルミニウムバッ
ファ層もまた設けられる。少なくとも一つのマイクロエ
レクトロニックデバイスが窒化ガリウム半導体層に形成
される。
【００１７】したがって、低欠陥密度を有することがで
きる窒化ガリウム半導体層を成長させるための基板とし
てサファイアを使用することができる。それによって、
低コストおよび／または高い入手可能性の窒化ガリウム
デバイスが提供される。
【００１８】（発明を実施するための最良の形態）以
下、この発明の好適な実施形態について添付図面を参照
しながらより完全に説明する。この発明は、しかしなが
ら、多くの異なる形態で実施することができ、以下に述
べる実施形態に限定されると解釈されてはならない。む
しろ、これらの実施形態は、この開示が完全かつ完璧
で、当業者にこの発明の範囲を十分に伝えるように、提
供されるものである。図においては、明確さのために、
層および領域の厚さを誇張してある。全体を通して同様
な符号は同様の要素を指す。層、領域または基板のよう
な要素が他の要素の「上」にあると言うときは、それは
他の要素の上に直接形成することもできるし、あるい
は、介在する要素が存在してもよいことが理解されるで
あろう。さらに、ここに説明し、図示する各実施形態は
その相補的な導電型の実施形態も同様に含むものであ
る。
【００１９】図１−図５を参照して、本発明の実施形態
による窒化ガリウム半導体構造体の製造方法を説明す
る。図１に示すように、下層の窒化ガリウム層１０４が
基板１０２上に成長される。基板１０２は、好適には
（０００１）（ｃ面）方位、また好適には窒化アルミニ
ウムおよび／または窒化ガリウムバッファ層１０２ｂを
含むサファイア（Ａｌ2 Ｏ3 ）基板１０２ａを含む。こ
こで用いられる結晶学的な指定の約束は当業者にとって
周知であり、更に説明する必要はない。窒化ガリウム層
１０４は厚さが０．５μｍと２．０μｍとの間であり、
コールドウォール縦型誘導加熱有機金属気相エピタキシ
ーシステムにおいて、２６μｍｏｌ／ｍｉｎのトリエチ
ルガリウム、１５００ｓｃｃｍのアンモニアおよび３０
００ｓｃｃｍの水素希釈ガスを用いて、サファイア基板
１０２ａ上に成長された低温（６００℃）窒化アルミニ
ウムバッファ層および／または低温（５００℃）窒化ガ
リウムバッファ層１０２ｂの上に１０００℃で成長され
る。窒化アルミニウムバッファ層を含むサファイア基板
上の窒化ガリウム層の成長については、Appl.Phys.Let
t.42(5),March 1,1983,pp.427-429のYoshida らによる
ＡｌＮコートサファイア基板を用いて反応性分子線エピ
タキシーによりエピタキシャル成長されたＧａＮ膜の電
気的およびルミネッセント特性の改善という題名の刊行
物、Appl.Phys.Lett.48(5),February 1986,pp.353-355
のAmano らによるＡｌＮバッファ層を用いた高品質Ｇａ
Ｎ膜の有機金属気相エピタキシャル成長という題名の刊
行物、J.Appl.Phys.73(9),May 1,1993,pp.4700-4702 の
Kuzniaらによるサファイア基板上の高品質単結晶ＧａＮ
の成長に及ぼすバッファ層の影響という題名の刊行物、
Japanese Journal of Applied Physics,Vol.30,No.10A,
October 1991,pp.L1705-L1707のNakamuraらによるＧａ
Ｎバッファ層を用いたＧａＮ成長という題名の刊行物、
および、Journal of Electronic Materials,Vol.24,No.
4,1995,pp.269-273 のDoverspikeによるＣ面およびＡ面
サファイア上に成長されたＧａＮ膜の性質に及ぼすＧａ
ＮおよびＡｌＮバッファ層の影響という題名の刊行物に
記述されている。その開示が参考のためにここに挙げら
れる。
【００２０】更に図１を参照すると、下層の窒化ガリウ
ム層１０４はその中に複数の側壁１０５を含む。当業者
により、側壁１０５は、「メサ（mesa）」、「ペデスタ
ル（pedestals)」または「カラム（column）」とも呼ば
れる複数の間隔のあいた柱によって規定されていると考
えてもよい。側壁１０５はまた、下層の窒化ガリウム層
１０４にある「井戸」とも呼ばれる複数の溝によって規
定されていると考えてもよい。側壁１０５はまた、一連
の交互に並んだ溝１０７および柱１０６によって規定さ
れていると考えてもよい。更に、単一の柱１０６を設け
てもよく、これはその単一の柱に隣接する少なくとも一
つの溝１０７によって規定されていると考えてもよい。
側壁１０５を規定する柱１０６および溝１０７は、選択
エッチングおよび／または選択エピタキシャル成長およ
び／または他の従来技術によって製造することができる
ことが理解されるであろう。更に、側壁は基板１０２に
対して直交している必要はなく、それに対して傾斜して
いてもよいことも理解されるであろう。最後に、側壁１
０５は図１においては断面で示されているが、柱１０６
および溝１０７は真っ直ぐなＶ形状または他の形状をし
た延びた領域を規定することも理解されるであろう。図
１に示すように、溝１０７は好適にはバッファ層１０２
ｂおよび基板１０２ａに延在し、その結果、続く窒化ガ
リウム成長は溝底の上よりも側壁１０５上に優先的に起
こる。
【００２１】図２を参照すると、下層の窒化ガリウム層
１０４の側壁１０５は横方向成長されて溝１０７の中に
横方向の窒化ガリウム層１０８ａを形成する。窒化ガリ
ウムの横方向成長は、１０００−１１００℃および４５
Ｔｏｒｒで得られる。１３−３９μｍｏｌ／ｍｉｎの前
駆体ＴＥＧおよび１５００ｓｃｃｍのＮＨ3 を３０００
ｓｃｃｍのＨ2 希釈ガスと組み合わせて用いてもよい。
窒化ガリウム合金が形成されるならば、これに加えて例
えばアルミニウムまたはインジウムの従来の前駆体も用
いてもよい。ここで用いられるように、「横方向（late
ral)」という用語は側壁１０５と直交する方向を意味す
る。側壁１０５からの横方向成長中に柱１０６上にも何
らかの縦方向成長が起こることも理解されるであろう。
ここで用いられるように、「縦方向（vertical）」とい
う用語は側壁１０５と平行な方向を意味する。
【００２２】窒化ガリウムの成長中にサファイア基板が
気相にさらされると、窒化ガリウムがサファイア上に核
生成することが分かった。よって、窒化ガリウムの縦方
向成長がサファイアの溝底から起こり、これは、窒化ガ
リウム側壁の少なくとも一つの溝の中への横方向成長と
干渉し得る。あるいは、アンモニアの存在により、サフ
ァイアの表面の露出した領域は、窒化アルミニウムに変
換される。不幸なことに、窒化ガリウムは窒化アルミニ
ウム上で良好に核生成することができ、それによって溝
底からの窒化ガリウムの縦方向成長が可能となり、これ
が窒化ガリウム側壁の横方向成長と干渉し得る。
【００２３】サファイアの表面の露出した領域の窒化ア
ルミニウムへの変換は、窒化ガリウムを成長させるため
に高い成長温度を用いることによって減少させることが
でき、好適にはなくすことができる。例えば、従来の約
１０００℃の温度よりも約１１００℃の温度を用いても
よい。しかしながら、これでもなお、サファイア基板の
底の上への窒化ガリウムの核生成を防げない。
【００２４】再び図２を参照すると、本発明によれば、
サファイアの溝底１０７ａからの窒化ガリウムの縦方向
成長が、少なくとも一つの柱の窒化ガリウム側壁を少な
くとも一つの溝の中に横方向成長させる工程と干渉する
のを防止するために、十分に深くエッチングされる。例
えば、サファイア溝の幅ｘに対するサファイア側壁の高
さｙの比は少なくとも１／４とされる。窒化ガリウムの
成長中の横方向成長に対する縦方向成長の比によって、
他の比を用いてもよい。以下に述べる条件の下で、窒化
ガリウムの横方向成長速度を縦方向成長速度よりも速く
することができる。これらの条件の下で、および、十分
に深い溝を用いて、柱からの側壁成長は、サファイア基
板上の窒化ガリウムの核生成を生じる溝内の縦方向窒化
ガリウム成長が横方向成長と干渉する前に、溝の上で会
合することができる。
【００２５】次に図３を参照すると、横方向窒化ガリウ
ム層１０８ａの成長を続けると、下層の窒化ガリウム層
１０４の上、特に柱１０６の上に縦方向成長が起きて縦
方向の窒化ガリウム層１０８ｂが形成される。縦方向成
長の成長条件は、図２に関連して説明したものと同じで
ある。図３にも示されているように、溝１０７への継続
した縦方向成長が溝の底に起こる。ボイド１０９は好適
には横方向窒化ガリウム層１０８ａと溝底１０７ａとの
間に残す。
【００２６】次に図４を参照すると、横方向成長の前部
が界面１０８ｃにおける溝１０７で会合して溝内に連続
的な窒化ガリウム半導体層を形成するまで成長を続ける
ことができる。全成長時間は約６０分である。図５に示
すように、その後横方向窒化ガリウム半導体層１０８ａ
にマイクロエレクトロニックデバイス１１０が形成され
る。縦方向窒化ガリウム層１０８ｂにもデバイスを形成
してもよい。
【００２７】したがって、図５において、本発明の実施
形態による窒化ガリウム半導体構造体１００を説明す
る。窒化ガリウム構造体１００は基板１０２を含む。こ
の基板は、サファイア基板１０２ａおよびこのサファイ
ア基板１０２ａ上の窒化アルミニウムバッファ層１０２
ｂを含む。窒化アルミニウムおよび／または窒化ガリウ
ムバッファ層１０２ｂは約２００−３００Åである。
【００２８】下層の窒化ガリウム層１０４は、基板１０
２ａと反対側のバッファ層１０２ｂの上にも含まれてい
る。下層の窒化ガリウム層１０４は、厚さが約０．５μ
ｍと２．０μｍとの間であり、有機金属気相エピタキシ
ー（ＭＯＶＰＥ）を用いて形成される。下層の窒化ガリ
ウム層は一般に、望ましくない比較的高い欠陥密度を有
する。例えば、約１０8 ｃｍ-2と１０10ｃｍ-2との間の
転位密度が下層の窒化ガリウム層に存在する。これらの
高い欠陥密度は、バッファ層１０２ｂと下層の窒化ガリ
ウム層１０４との間の格子定数の不整合および／または
他の原因により発生する。これらの高い欠陥密度は、下
層の窒化ガリウム層１０４に形成されるマイクロエレク
トロニックデバイスの性能に強い影響を与える。
【００２９】図５の説明を更に続けると、下層の窒化ガ
リウム層１０４は、複数の柱１０６および／または複数
の溝１０７によって規定される複数の側壁１０５を含
む。上述のように、側壁は傾斜してもよく、種々の延び
た形状であってもよい。柱１０６は窒化ガリウム頂部、
窒化ガリウム側壁およびサファイア側壁を含み、少なく
とも一つの溝はサファイア底１０７ａを含む。サファイ
ア底１０７ａは、好適にはその上に縦方向の窒化ガリウ
ム層がない。サファイア底の幅に対するサファイア側壁
の高さの比は好適には少なくとも１／４である。
【００３０】図５の説明を続けると、横方向窒化ガリウ
ム層１０８ａは下層の窒化ガリウム層１０４の複数の側
壁１０５から延在する。横方向窒化ガリウム層１０８ａ
は、有機金属気相エピタキシーを用いて、約１０００−
１１００℃および４５Ｔｏｒｒで形成される。横方向窒
化ガリウム層１０８ａを形成するために、１３−３９μ
ｍｏｌ／ｍｉｎのトリエチルガリウム（ＴＥＧ）の前駆
体および１５００ｓｃｃｍのアンモニア（ＮＨ3 ）を３
０００ｓｃｃｍのＨ2 希釈ガスと組み合わせて用いても
よい。窒化ガリウム半導体構造体１００は、柱１０６か
ら縦方向に延在する縦方向窒化ガリウム層１０８ｂも含
む。
【００３１】図５に示すように、横方向窒化ガリウム層
１０８ａは、界面１０８ｃで会合して溝内に連続的な横
方向窒化ガリウム半導体層１０８ａを形成する。下層の
窒化ガリウム層１０４における転位密度は一般的に、下
層の窒化ガリウム層１０４から縦方向のものと同一の密
度を有する側壁１０５から横方向に伝播しないことが分
かった。よって、横方向窒化ガリウム層１０８ａは、比
較的低い欠陥密度、例えば１０4 ｃｍ-2以下の欠陥密度
を有することができる。したがって、横方向窒化ガリウ
ム層１０８ｂは、デバイス品質の窒化ガリウム半導体材
料を形成する。よって、図５に示すように、横方向窒化
ガリウム半導体層１０８ｂにマイクロエレクトロニック
デバイス１１０が形成される。横方向成長は側壁１０５
から起こるので、図５の窒化ガリウム半導体構造体１０
０を製造するためにマスクを用いる必要がないことも理
解されるであろう。
【００３２】図６−１０は本発明による他の実施形態を
示す。図６に示すように、マスク２０１が溝底１０７ａ
´の上に形成される。溝底１０７ａ´上にマスク２０１
を形成する時、その溝はサファイア基板１０２ａにエッ
チングする必要はない。むしろ、図６に示すように、溝
は、窒化アルミニウムバッファ層１０２ｂを通してのみ
エッチングされる。しかしながら、当業者により、図１
に示すように、溝はサファイア基板１０２ａにもエッチ
ングされ、サファイア基板における溝底１０７ａはマス
ク２０１でマスクされることが理解されるであろう。更
に他の例においては、溝は、図６に示すように窒化アル
ミニウムバッファ層１０２ｂを完全に貫通してというよ
りも、窒化アルミニウムバッファ層１０２ｂの中に部分
的にのみエッチングされる。更に別の例においては、溝
は窒化アルミニウムバッファ層１０２ｂにエッチングさ
れる必要はなく、むしろマスク２０１が窒化アルミニウ
ムバッファ層１０２ｂの露出した部分の上に形成され
る。更に別の例においては、溝は窒化アルミニウムバッ
ファ層に延在せず、むしろ窒化ガリウム層１０４の内部
で終端し、マスク２０１は窒化ガリウム底の上に形成さ
れる。最後に、マスク２０１は窒化アルミニウムバッフ
ァ層１０２ｂと同一の厚さを有するように示されている
が、同一の厚さを有している必要はないことが理解され
るであろう。むしろ、それはより薄いか、より厚い。
【００３３】本発明によれば、窒化ガリウムは、二酸化
ケイ素、窒化ケイ素およびタングステンのようないくつ
かの金属のようないくつかの非晶質および結晶質の材料
の上では、感知できるほどに核生成しないことが分かっ
た。したがって、二酸化ケイ素、窒化ケイ素および／ま
たはタングステンのようなマスク材料を成長させるため
に、熱的蒸着または電子ビーム蒸着のような「照準線」
成長技術が用いられる。窒化ガリウムはマスク上では明
確には核生成しないので、柱の側壁からのみ成長が開始
するようにすることができる。図６−１０の残りのプロ
セス工程は図１−５のそれに対応し、ここで再び説明を
する必要がない。
【００３４】図１１−１６は本発明による更に他の実施
形態を示す。図１１−１６において、サファイア基板１
０２ａは、図１−５に関連して説明したように、サファ
イア底からの窒化ガリウムの縦方向成長が、少なくとも
一つの柱の窒化ガリウム側壁を少なくとも一つの溝内に
横方向成長させる工程と干渉するのを防止するために十
分に深くエッチングされるが、ここで再び説明する必要
はない。しかしながら、図１−５と対照的に、図１１−
１６においては、二酸化ケイ素、窒化ケイ素および／ま
たはタングステンマスク２０９のようなマスクが下層の
窒化ガリウム層１０４上に含まれる。マスク２０９は厚
さが約１０００Åまたはそれ以下の厚さを有し、二酸化
ケイ素および／または窒化ケイ素の低圧化学気相成長
（ＣＶＤ）を用いて下層の窒化ガリウム層１０４の上に
形成される。あるいは、タングステンを形成するために
電子ビームまたは熱的蒸着が用いられる。マスク２０９
は、従来のフォトリソグラフィー技術を用いて、その中
に開口のアレイが形成されるようにパターニングされ
る。
【００３５】図１１に示すように、下層の窒化ガリウム
層が開口のアレイを通じてエッチングされ、下層の窒化
ガリウム層１０４における複数の柱１０６およびそれら
の間の複数の溝１０７を規定する。柱のそれぞれは、側
壁１０５およびその上にマスク２０９を有する頂部を含
む。柱１０６および溝１０７は好適には上述のようにマ
スキングおよびエッチングによって形成されるが、柱
は、下層の窒化ガリウム層から柱を選択的に成長させ、
次に柱の頂部の上にキャッピング層を形成することによ
っても形成されることが理解されるであろう。選択成長
と選択エッチングとの組み合わせも用いられる。
【００３６】図１２に示すように、下層の窒化ガリウム
層１０４の側壁１０５は横方向成長されて、溝１０７内
の横方向窒化ガリウム層１０８ａを形成する。横方向成
長は上述のように進行する。柱１０６の頂部の上の成長
および／または核生成はマスク２０９により減少し、好
適にはなくなることが理解されるであろう。
【００３７】図１３を参照すると、横方向窒化ガリウム
層１０８ａの成長を続けると、開口のアレイを通じて横
方向窒化ガリウム層１０８ａの縦方向の成長が起きる。
縦方向成長の条件は、図１２に関連して説明したものと
同じである。
【００３８】次に図１４を参照すると、横方向窒化ガリ
ウム層１０８ａの成長を続けると、マスク２０９上に横
方向成長が起きて、横方向窒化ガリウム層１０８ｂが形
成される。この成長の成長条件は、図１２に関連して説
明したものと同じである。
【００３９】次に図１５を参照すると、横方向成長の前
部が界面１０８ｃにおける溝１０７で会合して溝内に連
続的な横方向窒化ガリウム半導体層１０８ａを形成する
まで成長を続けることができる。
【００４０】更に図１５を参照すると、横方向成長の前
部が界面１０８ｄにおけるマスク２０９上で会合して連
続的な横方向窒化ガリウム半導体層１０８ｂを形成する
まで成長を続けることができる。全成長時間は約６０分
である。単一の連続成長工程が用いられる。図１６に示
すように、その後横方向窒化ガリウム半導体層１０８ａ
にマイクロエレクトロニックデバイス１１０が形成され
る。横方向窒化ガリウム層１０８ｂにマイクロエレクト
ロニックデバイスを形成してもよい。
【００４１】最後に、図１７−２２を参照して、本発明
の更に他の実施形態を説明する。図１７−２２は、図６
−１０に示されているように溝１０７の底の上のマスク
２０１を、図１１に示されているように柱１０６の頂部
の上のマスク２０９と組み合わせたものである。溝の底
のマスク２０１および柱１０６の頂部の上のマスク２０
９は、好適には同時に形成され、好適には同一の材料か
らなることが理解されるであろう。したがって、例え
ば、二酸化ケイ素、窒化ケイ素および／またはタングス
テンのような金属のようなマスク材料の熱的蒸着または
電子ビーム蒸着のような照準線堆積技術が用いられる。
エッチング工程の後にマスク材料が形成されるならば、
それは縦方向の表面、すなわち柱１０６の最表面および
溝１０７の底面（底）のみを覆う。窒化ガリウムは好適
にはほとんど核生成せず、もしマスク２０１および２０
９上で全く核生成しなければ、窒化ガリウムは好適には
柱の側壁１０５から成長するのみである。別の例では、
マスク２０１および２０９は、異なる材料からなり、お
よび／または、異なる厚さである。図１７−２２の残り
の工程は図１１−１６と同様であり、再び詳細に説明す
る必要はない。
【００４２】マスク２０１は、基板１０２ａの露出した
サファイア底、層１０２ｂの露出した窒化アルミニウム
底、あるいは、層１０４の露出した窒化ガリウム底の上
に形成されることが理解されるであろう。言い換える
と、溝は、窒化ガリウム層１０４を完全に貫通して窒化
ガリウム層１０４に部分的に、窒化アルミニウム層１０
２ｂを完全に貫通して窒化アルミニウムバッファ層１０
２ｂに部分的に、および／またはサファイア基板１０２
ａに部分的に、エッチングされる。更に、マスク２０１
の厚さは窒化アルミニウム層１０２ｂよりも薄いか厚
い。したがって、窒化ガリウム半導体層の成長のために
サファイア基板を用いることができ、それによって低コ
ストおよび／または高い入手可能性が得られる。
【００４３】図面および明細書において、この発明の典
型的な実施形態を開示した。特定の用語が使用された
が、それらは一般的および記述的な意味で使用されたに
過ぎず、限定の目的ではなく、この発明の範囲は以下の
請求項に記載される。
【図面の簡単な説明】
【図１】この発明による、中間製造工程の間の第１の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図２】この発明による、中間製造工程の間の第１の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図３】この発明による、中間製造工程の間の第１の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図４】この発明による、中間製造工程の間の第１の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図５】この発明による、中間製造工程の間の第１の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図６】この発明による、中間製造工程の間の他の窒化
ガリウムマイクロエレクトロニック構造体の断面図であ
る。
【図７】この発明による、中間製造工程の間の他の窒化
ガリウムマイクロエレクトロニック構造体の断面図であ
る。
【図８】この発明による、中間製造工程の間の他の窒化
ガリウムマイクロエレクトロニック構造体の断面図であ
る。
【図９】この発明による、中間製造工程の間の他の窒化
ガリウムマイクロエレクトロニック構造体の断面図であ
る。
【図１０】この発明による、中間製造工程の間の他の窒
化ガリウムマイクロエレクトロニック構造体の断面図で
ある。
【図１１】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１２】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１３】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１４】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１５】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１６】この発明による、中間製造工程の間の更に他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１７】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１８】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図１９】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図２０】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図２１】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【図２２】この発明による、中間製造工程の間のなお他
の窒化ガリウムマイクロエレクトロニック構造体の断面
図である。
【符号の説明】
１００ 窒化ガリウム半導体構造体 １０２ 基板 １０２ａ サファイア基板 １０４ 下層の窒化ガリウム層 １０５ 側壁 １０６ 柱 １０７ 溝 １０８ａ 横方向窒化ガリウム層 １０８ｂ 縦方向窒化ガリウム層 ２０１ マスク ２０９ マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・ジェイ・リンシカム アメリカ合衆国 ノースカロライナ州 27501アンギア クロスリンク ドライブ 474 (72)発明者 ロバート・エフ・デービス アメリカ合衆国 ノースカロライナ州 27612ローリー カルトン ドライブ 5705 Ｆターム(参考） 5F041 CA40 CA65 CA67 CA74 CA75 5F045 AA04 AB14 AC07 AC12 AD14 AE23 AF09 BB12 HA02 HA24

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 サファイア基板上の下層の窒化ガリウム
    層をエッチングして、上記サファイア基板を選択的に露
    出させるとともに、上記下層の窒化ガリウム層に少なく
    とも一つの柱および少なくとも一つの溝を規定し、上記
    少なくとも一つの柱はそれぞれ窒化ガリウム頂部および
    窒化ガリウム側壁を含み、上記少なくとも一つの溝はサ
    ファイア底を含む工程と、 サファイア上と比較してその上の窒化ガリウムの核生成
    を減少させるマスクで上記サファイア底をマスクする工
    程と、 上記少なくとも一つの柱の上記窒化ガリウム側壁を上記
    少なくとも一つの溝に横方向成長させ、それによって窒
    化ガリウム半導体層を形成する工程とを有する窒化ガリ
    ウム半導体層の製造方法。
  2. 【請求項２】 サファイア基板上の下層の窒化ガリウム
    層をエッチングして、上記下層の窒化ガリウム層におけ
    る少なくとも一つの柱および上記下層の窒化ガリウム層
    における少なくとも一つの溝を規定し、上記少なくとも
    一つの柱は頂部および側壁を含み、上記少なくとも一つ
    の溝は底を含む工程と、 上記少なくとも一つの底をマスクでマスキングする工程
    と、 上記少なくとも一つの柱の上記側壁を上記少なくとも一
    つの溝に横方向成長させ、それによって窒化ガリウム半
    導体層を形成する工程とを有する窒化ガリウム半導体層
    の製造方法。
  3. 【請求項３】 上記エッチングする工程は、上記下層の
    窒化ガリウム層をエッチングして上記サファイア基板を
    露出させ、それによって少なくとも一つのサファイア底
    を形成する工程を有し、 上記マスキングする工程は、上記少なくとも一つのサフ
    ァイア底を、サファイア上と比較してその上の窒化ガリ
    ウムの核生成を減少させるマスクでマスキングする工程
    を有することを特徴とする請求項２記載の方法。
  4. 【請求項４】 上記エッチングする工程は、 上記サファイア基板上の上記下層の窒化ガリウム層なら
    びに窒化アルミニウムおよび／または窒化ガリウムバッ
    ファ層をエッチングして、上記下層の窒化ガリウム層お
    よび上記バッファ層における少なくとも一つの柱ならび
    に上記下層の窒化ガリウム層および上記バッファ層にお
    ける少なくとも一つの溝を規定し、上記少なくとも一つ
    の柱は頂部および側壁を含み、上記少なくとも一つの溝
    は窒化アルミニウム底を含むことを特徴とする請求項２
    記載の方法。
  5. 【請求項５】 上記マスキングする工程は、 上記サファイア基板上の上記下層の窒化ガリウム層なら
    びに窒化アルミニウムおよび／または窒化ガリウムバッ
    ファ層ならびに上記サファイア基板をエッチングして、
    上記下層の窒化ガリウム層、上記バッファ層および上記
    サファイア基板における少なくとも一つの柱ならびに上
    記下層の窒化ガリウム層、上記バッファ層および上記サ
    ファイア基板における少なくとも一つの溝を規定し、上
    記少なくとも一つの柱は頂部および側壁を含み、上記少
    なくとも一つの溝はサファイア底を含むことを特徴とす
    る請求項２記載の方法。
  6. 【請求項６】 上記横方向成長させる工程は、上記少な
    くとも一つの柱の上記窒化ガリウム側壁を上記窒化ガリ
    ウム頂部上に横方向成長させ、それによって窒化ガリウ
    ム半導体層を形成する工程を有することを特徴とする請
    求項２記載の方法。
  7. 【請求項７】 サファイア基板上の下層の窒化ガリウム
    層をエッチングして、上記下層の窒化ガリウム層におけ
    る少なくとも一つの柱および上記下層の窒化ガリウム層
    における少なくとも一つの溝を規定し、上記少なくとも
    一つの柱は窒化ガリウム頂部および窒化ガリウム側壁を
    含み、上記少なくとも一つの溝は溝底を含む工程と、 上記少なくとも一つの柱の上記窒化ガリウム側壁を上記
    少なくとも一つの溝に横方向成長させ、それによって窒
    化ガリウム半導体層を形成する工程とを有し、 上記横方向成長させる工程に先立って、上記溝底からの
    窒化ガリウムの縦方向成長が、上記少なくとも一つの柱
    の上記窒化ガリウム側壁を上記少なくとも一つの溝に横
    方向成長させる工程と干渉するのを防止するために、上
    記サファイア基板および上記下層の窒化ガリウム層のう
    ちの少なくとも一つを処理する工程を行い、 上記処理する工程は、上記溝底をマスクでマスキングす
    る工程を有する窒化ガリウム半導体層の製造方法。
  8. 【請求項８】 サファイア基板と、 上記サファイア基板上の下層の窒化ガリウム層であっ
    て、上記下層の窒化ガリウム層はその中に少なくとも一
    つの柱および少なくとも一つの溝を含み、上記少なくと
    も一つの柱は窒化ガリウム頂部および窒化ガリウム側壁
    を含み、上記少なくとも一つの溝はサファイア底を含む
    ものと、 上記サファイア底の上のマスクと、 上記少なくとも一つの柱の上記窒化ガリウム側壁から上
    記少なくとも一つの溝に横方向に延在する横方向窒化ガ
    リウム層とを有する窒化ガリウム半導体構造体。
  9. 【請求項９】 上記サファイア基板と上記下層の窒化ガ
    リウム層との間の窒化アルミニウムおよび／または窒化
    ガリウムバッファ層を更に有し、上記少なくとも一つの
    柱および上記少なくとも一つの溝は上記バッファ層を通
    って延在していることを特徴とする請求項８記載の構造
    体。
  10. 【請求項１０】 上記横方向窒化ガリウム層は更に上記
    窒化ガリウム頂部上に延在し、それによって窒化ガリウ
    ム半導体層を形成していることを特徴とする請求項８記
    載の構造体。
  11. 【請求項１１】 サファイア基板と、 上記サファイア基板上の下層の窒化ガリウム層であっ
    て、上記下層の窒化ガリウム層はその中に少なくとも一
    つの柱および少なくとも一つの溝を含み、上記少なくと
    も一つの柱はそれぞれ窒化ガリウム頂部および窒化ガリ
    ウム側壁を含み、上記少なくとも一つの溝は溝底を含む
    ものと、 上記少なくとも一つの溝底の上のマスクと、 上記少なくとも一つの柱の上記窒化ガリウム側壁から上
    記少なくとも一つの溝に横方向に延在する横方向窒化ガ
    リウム層とを有する窒化ガリウム半導体構造体。
  12. 【請求項１２】 上記溝底はサファイア溝底であること
    を特徴とする請求項１１記載の構造体。
  13. 【請求項１３】 上記サファイア基板と上記下層の窒化
    ガリウム層との間の窒化アルミニウムバッファおよび／
    または窒化ガリウムバッファ層を更に有し、上記少なく
    とも一つの柱および上記少なくとも一つの溝は上記バッ
    ファ層に延在していることを特徴とする請求項１１記載
    の構造体。
  14. 【請求項１４】 上記サファイア基板と上記下層の窒化
    ガリウム層との間の窒化アルミニウムバッファ層を更に
    有し、上記少なくとも一つの柱および上記少なくとも一
    つの溝は上記バッファ層を通って延在していることを特
    徴とする請求項１１記載の構造体。
  15. 【請求項１５】 上記サファイア基板と上記下層の窒化
    ガリウム層との間の窒化アルミニウムバッファ層を更に
    有し、上記少なくとも一つの柱および上記少なくとも一
    つの溝は上記バッファ層を通って上記サファイア基板に
    延在していることを特徴とする請求項１１記載の構造
    体。
  16. 【請求項１６】 上記横方向窒化ガリウム層は更に上記
    窒化ガリウム頂部上に延在し、それによって窒化ガリウ
    ム半導体層を形成していることを特徴とする請求項１１
    記載の構造体。
  17. 【請求項１７】 上記窒化ガリウム半導体層における少
    なくとも一つのマイクロエレクトロニックデバイスを更
    に有することを特徴とする請求項１１記載の構造体。
JP2002048444A 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法 Expired - Fee Related JP4410972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/441,753 1999-11-17
US09/441,753 US6521514B1 (en) 1999-11-17 1999-11-17 Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001537783A Division JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法

Publications (2)

Publication Number Publication Date
JP2002334845A true JP2002334845A (ja) 2002-11-22
JP4410972B2 JP4410972B2 (ja) 2010-02-10

Family

ID=23754137

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001537783A Expired - Lifetime JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法
JP2002048445A Expired - Fee Related JP4223219B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法
JP2002048444A Expired - Fee Related JP4410972B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2001537783A Expired - Lifetime JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法
JP2002048445A Expired - Fee Related JP4223219B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法

Country Status (9)

Country Link
US (5) US6521514B1 (ja)
EP (2) EP2302665A1 (ja)
JP (3) JP4017140B2 (ja)
KR (1) KR100810192B1 (ja)
CN (1) CN100364051C (ja)
AT (1) ATE537555T1 (ja)
AU (1) AU7992900A (ja)
CA (1) CA2392041C (ja)
WO (1) WO2001037327A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109424A (ja) * 2003-02-14 2005-04-21 Osram Opto Semiconductors Gmbh 多数の半導体基体の製造方法および電子的な半導体基体
JP2006511341A (ja) * 2002-12-18 2006-04-06 ゼネラル・エレクトリック・カンパニイ 結晶成長のための温度制御が改良された高圧高温装置
JP2015065465A (ja) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法

Families Citing this family (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
WO2002013245A1 (en) 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
KR20050077902A (ko) 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR101094403B1 (ko) * 2004-01-29 2011-12-15 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
CN100387547C (zh) 2004-05-06 2008-05-14 旭硝子株式会社 层积电介质的制造方法
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
EP1831919A2 (en) * 2004-10-28 2007-09-12 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
CN1300387C (zh) * 2004-11-12 2007-02-14 南京大学 无掩膜横向外延生长高质量氮化镓
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
KR101329388B1 (ko) * 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
WO2007064689A1 (en) 2005-12-02 2007-06-07 Nitronex Corporation Gallium nitride material devices and associated methods
US8435879B2 (en) 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
KR101203692B1 (ko) * 2006-02-16 2012-11-21 삼성전자주식회사 펜데오 에피탁시 성장용 기판 및 그 형성 방법
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20100269819A1 (en) * 2006-08-14 2010-10-28 Sievers Robert E Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039534A2 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US8453665B2 (en) * 2007-03-15 2013-06-04 The University Of Akron Self-acting self-circulating fluid system without external pressure source and use in bearing system
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010532916A (ja) * 2007-07-12 2010-10-14 ラティス パワー （チアンシ） コーポレイション 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
KR101226077B1 (ko) * 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP4247413B1 (ja) * 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9250249B2 (en) 2008-09-08 2016-02-02 Enzo Biochem, Inc. Autophagy and phospholipidosis pathway assays
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5685379B2 (ja) * 2010-01-28 2015-03-18 株式会社豊田中央研究所 窒化物半導体装置の製造方法
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
WO2011146015A1 (en) 2010-05-18 2011-11-24 Agency For Science, Technology And Research Method of forming a light emitting diode structure and a light emitting diode structure
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR20120082715A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
JP5731455B2 (ja) * 2012-09-07 2015-06-10 日本電信電話株式会社 光変調器およびその製造方法
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
KR102423219B1 (ko) 2014-12-18 2022-07-20 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
JP2016174054A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
EP0193830A3 (en) 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4985742A (en) * 1989-07-07 1991-01-15 University Of Colorado Foundation, Inc. High temperature semiconductor devices having at least one gallium nitride layer
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511341A (ja) * 2002-12-18 2006-04-06 ゼネラル・エレクトリック・カンパニイ 結晶成長のための温度制御が改良された高圧高温装置
JP2005109424A (ja) * 2003-02-14 2005-04-21 Osram Opto Semiconductors Gmbh 多数の半導体基体の製造方法および電子的な半導体基体
JP2015065465A (ja) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法

Also Published As

Publication number Publication date
US20030207551A1 (en) 2003-11-06
CN1409868A (zh) 2003-04-09
JP2003514392A (ja) 2003-04-15
US20010041427A1 (en) 2001-11-15
KR100810192B1 (ko) 2008-03-06
JP4017140B2 (ja) 2007-12-05
EP1232520B1 (en) 2011-12-14
WO2001037327A1 (en) 2001-05-25
KR20020067520A (ko) 2002-08-22
US6545300B2 (en) 2003-04-08
AU7992900A (en) 2001-05-30
US6489221B2 (en) 2002-12-03
CA2392041C (en) 2007-05-29
US6686261B2 (en) 2004-02-03
US7217641B2 (en) 2007-05-15
JP2002343729A (ja) 2002-11-29
US20040152321A1 (en) 2004-08-05
US6521514B1 (en) 2003-02-18
ATE537555T1 (de) 2011-12-15
JP4410972B2 (ja) 2010-02-10
JP4223219B2 (ja) 2009-02-12
EP1232520A1 (en) 2002-08-21
US20010008791A1 (en) 2001-07-19
CA2392041A1 (en) 2001-05-25
EP2302665A1 (en) 2011-03-30
CN100364051C (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
JP4223219B2 (ja) 窒化ガリウム半導体層の製造方法
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP5323792B2 (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
KR100950903B1 (ko) 증기상 에피택시에 의한 저결함 밀도를 갖는 질화갈륨필름의 제조 방법
JP5570116B2 (ja) 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置
US6478871B1 (en) Single step process for epitaxial lateral overgrowth of nitride based materials
US8652918B2 (en) Nitride semiconductor structure
JP2004363251A (ja) ３−５族化合物半導体とその製造方法
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
CN111052306B (zh) 衬底及其制备方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050822

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070905

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees