KR100810192B1 - 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장 - Google Patents

사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장 Download PDF

Info

Publication number
KR100810192B1
KR100810192B1 KR1020027006379A KR20027006379A KR100810192B1 KR 100810192 B1 KR100810192 B1 KR 100810192B1 KR 1020027006379 A KR1020027006379 A KR 1020027006379A KR 20027006379 A KR20027006379 A KR 20027006379A KR 100810192 B1 KR100810192 B1 KR 100810192B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
trench
sapphire
post
Prior art date
Application number
KR1020027006379A
Other languages
English (en)
Other versions
KR20020067520A (ko
Inventor
토마스 게흐르케
케빈 제이. 린씨쿰
로버트 에프. 데이비스
Original Assignee
노쓰 캐롤라이나 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노쓰 캐롤라이나 스테이트 유니버시티 filed Critical 노쓰 캐롤라이나 스테이트 유니버시티
Publication of KR20020067520A publication Critical patent/KR20020067520A/ko
Application granted granted Critical
Publication of KR100810192B1 publication Critical patent/KR100810192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

갈륨 질화물 반도체층은 사파이어 기판(102a) 상의 기초 갈륨 질화물층(104)을 에칭하여, 상기 기초 갈륨 질화물층에 적어도 하나의 포스트(106) 및 기초 갈륨 질화물층에 적어도 하나의 트렌치(107)를 한정하여 제조할 수 있다. 적어도 하나의 포스트는 갈륨 질화물 상부 및 갈륨 질화물 측벽(105)을 포함한다. 적어도 하나의 트렌치는 트렌치 저부를 포함한다. 갈륨 질화물 측벽은 적어도 하나의 트렌치 내로 횡방향으로 성장되어, 갈륨 질화물 반도체층을 형성한다. 바람직한 실시예에 있어서, 적어도 하나의 트렌치는 사파이어 기판으로 연장되어, 적어도 하나의 포스트가 사파이어 측면 사파이어 저부를 더 포함한다. 마스크(201)는 사파이어 저부 상에 포함될 수 있고, 알루미늄 질화물 버퍼층(102b)은 사파이어 기판 및 기초 갈륨 질화물층 사이에 포함될 수도 있다. 마스크(209)는 갈륨 질화물 상부 상에 포함될 수도 있다. 저부 상의 마스크 및 상부 상의 마스크는 바람직하게 동일한 재료를 포함한다.
갈륨 질화물 반도체층, 사파이어 기판, 기초 갈륨 질화물층, 포스트, 트렌치, 알루미늄 질화물 버퍼층, 마스크

Description

사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장{PENDEOEPITAXIAL GROWTH OF GALLIUM NITRIDE LAYERS ON SAPPHIRE SUBSTRATES}
본 발명은 마이크로 전자 디바이스 및 그 제조 방법에 관한 것으로, 보다 상세하게는 갈륨 질화물 반도체 디바이스 및 그 제조 방법에 관한 것이다.
마이크로 전자 디바이스에서 갈륨 질화물의 사용에 대한 연구가 광범위하게 이루어지고 있으며, 이들 마이크로 전자 디바이스는 트랜지스터, 필드 에미터 및 광 전자 디바이스를 포함하지만 이들에만 한정되는 것은 아니다. 본원에 기술된 갈륨 질화물은 알루미늄 갈륨 질화물, 인듐 갈륨 질화물, 및 알루미늄 인듐 갈륨 질화물 등의 갈륨 질화물의 합금을 포함하는 것에 주목해야 한다.
갈륨 질화물-기반 마이크로 전자 디바이스를 제조함에 있어서 주된 문제는 결함 밀도가 낮은 갈륨 질화물 반도체층을 제조하는 것이다. 결함 밀도를 일으키는 한 요소로는 갈륨 질화물층이 성장되는 기판인 것으로 알려져 있다. 따라서, 비록 사파이어 기판 상에 갈륨 질화물을 성장시키더라도, 실리콘 카바이드 기판 상에 형성된 알루미늄 질화물 버퍼층 상에 갈륨 질화물층을 성장시키면 결함 밀도는 감소하는 것으로 알려져 있다. 그러나, 이렇게 진보되고 있지만, 결함 밀도를 지속적으로 감소시키는 것이 바람직하다.
또한, 갈륨 질화물층 상에, 기초 갈륨 질화물층을 노출시키는 적어도 하나의 개구를 포함하는 마스크를 형성하고, 이 적어도 하나의 개구를 통해 마스크 상으로 기초 갈륨 질화물층을 횡방향으로 성장시킴으로써, 결함 밀도를 감소시킨 갈륨 질화물층을 제조할 수 있는 것으로 알려져 있다. 이러한 기술을 종종 "에피택셜 횡방향 과성장(Epitaxial Lateral Overgrowth"(ELO))이라 칭한다. 이 갈륨 질화물층은, 갈륨 질화물이 마스크 상에 응집되어 마스크 상에 단일층을 형성할 때까지, 횡방향으로 성장될 것이다. 비교적 결함 밀도가 낮은 갈륨 질화물층을 연속적으로 형성하기 위해, 횡방향으로 과성장된 갈륨 질화물층 상에 제2 마스크를 형성할 수 있으며, 이 제2 마스크는 기초 마스크의 개구와는 오프셋되는 적어도 하나의 개구를 포함한다. 이후에, 다시 제2 마스크의 개구를 통해 ELO를 행함으로써 낮은 결함 밀도의 연속하는 제2 갈륨 질화물층을 과성장시킨다. 이로써 과성장된 제2 층 상에 마이크로 전자 디바이스가 형성될 수 있다. 갈륨 질화물의 ELO에 대한 기술은, 예를 들어, 1997년 11월 3일자로 Nam 및 그 외 공동인에 의해 Appl. Phys. Lett. Vol. 71, No. 18, pp. 2638-2640에 "Lateral Epitaxy of Low Defect Density GaN Layers Via Organometallic Vapor Phase Epitaxy"이란 제목으로 공개된 문헌과, 1997년 10월 27일자로 Zheleva 및 그 외 공동인에 의해 Appl. Phys. Lett. Vol. 71, No. 17, pp. 2472-2474에 "Dislocation Density Reduction Via Lateral Epitaxy in Selectively Grown GaN Structures"이란 제목으로 공개된 문헌에 개시되어 있으며, 이들 두 문헌은 본원 명세서의 일부로서 포함되는 것으로 파악된다.
또한, 기초 갈륨 질화물층에 적어도 하나의 트렌치 또는 포스트를 형성하여 내부에 적어도 하나의 측벽을 한정함으로써 결함 밀도가 낮은 갈륨 질화물층을 제조하는 것도 알려져 있다. 이로써, 적어도 하나의 측벽으로부터 횡방향으로 갈륨 질화물층을 성장시킨다. 횡방향 성장은 횡방향으로 성장된 층들이 트렌치 내에서 응집될 때까지 행해지는 것이 바람직하다. 횡방향 성장은 또한 측벽으로부터 성장된 갈륨 질화물층이 포스트의 상부 상으로 횡방향으로 과성장될 때까지 연속하여 행해지는 것이 바람직하다. 횡방향 성장을 촉진시키고 갈륨 질화물의 핵형성을 실시하여 수직 방향으로 성장시키기 위해, 포스트 및/또는 트렌치 저부의 상부를 마스크시킬 수 있다. 트렌치 및/또는 포스트의 측벽으로부터의 횡방향 성장을 "펜더에피택시(Pendeoepitaxy)"라 칭하기도 하며, 예를 들어, Zheleva 및 그 외 공동인에 의해 1999년 2월 Journal of Electronic Materials, Vol. 28, No. 4, pp. L5-L8에 "pendeo-Epitaxy: A New Approach for Lateral Growth of Gallium Nitride Films"이란 제목으로 공개된 문헌과, Linthicum 및 그 외 공동인에 의해 1999년 7월 Applied Physics Letters, Vol. 75, No. 2에 "Pendeoepitaxy of Gallium Nitride Thin Films"이란 제목으로 공개된 문헌에 기재되어 있으며, 이들 두 문헌은 본원 명세서의 일부로서 포함되는 것으로 파악된다.
ELO 및 펜더에피택시 기술은 마이크로 전자 디바이스에 이용되는 결함이 낮고 비교적 큰 갈륨 질화물층들을 제공할 수 있다. 그러나, 갈륨 질화물 디바이스의 대량 생산을 제한시킬 수 있는 주된 문제는 실리콘 카바이드 기판 상에 갈륨 질화물층들을 성장시키는 것이다. 상업상 실리콘 카바이드의 중요성이 증가함고 있음에도 불구하고, 실리콘 카바이드 기판은 여전히 상대적으로 가격이 고가일 수 있 다. 또한, 후방 조사(back illumination)가 기대될 수 있는 광학 디바이스에 실리콘 카바이드를 사용하는 것은 곤란할 수 있는 데, 이는 실리콘 카바이드가 불투명하기 때문이다. 따라서, 갈륨 질화물의 마이크로 전자 구조체를 제조하기 위해 기초 실리콘 카바이드 기판을 사용하는 것은 갈륨 질화물 디바이스의 가격 및/또는 용도에 악영향을 끼칠 수 있다.
본 발명은, 트렌치 저부로부터의 갈륨 질화물의 수직 성장이 포스트의 갈륨 질화물 측벽의 펜더에피택셜(pendeoepitaxial) 성장을 방해하는 것을 방지하도록 기초 갈륨 질화물층 및/또는 사파이어 기판을 처리함으로써 사파이어 기판 상에 있는 기초 갈륨 질화물층 내의 포스트의 측벽을 펜더액피택셜 성장시킨다. 이에 따라, 갈륨 질화물의 펜더액피택셜 성장을 위해 광범위하게 이용가능한 사파이어 기판이 사용될 수도 있어서, 갈륨 질화물 디바이스에 대한 비용이 감소되고 더 넓은 범위의 응용이 가능하게 된다.
보다 구체적으로는, 갈륨 질화물 반도체층은, 사파이어 기판 상의 기초 갈륨 질화물층을 에칭함으로써 제조되어서, 기초 갈륨 질화물층 내에 적어도 하나의 포스트와 적어도 하나의 트렌치를 형성할 수 있게 된다. 상기 적어도 하나의 포스트는 갈륨 질화물 상부와 갈륨 질화물 측벽을 포함한다. 상기 적어도 하나의 트렌치는 트렌치 저부를 포함한다. 갈륨 질화물 측벽은 상기 적어도 하나의 트렌치 내에 횡방향으로 성장되어 갈륨 질화물 반도체층을 형성하게 된다. 그러나, 이 횡방향 성장 공정을 행하기 전에, 사파이어 기판 및/또는 기초 갈륨 질화물층은, 트렌치 저부로부터의 갈륨 질화물의 성장이 적어도 하나의 트렌치로의 적어도 하나의 포스트의 갈륨 질화물 측벽의 횡방향 성장을 방해하지 않도록 처리된다.
사파이어 기판은 상기 적어도 하나의 트렌치 아래에서 충분히 깊게 에칭되어서, 사파이어 저부를 형성하고, 사파이어 저부로부터의 갈륨 질화물의 수직 성장이 상기 적어도 하나의 트렌치로의 적어도 하나의 포스트의 갈륨 질화물 측벽의 횡방향 성장을 방해하지 않도록 한다. 이와 달리 혹은 부가적으로 트렌치 저부가 마스크로 마스킹될 수도 있다. 다른 대안에서는, 사파이어 기판을 노출시키고 사파이어 저부를 형성하도록 기초 갈륨 질화물층이 선택적으로 에칭된다. 갈륨 질화물 포스트 상부도 또한, 자신의 상부의 갈륨 질화물의 핵형성이 갈륨 질화물 상부에 비해 적게 되도록 마스킹될 수도 있다. 성장 후에는, 적어도 하나의 마이크로 전자 디바이스가 갈륨 질화물 반도체층에 형성될 수도 있다.
보다 구체적으로는, 사파이어 기판을 선택적으로 노출시키고 기초 갈륨 질화물층 내에 적어도 하나의 포스트 및 적어도 하나의 트렌치를 형성하도록 사파이어 기판 상의 기초 갈륨 질화물층이 에칭된다. 적어도 하나의 포스트 각각은 갈륨 질화물 상부 및 갈륨 질화물 측벽을 포함한다. 적어도 하나의 트렌치는 사파이어 저부를 포함한다. 적어도 하나의 포스트의 갈륨 질화물 측벽은 적어도 하나의 트렌치 내에 횡방향 성장되어서 갈륨 질화물 반도체층을 형성한다.
바람직하게는, 사파이어 기판 상의 기초 갈륨 질화물층을 에칭할 때, 사파이어 기판도 또한 에칭되어서, 기초 갈륨 질화물층 및 사파이어 기판 내에 적어도 하나의 포스트를 형성하고, 기초 갈륨 질화물층 및 사파이어 기판 내에 적어도 하나의 트렌치를 형성하는 것이다. 적어도 하나의 포스트 각각은 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함한다. 적어도 하나의 트렌치는 사파이어 저부를 포함한다. 보다 바람직하게는, 사파이어 기판이 충분히 깊게 에칭되어서, 사파이어 저부로부터의 갈륨 질화물의 수직 성장이, 적어도 하나의 트렌치 내에 적어도 하나의 포스트의 갈륨 질화물 측벽이 횡방향 성장되는 것을 방해하지 않도록 하는 것이다. 예를 들면, 사파이어 저부 폭에 대한 사파이어 측벽의 높이 비는 약 1/4을 초과한다. 다른 실시예에서는, 사파이어 저부는, 자신의 상부에서의 갈륨 질화물 핵형성이 사파이어 상에 비해 적게 되도록 마스크에 의해 마스킹된다.
또다른 실시예에서는, 사파이어 기판 위에는 알루미늄 질화물 버퍼층이 형성된다. 에칭 공정 동안, 갈륨 질화물층 및 알루미늄 질화물 버퍼층 양자는 사파이어 기판을 선택적으로 노출시키도록 에칭된다. 다른 실시예에서는 사파이어 기판도 또한 선택적으로 에칭되어서 트렌치가 사파이어 기판 내로 연장하게 된다.
횡방향 성장은 갈륨 질화물 상부 상으로 갈륨 질화물 측벽을 횡방향 과성장(overgrowing)시킴으로써 펜더에피택셜을 행하여서 갈륨 질화물 반도체층을 형성하는 것이 바람직하다. 펜더에피택셜 성장 전에, 갈륨 질화물 상부는, 자신의 상부의 갈륨 질화물의 핵형성이 갈륨 질화물 상부에 비해 적게 되도록 마스킹될 수도 있다.
본 발명의 다른 특징에 따르면, 트렌치 저부는 마스크로 마스킹되어 사파이어 기판이 노출될 필요가 없게 될 수 있다. 구체적으로, 사파이어 기판 상의 기초 갈륨 질화물층이 에칭되어 기초 갈륨 질화물에 적어도 하나의 포스트와 기초 갈륨 질화물층에 적어도 하나의 트렌치가 정의될 수 있다. 적어도 하나의 포스트는 상부와 측벽을 포함하고, 적어도 하나의 트렌치는 트렌치 저부를 포함한다. 적어도 하나의 저부는 마스크로 마스킹되고, 적어도 하나의 포스트의 측벽은 적어도 하나의 트렌치 안으로 횡방향 성장되어, 갈륨 질화물 반도체층이 형성된다. 전술한 바와 같이, 포스트 상부도 마스킹될 수 있다. 바람직하게는, 적어도 하나의 저부 및 적어도 하나의 상부는 예컨대 측벽이 아닌 횡방향 상부 및 저부에만 마스크를 형성하는 방향성 증착을 실시함으로써 동시에 마스킹된다. 또한, 전술한 바와 같이, 알루미늄 질화물 버퍼층이 존재할 때에는 포스트 및 트렌치를 정의하도록 에칭되거나, 알루미늄 질화물 버퍼층 상에 마스크가 형성될 수 있다. 또 다른 실시예에서, 트렌치 저부는 갈륨 질화물층 자체 내에 위치할 수 있으며, 갈륨 질화물 트렌치 저부는 전술한 바와 같이 마스킹될 수 있다.
본 발명에 따른 갈륨 질화물 반도체 구조의 실시예들은 사파이어 기판, 및 사파이어 기판 상의 기초 갈륨 질화물층을 포함할 수 있다. 기초 갈륨 질화물층은 적어도 하나의 포스트 및 적어도 하나의 트렌치를 포함한다. 적어도 하나의 포스트는 갈륨 질화물 상부 및 갈륨 질화물 측벽을 각각 포함한다. 적어도 하나의 트렌치는 사파이어 저부를 포함한다. 횡형 갈륨 질화물층이 적어도 하나의 포스트의 갈륨 질화물 측벽으로부터 적어도 하나의 트렌치 안으로 횡방향으로 연장되어 있다. 바람직한 실시예에서, 적어도 하나의 트렌치는 사파이어 기판 안으로 연장되어, 적어도 하나의 포스트는 각각 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함하고, 적어도 하나의 트렌치는 사파이어 저부를 포함한다. 사파이어 저부는 바람직하게는 수직 갈륨 질화물층이 없으며, 사파이어 저부 폭에 대한 사파이어 측벽 높이의 비는 약 1/4을 초과할 수 있다. 사파이어 저부 상에 마스크가 포함될 수 있고, 사파이어 기판과 기초 갈륨 질화물층 사이에 알루미늄 질화물 버퍼층이 포함될 수도 있다. 갈륨 질화물 상부에 마스크가 포함될 수도 있다. 저부 상의 마스크 및 상부 상의 마스크는 바람직하게는 동일 재료를 포함한다.
본 발명에 따른 갈륨 질화물 반도체 구조의 다른 실시예들은 또한 사파이어 기판과, 사파이어 기판 상의 기초 갈륨 질화물층을 포함할 수 있다. 기초 갈륨 질화물층은 적어도 하나의 포스트 및 적어도 하나의 트렌치를 포함한다. 적어도 하나의 포스트는 갈륨 질화물 상부 및 갈륨 질화물 측벽을 포함하며, 적어도 하나의 트렌치는 트렌치 저부를 포함한다. 적어도 하나의 트렌치 저부 상에는 마스크가 포함되며, 갈륨 질화물층은 적어도 하나의 포스트의 갈륨 질화물 측벽으로부터 적어도 하나의 트렌치 안으로 횡방향으로 연장된다. 바람직한 실시예에서, 트렌치 저부는 사파이어 저부이다. 갈륨 질화물 상부 상에는 트렌치 저부 상의 마스크와 동일한 재료를 바람직하게 포함하는 마스크가 제공될 수 있다. 또한, 전술한 바와 같이 알루미늄 질화물 버퍼층이 제공될 수 있다. 적어도 하나의 마이크로 전자 디바이스가 갈륨 질화물 반도체층에 형성될 수 있다.
따라서, 사파이어는 낮은 결함 밀도를 가질 수 있는 갈륨 질화물 반도체층을 성장시키기 위한 기판으로 사용될 수 있다. 따라서, 저비용 및/또는 고효용의 갈륨 질화물 디바이스가 제공될 수 있다.
도 1 내지 5는 본 발명에 따른 중간 제조 공정중의 제1 갈륨 질화물 마이크로 전자 구조의 단면도.
도 6 내지 10은 본 발명에 따른 중간 제조 공정중의 다른 갈륨 질화물 마이크로 전자 구조의 단면도.
도 11 내지 16은 본 발명에 따른 중간 제조 공정중의 또다른 갈륨 질화물 마이크로 전자 구조의 단면도.
도 17 내지 22는 본 발명에 따른 중간 제조 공정중의 또다른 갈륨 질화물 마이크로 전자 구조의 단면도.
이하, 본 발명의 양호한 실시예가 도시되어 있는 첨부 도면을 참조하여 본 발명을 상세히 설명한다. 본 발명은 다양한 형태로 구현될 수 있으며, 본 명세서에 개시된 실시예에 국한되는 것은 아니다. 이들 실시예는 발명의 개시를 완벽하게 하고 당업자에게 본 발명의 범위를 충분히 알리도록 의도된 것이다. 도면에서, 층 및 영역들의 두께는 명확성을 위해 확대 도시되었다. 도면 전체를 통해 동일 부호는 동일 요소를 나타낸다. 층, 영역 또는 기판과 같은 요소가 다른 요소 "위에" 또는 "상에" 있다고 할 때, 다른 요소 바로 위에 있을 수도 있지만 중간에 다른 요소가 있을 수도 있다. 또한, 여기에 개시된 각 실시예는 상보적인 타입의 실시예도 역시 포함한다.
이제 도 1 내지 5를 참조하여, 본 발명의 실시예에 따른 갈륨 질화물 반도체 구조의 제조 방법을 설명한다. 도 1에 도시된 바와 같이, 기초 갈륨 질화물층(104)이 기판(102) 상에 성장된다. 기판(102)은 (0001)(c-면) 방향을 갖는 것이 바람직한 사파이어(Al2O3) 기판(102a)을 포함하며, 알루미늄 질화물 및/또는 갈륨 질화물 버퍼층(102b)을 포함하는 것이 바람직하다. 여기서 사용되는 결정학적 표시는 당업자에게 공지된 것이므로 상세히 설명하지 않겠다. 갈륨 질화물층(104)은, 26 μmol/min의 트리에틸갈륨, 1500 sccm의 암모니아, 3000 sccm 수소 희석액을 사용하여, 콜드 월 수직 유도 가열형 유기금속 기상 에피텍시 시스템(cold wall vertical and inductively heated metalorganic vapor phase epitaxy system)에서 사파이어 기판(102a) 상에 퇴적된, 저온(600℃) 알루미늄 질화물 버퍼층 및/또는 저온(500℃) 갈륨 질화물 버퍼층(102b) 상에 1000℃에서 성장되며, 두께는 0.5 내지 2.0 ㎛ 이다. 알루미늄 질화물 버퍼층을 포함하는 사파이어 기판 상에서의 갈륨 질화물층의 성장에 관하여는 하기의 간행물들에 개시되어 있으며, 이들 간행물은 본 명세서에 참조되어 있다: Improvements on the Electrical and Luminescent Properties of Reactive Molecular Beam Epitaxically Grown GaN Films by Using AlN-Coated Sapphire Substrates, Yoshida et al., Appl. Phys. Lett. 42(5), March 1, 1983, pp. 427-429; Metalorganic Vapor Phase Epitaxical Growth of a High Quality GaN Film Using an AlN Buffer Layer, Amano et al., Appl. Phys. Lett. 48(5), February 1986, pp. 353-355; Influence of Buffer Layers on the Deposition of High Quality Single Crystal GaN Over Sapphire Substrates, Kuznia et al., J. Appl. Phys. 73(9), May 1, 1993, pp. 4700-4702; GaN Growth Using GaN Buffer Layer, Nakamura, Japanese Journal of Applied Physics, Vol. 30, No. 10A, October 1991, pp. L1705-L1707; The Effect of GaN and AlN Buffer Layers on GaN Film Properties Grown on Both C-Plane and A-Plane Sapphire, Doverspike et al., Journal of Electronic Materials, Vol. 24, No. 4, 1995, pp. 269-273.
다시 도 1을 참조하면, 기초 갈륨 질화물층(104)은 복수의 측벽(105)을 포함한다. 측벽(105)은 "메사(mesas)", "페데스탈(pedestals)", "컬럼(columns)" 으로도 참조되는 복수의 이격된 포스트(106)에 의해 한정되는 것임을 당업자라면 이해할 것이다. 측벽(105)은 기초 갈륨 질화물층(104) 내의 "웰(wells)" 로도 참조되는 복수의 트렌치(107)에 의해서도 한정되는 것이다. 측벽(105)은 일련의 트렌치(107)와 포스트(106)에 의해서도 한정될 수 있다. 또한, 하나의 포스트(106)가 있으면, 그 포스트에 인접한 적어도 하나의 트렌치(107)에 의해 한정되는 것으로 생각할 수 있다. 측벽(105)을 한정하는 포스트(106) 및 트렌치(107)는 선택적 에칭 및/또는 선택적 에피택셜 성장 및/또는 다른 공지 기술을 사용하여 제작될 수 있다. 또한, 측벽은 기판(102)과 직교할 필요가 없고 오히려 비스듬할 수 있다. 결국, 측벽(105)이 도 1에는 단면으로 도시되었지만, 포스트(106) 및 트렌치(107)는 직선, V-자형 또는 다른 형태의 길다란 영역을 한정할 수 있다. 도 1에 도시된 것처럼, 트렌치(107)는 버퍼층(102b) 및 기판(102a)으로 연장되므로, 후속하는 갈륨 질화물은 트렌치 저부 보다 측벽(105) 상에 우선하여 성장된다.
도 2를 참조하면, 기초 갈륨 질화물층(104)의 측벽(105)은 횡방향으로 성장하여 트렌치(107) 내에 횡형 갈륨 질화물층(108a)을 형성한다. 갈륨 질화물의 횡방향 성장은 1000-1100℃, 45 Torr에서 이루어진다. 13-39 μmol/min의 TEG 및 1500 sccm의 NH3 가 전구체로써, 3000 sccm H2 희석액과 함께 사용된다. 갈륨 질화물 합금이 형성되는 경우에는, 예컨대 알루미늄 또는 인듐과 같은 통상적인 전구체가 부가적으로 사용될 수 있다. 여기서, "횡방향"이란 용어는 측벽(105)에 직교하는 방향을 의미한다. 측벽(105)으로부터 횡방향 성장시에는 포스트(106) 상에 약간의 수직 성장이 일어날 수도 있다. "수직"이란 용어는 측벽(105)과 평행한 방향을 가리킨다.
갈륨 질화물의 성장시 사파이어 기판이 가스 상태에 노출되면, 갈륨 질화물은 사파이어 상에서 핵을 이루는 것이 발견되었다. 그러므로, 갈륨 질화물의 수직 성장이 사파이어 트렌치 저부로부터 발생하는 것은 적어도 하나의 트렌치로의 갈륨 질화물 측벽의 횡방향 성장을 방해할 수 있다. 또한, 암모니아의 존재에 의해, 사파이어 표면의 노출된 영역이 알루미늄 질화물로 변환될 수 있다. 불행하게도, 갈륨 질화물은 알루미늄 질화물 상에서 핵을 이루기 쉬우므로, 트렌치 저부로부터 갈륨 질화물의 수직 성장이 이루어져, 갈륨 질화물 측벽의 횡방향 성장을 방해할 수 있다.
사파이어 표면의 노출된 영역이 알루미늄 질화물로 변환되는 것은, 갈륨 질화물 성장을 위한 성장 온도를 고온으로 함으로써 감소되거나 양호하게 억제될 수 있다. 예컨대, 약 1000℃의 통상적인 온도 대신 약 1100℃의 온도를 사용할 수 있다. 그러나, 이렇게 하여도 사파이어 기판의 저부에서의 갈륨 질화물의 핵형성을 방지할 수는 없다.
다시 도 2를 참조하면, 본 발명에 따라 사파이어 기판(102a)는 충분히 깊게 에칭되어 사파이어 트렌치 저부(107a)로부터의 갈륨 질화물의 수직 성장이, 적어도 하나의 포스트의 갈륨 질화물 측벽이 적어도 하나의 트렌치로 횡방향 성장하는 단계를 방해하는 하는 것을 방지한다. 예를 들면, 사파이어 저부 폭(x)에 대한 사파이어 측벽 높이(y)의 비는 적어도 1/4일 수 있다. 다른 비도 갈륨 질화물 성장 동안 횡방향-대-수직 성장 속도 비에 의존하여 이용될 수도 있다. 아래에서 설명하는 조건하에서, 갈륨 질화물의 횡방향 성장 속도는 수직 성장 속도보다 빠를 수 있다. 이러한 조건하에서, 충분한 깊이의 트렌치를 가진 포스트로부터의 측벽 성장은, 사파이어 기판 상의 갈륨 질화물의 핵형성으로부터 기인한 트렌치 내의 수직 갈륨 질화물 성장이 횡방향 성장을 방해하게 되기 전에, 트렌치에 걸쳐서 응집할 수 있다.
도 3을 참조하면, 횡형 갈륨 질화물층(108a)의 연속된 성장이 기초 갈륨 질화물층(104) 상으로, 특히, 포스트(106) 상으로 수직 성장을 일으켜, 수직 갈륨 질화물(108b)를 형성한다. 수직 성장의 성장 조건은 도 2와 관련하여 설명한 것과 마찬가지로 유지될 수도 있다. 도 3에 도시된 바와 같이, 트렌치(107)로의 연속된 수직 성장이 트렌치의 저부에서 일어날 수도 있다. 보이드(109)가 횡형 갈륨 질화물층(108a)와 트렌치 저부(107a) 사이에 유지되는 것이 바람직하다.
도 4를 참조하면, 횡방향 성장의 프론트(front)가 인터페이스(108c)에서의 트렌치(107) 내에 응집할 때까지 성장이 계속되는 것이 허용되어, 트렌치 내에 연속적인 갈륨 질화물 반도체층을 형성한다. 도 5에 도시된 바와 같이, 마이크로 전자 디바이스(10)들이 횡형 갈륨 질화물 반도체층(108a) 내에 형성될 수도 있다. 이들 디바이스들은 또한 수직 갈륨 질화물층(108b) 내에 형성될 수도 있다.
다음, 도 5의 본 발명의 실시예에 따르는 갈륨 질화물 반도체 구조(100)를 설명한다. 갈륨 질화물 구조(100)는 기판(102)를 포함한다. 이 기판은 사파이어 기판(102a)과 그 사파이어 기판(102a) 상의 알루미늄 질화물 버퍼층(102b)를 포함한다. 알루미늄 질화물 및/또는 갈륨 질화물 버퍼층(102b)은 약 200 ∼ 300Å의 두께를 갖는다.
기초 갈륨 질화물층(104)은 또한 기판(102a)과 대향하는 버퍼층(102b)상에 포함된다. 기초 갈륨 질화물층(104)은 0.5 내지 2.0㎛의 두께를 가질 수 있고, 유기금속 증기식 에피택시(MOVPE;metalorganic vapor phase epitaxy)를 이용해서 형성될 수 있다. 기초 갈륨 질화물층은 일반적으로 바람직하지 않게 상대적으로 높은 결함도(defect density)를 갖는다. 예를 들어, 기초 갈륨 질화물층에는 약 108 내지 1010㎝-2 사이의 변위도(dislocation density)가 있을 수 있다. 이러한 높은 결함도는 버퍼층(102b)과 기초 갈륨 질화물층(104) 사이의 격자 파라미터의 불일치로부터 기인할 수 있으며, 및/또는 다른 이유들도 존재할 수 있다. 이러한 높은 결함도는, 기초 갈륨 질화물층(104)내에 형성된 마이크로 전자 디바이스들의 성능에 영향을 줄 수 있다.
도 5에 대해 계속해서 설명하면, 기초 갈륨 질화물층(104)은, 복수의 포스트들(106) 및/또는 복수의 트렌치들(107)로 규정될 수 있는 복수의 측벽들(105)을 포함한다. 상술한 바와 같이, 측벽은 경사질 수 있으며, 다양한 연장형일 수 있다. 포스트(106)는 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함하고, 적어도 하나의 트렌치는 사파이어 저부(107a)를 포함한다. 사파이어 저부(107a)는 그 위에 수직 갈륨 질화물층이 없는 것이 바람직하다. 사파이어 저부의 폭 대 사파이어 측벽의 높이의 비는 적어도 1/4인 것이 바람직하다.
도 5에 대해 계속해서 설명하면, 횡형 갈륨 질화물층(108a)은 기초 갈륨 질화물층(104)의 복수의 측벽(105)으로부터 연장한다. 횡형 갈륨 질화물층(108a)은 약 1000-1100℃ 및 45Torr에서 유기금속 증기식 에피택시를 이용해서 형성될 수 있다. 13-39μ㏖/min의 트리에틸갈륨(TEG;triethygallium)과 1500sccm의 암모니아(NH3)의 선구 물질이 3000sccm H2 희석액과 배합되어 사용되어, 횡형 갈륨 질화물층(108a)를 형성할 수 있다. 갈륨 질화물 반도체 구조(100)는 또한, 포스트(106)로부터 수직으로 연장하는 수직 갈륨 질화물층(108b)을 포함한다.
도 5에 도시된 바와 같이, 횡형 갈륨 질화물층(108a)은 인터페이스(108c)에서 응집하여, 트렌치내에 연속적 횡형 갈륨 질화물층(108a)을 형성한다. 기초 갈륨 질화물층(104)의 변위도는 일반적으로, 기초 갈륨 질화물층(104)으로부터의 수직 방향에서와 같이 동일한 변위도로 측벽(105)으로부터 횡방향으로 전파되지 않는다는 것이 알려져 있다. 따라서, 횡형 갈륨 질화물층(108a)은 상대적으로 낮은 결함도를 가질수 있으며, 이는 예를 들어, 104㎝-2이하이다. 이에 따라, 횡형 갈륨 질화물층(108b)은 디바이스 특성 갈륨 질화물 반도체 물질을 형성한다. 따라서, 도 5에 도시된 바와 같이, 마이크로 전자 디바이스(110)는 횡형 갈륨 질화물 반도체층(108a)에서 형성될 수 있다. 측벽(105)으로부터 바로 횡방향 성장되기 때문에, 도 5의 갈륨 질화물 반도체 구조(100)를 제조하기 위해 마스크가 필요하지 않다는 것이 또한 이해될 것이다.
도 6-10은 본 발명에 의한 다른 실시예를 예시한다. 도 6에 도시된 바와같이, 트렌치 저부(107a') 상에 마스크(201)가 형성된다. 트렌치 저부(107a') 상에 마스크(201)가 형성될 때, 트렌치는 사파이어 기판(102a)으로 에칭될 필요가 없다. 또한, 도 6에 도시된 바와 같이, 트렌치는 알루미늄 질화물 버퍼층(102b)을 통해서만 에칭된다. 그러나, 도 1에 도시된 바와같이, 트렌치는 또한 사파이어 기판(102a)으로 에칭될 수 있고, 사파이어 기판 내의 트렌치 저부(107a)는 마스크(201)로 마스킹될 수 있는 것을 당업자는 이해할 것이다. 다른 대안에서, 도 6에 도시된 바와같이, 트렌치는 알루미늄 질화물 버퍼층(102b)을 통해 전체적으로 에칭되기보다는, 알루미늄 질화물 버퍼층(102b)으로 단지 부분적으로만 에칭된다. 다른 대안에서, 트렌치는 알루미늄 질화물 버퍼층(102b)으로 전혀 에칭될 필요가 없지만, 알루미늄 질화물 버퍼층(102b)의 노출된 부분 상에 마스크(201)가 형성될 수 있다. 다른 대안에서, 트렌치는 알루미늄 질화물 버퍼층으로 연장되지 않지만, 갈륨 질화물층(104) 내에서 종료하고, 갈륨 질화물 저부 상에 마스크(201)가 형성된다. 마지막으로, 비록 마스크(201)가 알루미늄 질화물 버퍼층(102b)과 같은 동일한 두께를 갖는 것으로 도시되지만, 동일한 두께를 가질 필요는 없다는 것을 이해할 것이다. 또한, 더 두꺼울수도 더 얇을수도 있다.
본 발명에 따라서, 갈륨 질화물은 임의의 비결정, 및 실리콘 다이옥사이드, 실리콘 질화물 등의 결정 물질, 및 텅스텐 등의 임의의 금속 상에서 분명하게 핵으로 되지 않는 것을 알았다. 따라서, 열 증발 또는 전자빔 증발 등의 "가시선(line of sight)" 증착 기술은 트렌치 저부 상에 실리콘 다이옥사이드, 실리콘 질화물 및/또는 텅스텐 등의 마스크 물질을 증착하는데 사용될 수 있다. 갈륨 질화물은 마스크 상에 확실하게 핵으로 되지 않기 때문에, 유일하게 포스트의 측벽이 성장될 수 밖에 없다. 도 1-5의 잔존 공정에 해당하는 도 6-10의 잔존 공정은 다시 설명할 필요가 없다.
도 11-16은 본 발명에 따른 또 다른 실시예를 도시한다. 도 11-16에서, 사파이어 기판(102a)이 충분히 깊게 에칭되어, 도 1 내지 도 5와 관련하여 설명하였으므로 여기서 다시 설명할 필요는 없지만, 사파이어 저부로부터의 갈륨 질화물의 수직 성장이, 적어도 하나의 트렌치로 적어도 하나의 포스트의 갈륨 질화물 측벽을 횡방향 성장시키는 단계를 방해하는 것을 방지할 수 있다. 그러나, 도 1 내지 도 5와는 대조적으로, 도 11-16에서, 실리콘 다이옥사이드, 실리콘 질화물 및/또는 텅스텐 마스크와 같은 마스크(209)가 기초 갈륨 질화물층(104) 상에 포함된다. 마스크(209)는 대략 1000Å 이하의 두께를 가질 수 있으며, 실리콘 다이옥사이드 및/또는 실리콘 질화물의 저압력 화학적 증기 피착(CVD)을 사용하여, 기초 갈륨 질화물층(104) 상에 형성될 수 있다. 대안으로는 전자빔 혹은 열 증발이 텅스텐을 피착하는데 사용될 수 있다. 마스크(209)는 종래의 포토리소그래피 기술을 사용하여, 그 개구 어레이를 제공하도록 패터닝된다.
도 11에 도시된 바와 같이, 기초 갈륨 질화물층은 기초 갈륨 질화물층(104)에서의 복수의 포스트(106) 및 그 사이의 복수의 트렌치(107)를 한정하도록, 상기 개구 어레이를 통해 에칭된다. 상기 포스트 각각은 측벽(105)과 그 위에 마스크(209)를 갖는 상부를 포함한다. 또한, 상기 포스트(106) 및 트렌치(107)가 바람직하게는 상술된 바와 같이 마스킹 및 에칭에 의해 형성되었더라도, 상기 포스트는, 기초 갈륨 질화물층으로부터 상기 포스트를 선택적으로 성장시키고, 그 후 상기 포스트의 상부 상에 캡핑층을 형성킴으로써 형성될 수 있음을 이해해야할 것이다. 선택적 성장 및 선택적 에칭의 조합 또한 사용될 수 있다.
도 12에 도시된 바와 같이, 기초 갈륨 질화물층(104)의 측벽(105)은 트렌치(107)에 횡형 갈륨 질화물층(108a)을 형성하도록 횡방향 성장되어진다. 횡방향 성장은 상술된 바와 같이 처리될 수 있다. 상기 포스트(106)의 상부 상의 성장 및/또는 핵형성이 감소되며, 바람직하게는 상기 마스크(209)에 의해 제거됨을 이해해야할 것이다.
도 13을 참조할 때, 갈륨 질화물층(108a)의 연속된 횡방향 성장으로 인해 개구의 어레이를 통해, 상기 횡형 갈륨 질화물층(108a)의 수직 성장이 야기된다. 수직 성장을 위한 조건은 도 12와 관련되어 설명하였던 바와 같이 유지될 수 있다.
도 14를 참조할 때, 상기 갈륨 질화물층(108a)의 연속된 횡방향 성장은 마스크(209) 상으로의 횡방향 과성장을 야기하여, 과성장된 횡형 갈륨 질화물층(108b)을 형성하게 된다. 과성장에 대한 성장 조건은 도 12에 관하여 설명하였던 바와 같이 유지될 수 있다.
이제, 도 15를 참조하면, 횡방향 성장 프론트가 인터페이스(108c)의 트렌치(107)에서 응집할 때까지 지속적으로 성장이 이루어져서, 트렌치내에 연속적인 횡형 갈륨 질화물 반도체층(108a)을 형성한다.
도 15를 참조할 때, 횡방향 과성장 프론트가 인터페이스(108d)에서 마스크(209)를 통해 응집할 때까지 지속적으로 성장이 이루어져서, 연속적 과성장된 횡형 갈륨 질화물 반도체층(108b)을 형성하게 된다. 총 성장 시간은 대략 60 분 정도일 것이다. 단일 연속 성장 단계가 사용될 수 있다. 도 16에 도시된 바와 같이, 그 후, 마이크로 전자 디바이스(110)가 횡형 갈륨 질화물 반도체층(108a)에서 형성될 수 있다. 마이크로 전자 디바이스는 또한, 상기 과성장된 횡형 갈륨 질화물층(108b)에서 형성될 수 있다.
마지막으로, 도 17-22를 참조할 때, 본 발명의 또 다른 실시예가 예시된다. 도 17-22는 도 6-10에 도시되었던 바와 같이, 트렌치(107) 저부 상의 마스크(201)와 도 11에 도시되었던 바와 같이, 포스트(106)의 상부 상의 마스크(209)와 결합한다. 상기 트렌치 저부에서의 마스크(201) 및 상기 포스트(106)의 상부 상의 마스크(209)는 바람직하게는 동시에 형성되며, 바람직하게는 동일한 재료를 포함한다. 따라서, 예를 들어, 실리콘 다이옥사이드, 실리콘 질화물 및/또는 텅스텐과 같은 금속을 마스킹하는 열 증발 혹은 전자빔 증발과 같은 피착 기술의 가시선이 사용될 수 있다. 마스크 재료가 에칭 단계 이후에 피착되면, 그것은 수직 표면 즉, 포스트(106)의 상부면 및 트렌치(107)의 하부면(저부)만을 커버한다. 갈륨 질화물은 바람직하게는 마스크(201 및 209) 상에서 거의 핵형성을 하지 않아서, 갈륨 질화물은 바람직하게는 포스트의 측벽(105)으로부터만 성장한다. 대안으로는, 마스크(201 및 209)는 상이한 재료를 포함하거나, 및/또는 상이한 두께일 수 있다. 도 17-22의 나머지 단계는 도 11-16과 유사하므로, 다시 상세히 설명할 필요는 없다.
상기 노출된 사파이어 저부 기판(102a), 노출된 알루미늄 질화물 저부 층(102b), 또는 노출된 갈륨 질화물 저부 층(104) 상에 마스크(201)가 형성될 수 있음을 이해해야할 것이다. 다르게 말하자면, 트렌치는 갈륨 질화물층(104)을 통해 충분히 갈륨 질화물층(104)으로 부분적으로 에칭, 알루미늄 질화물층(102b)을 통해 충분히 알루미늄 질화물 버퍼층(102b)으로 부분적으로 에칭, 및/또는 사파이어 기판(102a)로 부분적으로 에칭될 수 있다. 또한, 마스크(201)의 두께는 알루미늄 질화물층(102b) 보다 더 얇거나 두꺼울 수 있다. 따라서, 사파이어 기판은 갈륨 질화물 반도체층의 성장용으로 사용될 수 있어서, 저비용 및/또는 고 이용성을 제공할 수 있다.
도면 및 설명에서, 본 발명의 통상적인 바람직한 실시예가 개시되었고, 특정 용어가 채용되었으나, 그것은 하기의 청구범위에 대한 일반적이며 설명적인 의미일 뿐, 본 발명의 범위를 한정하는 목적은 아니도록 사용되었다.

Claims (48)

  1. 갈륨 질화물 반도체층을 제조하는 방법에 있어서,
    사파이어 기판 상의 기초 갈륨 질화물층 및 상기 사파이어 기판을 에칭하여, 상기 기초 갈륨 질화물층 및 상기 사파이어 기판에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층 및 상기 사파이어 기판에 적어도 하나의 트렌치를 한정하는 에칭 단계 -상기 적어도 하나의 포스트는 각각 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함하고, 상기 적어도 하나의 트렌치는 사파이어 저부를 포함하며, 상기 사파이어 측벽 높이 대 사파이어 저부 폭의 비는 1/4을 초과함-; 및
    상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽을 상기 적어도 하나의 트렌치 내로 횡방향으로 성장시킴으로써 갈륨 질화물 반도체층을 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 에칭 단계는,
    상기 사파이어 저부로부터의 갈륨 질화물의 수직 성장이, 상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽들을 상기 적어도 하나의 트렌치 내로 횡방향으로 성장시키는 단계를 방해하지 않기 위해, 상기 사파이어 측벽 높이 대 사파이어 저부 폭의 비가 1/4를 초과하도록 상기 사파이어 기판을 에칭하는 단계를 포함하는 방법.
  3. 제1항에 있어서, 상기 에칭 단계와 횡방향으로 성장시키는 단계와의 사이에,
    사파이어 상에 비해 갈륨 질화물의 핵형성이 적게 되도록 마스크에 의해 상기 사파이어 저부를 마스킹하는 단계가 수행되는 방법.
  4. 제1항에 있어서, 상기 에칭 단계는,
    상기 기초 갈륨 질화물층 및 상기 사파이어 기판 상의 알루미늄 질화물 버퍼층, 갈륨 질화물 버퍼층 또는 알루미늄 질화물 및 갈륨 질화물 버퍼층 중 하나의 버퍼층을 에칭하여 상기 사파이어 기판을 선택적으로 노출시키고, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 트렌치를 한정하는 단계를 포함하고, 상기 적어도 하나의 포스트는 갈륨 질화물 상부, 갈륨 질화물 측벽 및 알루미늄 질화물 측벽을 포함하고, 상기 적어도 하나의 트렌치는 사파이어 저부를 포함하는 방법.
  5. 제4항에 있어서, 상기 에칭 단계는,
    상기 기초 갈륨 질화물층, 상기 사파이어 기판 상의 상기 버퍼층 및 상기 사파이어 기판을 에칭하여 상기 사파이어 기판을 선택적으로 노출시키고, 상기 기초 갈륨 질화물층, 상기 버퍼층 및 상기 사파이어 기판에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층, 상기 버퍼층 및 상기 사파이어 기판에 적어도 하나의 트렌치를 한정하는 단계를 포함하고, 상기 적어도 하나의 포스트는 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함하고, 상기 적어도 하나의 트렌치는 사파이어 저부를 포함하는 방법.
  6. 제1항에 있어서, 상기 횡방향으로 성장시키는 단계는, 상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽을 상기 갈륨 질화물 상부 위로 횡방향으로 과성장(overgrow)시킴으로써 갈륨 질화물 반도체층을 형성하는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    상기 횡방향으로 성장시키는 단계에 선행하여, 갈륨 질화물 상에 비해 갈륨 질화물의 핵형성이 적게 되도록 마스크에 의해 상기 갈륨 질화물 상부를 마스킹하는 단계가 수행되고,
    상기 횡방향으로 성장시키는 단계는, 상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽을 상기 마스크 위로 과성장시킴으로써 갈륨 질화물 반도체층을 형성하는 단계를 포함하는 방법.
  8. 제1항에 있어서, 상기 횡방향으로 성장시키는 단계에 후속하여, 상기 갈륨 질화물 반도체층에 적어도 하나의 마이크로 전자 디바이스를 형성하는 단계가 수행되는 방법.
  9. 제1항에 있어서, 상기 에칭 단계에 선행하여, 상기 사파이어 기판 상에 상기 기초 갈륨 질화물층을 형성하는 단계가 수행되는 방법.
  10. 갈륨 질화물 반도체층을 제조하는 방법에 있어서,
    사파이어 기판 상의 기초 갈륨 질화물층 및 버퍼층을 에칭하여, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 트렌치를 한정하는 에칭 단계 -상기 적어도 하나의 포스트는 갈륨 질화물층 상부 및 측벽을 포함하고, 상기 적어도 하나의 트렌치는 저부를 포함함-;
    상기 적어도 하나의 트렌치 저부를 마스크에 의해 마스킹하는 단계; 및
    상기 적어도 하나의 포스트의 상기 측벽을 상기 적어도 하나의 트렌치 내로 횡방향으로 성장시키는 한편, 갈륨 질화물 상부를 노출시킴으로써 갈륨 질화물 반도체층을 형성하는 단계
    를 포함하는 방법.
  11. 제10항에 있어서,
    상기 에칭 단계는, 상기 기초 갈륨 질화물층을 에칭하여 상기 사파이어 기판을 노출시킴으로써 적어도 하나의 사파이어 저부를 생성하는 단계를 포함하고,
    상기 마스킹 단계는 사파이어 상에 비해 갈륨 질화물의 핵형성이 적게 되도록 마스크에 의해 상기 적어도 하나의 사파이어 저부를 마스킹하는 단계를 포함하는 방법.
  12. 제11항에 있어서, 상기 적어도 하나의 갈륨 질화물층의 상부를 마스크에 의해 마스킹하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 적어도 하나의 사파이어 저부를 마스킹하는 단계 및 상기 적어도 하나의 갈륨 질화물층의 상부를 마스킹하는 단계는 동시에 수행되는 방법.
  14. 제10항에 있어서, 상기 에칭 단계는,
    상기 사파이어 기판 상의 상기 기초 갈륨 질화물층 및 알루미늄 질화물 버퍼층, 갈륨 질화물 버퍼층 또는 알루미늄 질화물 및 갈륨 질화물 버퍼층 중 하나의 버퍼층을 에칭하여, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층 및 상기 버퍼층에 적어도 하나의 트렌치를 한정하는 단계를 포함하고, 상기 적어도 하나의 포스트는 상부 및 측벽을 포함하고, 상기 적어도 하나의 트렌치는 알루미늄 질화물 저부를 포함하는 방법.
  15. 제10항에 있어서, 상기 에칭 단계는,
    상기 사파이어 기판 상의 상기 기초 갈륨 질화물층 및 알루미늄 질화물 버퍼층, 갈륨 질화물 버퍼층 또는 알루미늄 질화물 및 갈륨 질화물 버퍼층 중 하나의 버퍼층 및 상기 사파이어 기판을 에칭하여, 상기 기초 갈륨 질화물층, 상기 버퍼층 및 상기 사파이어 기판에 적어도 하나의 포스트를 한정하고, 상기 기초 갈륨 질화물층, 상기 버퍼층 및 상기 사파이어 기판에 적어도 하나의 트렌치를 한정하는 단계를 포함하고, 상기 적어도 하나의 포스트는 상부 및 측벽을 포함하고, 상기 적어도 하나의 트렌치는 사파이어 저부를 포함하는 방법.
  16. 제10항에 있어서, 상기 횡방향으로 성장시키는 단계는 상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽을 상기 갈륨 질화물 상부 위로 횡방향으로 과성장시킴으로써 갈륨 질화물 반도체층을 형성하는 단계를 포함하는 방법.
  17. 제10항에 있어서,
    상기 횡방향으로 성장시키는 단계에 선행하여, 갈륨 질화물 상에 비해 갈륨 질화물의 핵형성이 적게 되도록 마스크에 의해 상기 갈륨 질화물 상부를 마스킹하는 단계가 수행되고,
    상기 횡방향으로 성장시키는 단계는, 상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽을 상기 마스크 위로 횡방향으로 과성장시킴으로써 갈륨 질화물 반도체층을 형성하는 단계를 포함하는 방법.
  18. 제10항에 있어서, 상기 횡방향으로 성장시키는 단계에 후속하여, 상기 갈륨 질화물 반도체층에 적어도 하나의 마이크로 전자 디바이스를 형성하는 단계가 수행되는 방법.
  19. 제10항에 있어서, 상기 에칭 단계에 선행하여, 상기 사파이어 기판 상에 상기 기초 갈륨 질화물층을 형성하는 단계가 수행되는 방법.
  20. 갈륨 질화물 반도체 구조물에 있어서,
    사파이어 기판;
    상기 사파이어 기판 상의 기초 갈륨 질화물층 -상기 기초 갈륨 질화물층은 상기 사파이어 기판 내로 연장하는 적어도 하나의 포스트 및 적어도 하나의 트렌치를 포함하고, 상기 적어도 하나의 포스트는 각각 갈륨 질화물 상부, 갈륨 질화물 측벽 및 사파이어 측벽을 포함하고, 상기 적어도 하나의 트렌치는 사파이어 저부를 포함하며, 상기 사파이어 측벽 높이 대 사파이어 저부 폭의 비는 1/4을 초과함-; 및
    상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽으로부터 상기 적어도 하나의 트렌치 내로 횡방향으로 연장하는 횡형 갈륨 질화물층
    를 포함하는 갈륨 질화물 반도체 구조물.
  21. 제20항에 있어서, 상기 사파이어 저부 상에 수직 갈륨 질화물층이 없는 갈륨 질화물 반도체 구조물.
  22. 제20항에 있어서, 상기 사파이어 저부 상의 마스크를 더 포함하는 갈륨 질화물 반도체 구조물.
  23. 제20항에 있어서, 상기 사파이어 기판과 상기 기초 갈륨 질화물층 사이의 알루미늄 질화물 버퍼층, 갈륨 질화물 버퍼층 또는 알루미늄 질화물 및 갈륨 질화물 버퍼층 중 하나의 버퍼층을 더 포함하고, 상기 적어도 하나의 포스트 및 상기 적어도 하나의 트렌치는 상기 버퍼층을 관통하여 연장하는 갈륨 질화물 반도체 구조물.
  24. 제20항에 있어서, 상기 횡형 갈륨 질화물층은 상기 갈륨 질화물 상부 위로 더 연장함으로써 갈륨 질화물 반도체층을 형성하는 갈륨 질화물 반도체 구조물.
  25. 제20항에 있어서,
    상기 갈륨 질화물 상부 상의 마스크를 더 포함하고,
    상기 횡형 갈륨 질화물층은 상기 마스크 위로 더 연장함으로써 갈륨 질화물 반도체층을 형성하는 갈륨 질화물 반도체 구조물.
  26. 제20항에 있어서, 상기 갈륨 질화물 반도체층 내에 적어도 하나의 마이크로 전자 디바이스를 더 포함하는 갈륨 질화물 반도체 구조물.
  27. 갈륨 질화물 반도체 구조물에 있어서,
    사파이어 기판;
    상기 사파이어 기판 상의 기초 갈륨 질화물층 -상기 기초 갈륨 질화물층은 적어도 하나의 포스트 및 적어도 하나의 트렌치를 포함하고, 상기 적어도 하나의 포스트는 각각 갈륨 질화물 상부 및 갈륨 질화물 측벽을 포함하고, 상기 적어도 하나의 트렌치는 트렌치 저부를 포함함-;
    상기 사파이어 기판과 상기 기초 갈륨 질화물층 사이의 버퍼층 -상기 적어도 하나의 포스트 및 상기 적어도 하나의 트렌치는 상기 버퍼층 내로 연장함-;
    상기 적어도 하나의 트렌치 저부 상의 마스크; 및
    상기 적어도 하나의 포스트의 상기 갈륨 질화물 측벽으로부터 상기 적어도 하나의 트렌치 내로 횡방향으로 연장하는 횡형 갈륨 질화물층을 포함하고,
    상기 갈륨 질화물 상부는 노출되는 갈륨 질화물 반도체 구조물.
  28. 제27항에 있어서, 상기 트렌치 저부는 사파이어 트렌치 저부인 갈륨 질화물 반도체 구조물.
  29. 제27항에 있어서, 상기 마스크는 제1 마스크이고, 상기 구조물은 상기 갈륨 질화물 상부 상의 제2 마스크를 더 포함하는 갈륨 질화물 반도체 구조물.
  30. 제29항에 있어서, 상기 제1 마스크 및 상기 제2 마스크는 동일 재료를 포함하는 갈륨 질화물 반도체 구조물.
  31. 제27항에 있어서, 상기 사파이어 기판과 상기 기초 갈륨 질화물층 사이의 알루미늄 질화물 버퍼층, 갈륨 질화물 버퍼층 또는 알루미늄 질화물 및 갈륨 질화물 버퍼층 중 하나의 버퍼층을 더 포함하고, 상기 적어도 하나의 포스트 및 상기 적어도 하나의 트렌치는 상기 버퍼층 내로 연장하는 갈륨 질화물 반도체 구조물.
  32. 제27항에 있어서, 상기 사파이어 기판과 상기 기초 갈륨 질화물층 사이의 알루미늄 질화물 버퍼층을 더 포함하고, 상기 적어도 하나의 포스트 및 상기 적어도 하나의 트렌치는 상기 버퍼층을 관통하여 연장하는 갈륨 질화물 반도체 구조물.
  33. 제27항에 있어서, 상기 사파이어 기판과 상기 기초 갈륨 질화물층 사이의 알루미늄 질화물 버퍼층을 더 포함하고, 상기 적어도 하나의 포스트 및 상기 적어도 하나의 트렌치는 상기 버퍼층을 관통하여 상기 사파이어 기판 내로 연장하는 갈륨 질화물 반도체 구조물.
  34. 제27항에 있어서, 상기 횡형 갈륨 질화물층은 상기 갈륨 질화물 상부 위로 더 연장함으로써 갈륨 질화물 반도체층을 형성하는 갈륨 질화물 반도체 구조물.
  35. 제27항에 있어서, 상기 마스크는 제1 마스크이고, 상기 구조물은,
    상기 갈륨 질화물 상부 상의 제2 마스크를 더 포함하고,
    상기 횡형 갈륨 질화물층은 상기 제2 마스크 위로 더 연장함으로써 갈륨 질화물 반도체층을 형성하는 갈륨 질화물 반도체 구조물.
  36. 제27항에 있어서, 상기 갈륨 질화물 반도체층 내에 적어도 하나의 마이크로 전자 디바이스를 더 포함하는 갈륨 질화물 반도체 구조물.
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
KR1020027006379A 1999-11-17 2000-10-04 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장 KR100810192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/441,753 US6521514B1 (en) 1999-11-17 1999-11-17 Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US09/441,753 1999-11-17

Publications (2)

Publication Number Publication Date
KR20020067520A KR20020067520A (ko) 2002-08-22
KR100810192B1 true KR100810192B1 (ko) 2008-03-06

Family

ID=23754137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006379A KR100810192B1 (ko) 1999-11-17 2000-10-04 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장

Country Status (9)

Country Link
US (5) US6521514B1 (ko)
EP (2) EP2302665A1 (ko)
JP (3) JP4017140B2 (ko)
KR (1) KR100810192B1 (ko)
CN (1) CN100364051C (ko)
AT (1) ATE537555T1 (ko)
AU (1) AU7992900A (ko)
CA (1) CA2392041C (ko)
WO (1) WO2001037327A1 (ko)

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
EP2276059A1 (en) 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
KR20050077902A (ko) 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR101094403B1 (ko) * 2004-01-29 2011-12-15 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
CN100387547C (zh) 2004-05-06 2008-05-14 旭硝子株式会社 层积电介质的制造方法
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
JP2008519441A (ja) * 2004-10-28 2008-06-05 ニトロネックス コーポレイション 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
CN1300387C (zh) * 2004-11-12 2007-02-14 南京大学 无掩膜横向外延生长高质量氮化镓
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5063594B2 (ja) * 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US7626246B2 (en) * 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070202360A1 (en) * 2005-10-04 2007-08-30 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7777217B2 (en) 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
KR101203692B1 (ko) * 2006-02-16 2012-11-21 삼성전자주식회사 펜데오 에피탁시 성장용 기판 및 그 형성 방법
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20100269819A1 (en) * 2006-08-14 2010-10-28 Sievers Robert E Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US8453665B2 (en) * 2007-03-15 2013-06-04 The University Of Akron Self-acting self-circulating fluid system without external pressure source and use in bearing system
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010532916A (ja) * 2007-07-12 2010-10-14 ラティス パワー （チアンシ） コーポレイション 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
CN101884117B (zh) * 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
KR101226077B1 (ko) * 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP4247413B1 (ja) 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9250249B2 (en) 2008-09-08 2016-02-02 Enzo Biochem, Inc. Autophagy and phospholipidosis pathway assays
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5685379B2 (ja) * 2010-01-28 2015-03-18 株式会社豊田中央研究所 窒化物半導体装置の製造方法
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US9190560B2 (en) 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
EP2416350A1 (en) 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR20120082715A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
JP5731455B2 (ja) * 2012-09-07 2015-06-10 日本電信電話株式会社 光変調器およびその製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
JP2015065465A (ja) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
JP2016174054A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
CN110190163B (zh) * 2019-05-24 2020-04-28 康佳集团股份有限公司 图形化衬底、外延片、制作方法、存储介质及led芯片
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942459A1 (en) * 1997-04-11 1999-09-15 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
EP0951055A2 (en) * 1998-04-17 1999-10-20 Hewlett-Packard Company Epitaxial material grown laterally within a trench
WO1999065068A1 (en) * 1998-06-10 1999-12-16 North Carolina State University Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4985742A (en) * 1989-07-07 1991-01-15 University Of Colorado Foundation, Inc. High temperature semiconductor devices having at least one gallium nitride layer
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942459A1 (en) * 1997-04-11 1999-09-15 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
EP0951055A2 (en) * 1998-04-17 1999-10-20 Hewlett-Packard Company Epitaxial material grown laterally within a trench
WO1999065068A1 (en) * 1998-06-10 1999-12-16 North Carolina State University Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls

Also Published As

Publication number Publication date
US6545300B2 (en) 2003-04-08
KR20020067520A (ko) 2002-08-22
JP2002334845A (ja) 2002-11-22
JP2002343729A (ja) 2002-11-29
EP1232520B1 (en) 2011-12-14
ATE537555T1 (de) 2011-12-15
EP1232520A1 (en) 2002-08-21
US6489221B2 (en) 2002-12-03
US20010008791A1 (en) 2001-07-19
US20010041427A1 (en) 2001-11-15
JP4410972B2 (ja) 2010-02-10
JP2003514392A (ja) 2003-04-15
US6686261B2 (en) 2004-02-03
US7217641B2 (en) 2007-05-15
JP4017140B2 (ja) 2007-12-05
EP2302665A1 (en) 2011-03-30
AU7992900A (en) 2001-05-30
CN1409868A (zh) 2003-04-09
CN100364051C (zh) 2008-01-23
US20030207551A1 (en) 2003-11-06
US20040152321A1 (en) 2004-08-05
JP4223219B2 (ja) 2009-02-12
WO2001037327A1 (en) 2001-05-25
CA2392041C (en) 2007-05-29
CA2392041A1 (en) 2001-05-25
US6521514B1 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
KR100810192B1 (ko) 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장
KR100608996B1 (ko) 횡방향 성장에 의한 갈륨 나이트라이드 층의 제조
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
WO2010023846A1 (ja) 半導体基板及びその製造方法
JP2000164929A5 (ja) 半導体薄膜および半導体素子の製造方法
JP2000277435A (ja) ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
JP3634243B2 (ja) Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP2001288000A (ja) 半導体薄膜結晶の製造方法
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee