JP2008519441A - 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路 - Google Patents
窒化ガリウム材料を用いるモノリシックマイクロ波集積回路 Download PDFInfo
- Publication number
- JP2008519441A JP2008519441A JP2007539315A JP2007539315A JP2008519441A JP 2008519441 A JP2008519441 A JP 2008519441A JP 2007539315 A JP2007539315 A JP 2007539315A JP 2007539315 A JP2007539315 A JP 2007539315A JP 2008519441 A JP2008519441 A JP 2008519441A
- Authority
- JP
- Japan
- Prior art keywords
- mmic
- gallium nitride
- nitride material
- circuit element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 120
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000010410 layer Substances 0.000 description 84
- 238000000034 method Methods 0.000 description 38
- 230000007704 transition Effects 0.000 description 30
- 239000000203 mixture Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- -1 nitride compounds Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
モノリシックマイクロ波集積回路を提供する。MMICは、少なくとも一つの半導体材料系素子(例えば、窒化ガリウム材料系素子)を含み、そして一つ以上の追加回路要素を含むこともできる。回路要素は能動回路要素(例えば、トランジスタまたはダイオードのような半導体材料系素子)または受動回路要素(例えば、インダクタ、キャパシタ、抵抗体)とすることができる。MMICは、極めて優れた電気的特性を示し、電気的特性として種々の特性の中でもとりわけ、高出力電力、高電力密度、広帯域、高動作電圧、高効率、高利得だけでなく、信号を高周波数(例えば、2GHz超)で送信し、かつ高温(例えば150℃以上)で動作する機能を挙げることができる。
Description
本発明は概してモノリシックマイクロ波集積回路(MMIC)に関し、特に窒化ガリウム材料を用いるMMICに関する。
関連出願の相互参照
本出願は、2004年10月28日出願の米国仮出願番号60/622,871の優先権を主張するものであり、この米国仮出願は、本明細書において参照することにより本明細書に組み込まれる。
関連出願の相互参照
本出願は、2004年10月28日出願の米国仮出願番号60/622,871の優先権を主張するものであり、この米国仮出願は、本明細書において参照することにより本明細書に組み込まれる。
モノリシックマイクロ波集積回路は少なくとも一つの半導体素子、及び通常、他の回路要素(例えば、インダクタ、キャパシタ、抵抗体)を含み、これらの回路要素は、所望の電気的機能を実行するように配置される。素子(群)及び回路要素群は基板の上に形成されてモノリシック構造を形成する。MMICは、アンプ(例えば、パワーアンプ及び低雑音アンプ)、スイッチ、及び電圧制御発振器を含む種々の用途に使用される。
窒化ガリウム半導体材料は窒化ガリウム(GaN)及び窒化ガリウムの合金を含み、窒化ガリウムの合金として、窒化ガリウムアルミニウム(AlGaN)、窒化ガリウムインジウム(InGaN)、及び窒化アルミニウムインジウムガリウム(AlInGaN)を挙げることができる。これらの材料は、高エネルギー準位にある電子の遷移を可能にする非常に大きなバンドギャップを有する半導体化合物である。
モノリシックマイクロ波集積回路、及び同集積回路に関連する方法が提供される。
一の態様では、本発明はMMICを提供する。MMICはシリコン基板と、そしてシリコン基板の上に形成される少なくとも一つの窒化ガリウム材料系素子を備える。MMICは、少なくとも2W/mmの電力密度で動作するように適合させる。
一の態様では、本発明はMMICを提供する。MMICはシリコン基板と、そしてシリコン基板の上に形成される少なくとも一つの窒化ガリウム材料系素子を備える。MMICは、少なくとも2W/mmの電力密度で動作するように適合させる。
一の態様では、本発明は、出力信号を送信するように構成されるMMICを提供する。MMICはシリコン基板と、そしてシリコン基板の上に形成される少なくとも一つの半導体材料系素子を備える。MMICは、出力信号を3GHz以上の周波数で、かつ28ボルト以上の動作電圧で送信するように適合させる。
本発明の他の態様、実施形態、及び特徴は、本発明に関する以下の詳細な記述を、添付の図と関連付けながら参照することにより明らかになる。添付の図は模式図であり、寸法通りには描かれていない。これらの図では、種々の図に示される各同一の、またはほぼ類似する構成要素は単一参照番号または記号により示される。説明を明瞭にするために、全ての構成要素に対して、全ての図において記号を付すということはしない。更に、本発明の各実施形態の全ての構成要素も、例示によって、この技術分野の当業者が本発明を理解することができるようには必ずしもならない場合には、示されない。本明細書において参照することにより本明細書に組み込まれることになる特許出願及び特許は、本明細書において参照することによりこれらの特許出願及び特許の内容全てが本明細書に組み込まれる。特許出願及び特許の内容が本明細書の内容と相容れない事態が生じる場合には、定義を含む本明細書が優先する。
本発明はモノリシックマイクロ波集積回路を提供する。MMICは少なくとも一つの半
導体材料系素子(例えば、窒化ガリウム材料を用いた素子)を含み、そして一つ以上の追加回路要素を含むこともできる。回路要素は能動回路要素(例えば、トランジスタまたはダイオードのような半導体材料系素子)または受動回路要素(例えば、インダクタ、キャパシタ、抵抗体)とすることができる。「モノリシック」という用語は、MMICの半導体材料系素子及び追加回路要素(群)が基板の上に、そして/または基板のバルクに形成されることを意味する。素子(群)及び他の回路要素(群)は所望の電気的機能(例えば、信号増幅)を実行するように配置される。基板はシリコンとすることができる。素子(群)は基板上に形成される窒化ガリウム材料領域の上に、または中に形成することができる。以下に更に説明するように、本発明のMMICは、種々の機能の中でもとりわけ、高出力電力、高電力密度、広帯域幅、高動作電圧、高効率、高利得だけでなく、信号を高周波数(例えば、2GHz超)で送信し、そして高温(例えば、150℃以上の温度)で動作する機能を含む極めて優れた電気的特性を示す。
導体材料系素子(例えば、窒化ガリウム材料を用いた素子)を含み、そして一つ以上の追加回路要素を含むこともできる。回路要素は能動回路要素(例えば、トランジスタまたはダイオードのような半導体材料系素子)または受動回路要素(例えば、インダクタ、キャパシタ、抵抗体)とすることができる。「モノリシック」という用語は、MMICの半導体材料系素子及び追加回路要素(群)が基板の上に、そして/または基板のバルクに形成されることを意味する。素子(群)及び他の回路要素(群)は所望の電気的機能(例えば、信号増幅)を実行するように配置される。基板はシリコンとすることができる。素子(群)は基板上に形成される窒化ガリウム材料領域の上に、または中に形成することができる。以下に更に説明するように、本発明のMMICは、種々の機能の中でもとりわけ、高出力電力、高電力密度、広帯域幅、高動作電圧、高効率、高利得だけでなく、信号を高周波数(例えば、2GHz超)で送信し、そして高温(例えば、150℃以上の温度)で動作する機能を含む極めて優れた電気的特性を示す。
或る構造(例えば、層及び/又は素子)が別の構造(例えば、層または基板)の「上に(on)」在る、または別の構造を「覆って(over)」いる、と表現される場合、当該或る構造を別の構造の上に直接位置させることができる、または中間構造(例えば、層、エアギャップ)を更に設けることができる。別の構造の「上に直接(directly
on)」配置される構造とは、中間構造が設けられないことを意味する。ここで、或る構造が別の構造の「上に(on)」在る、または別の構造を「覆っている(over)」と表現される場合、当該或る構造が別の構造の全体を、または別の構造の一部分を覆うことができることも理解されたい。
on)」配置される構造とは、中間構造が設けられないことを意味する。ここで、或る構造が別の構造の「上に(on)」在る、または別の構造を「覆っている(over)」と表現される場合、当該或る構造が別の構造の全体を、または別の構造の一部分を覆うことができることも理解されたい。
図1は、本発明の一の実施形態によるMMIC100を模式的に示している。MMIC100は、基板102の上に形成される多数の異なる回路要素を含む。図示の実施形態では、半導体素子104は入力パッド106に伝送線路108aを通して接続され、かつ出力パッド110に伝送線路108bを通して接続される。
ここで、図1に示すMMICは、MMICを模式的に表現したものに過ぎないことを理解されたい。いずれかの適切なMMIC構造を用いることができる。通常、MMIC構造は追加回路要素及び他の機能を含む。或る実施形態では、MMICは複数の半導体素子を含む。例えば、或る適切なMMIC構造(例えば、プレーナインダクタ、金属−絶縁膜−金属キャパシタ、薄膜抵抗体のような受動回路要素)については、IEEE Transactions on Microwave Theory and Techniques, Vol. MTT−29, No.6, June 1981に掲載された「モノリシックマイクロ波回路の設計手法」と題する論文に記載されており、この論文は、当該論文をここで参照することにより当該論文の内容が本明細書に組み込まれる。
ここで、本発明のMMICは、同じ基板にモノリシックに集積化されることがない他の回路要素に電気的に接続することができることも理解されたい。すなわち、他の回路要素は基板の外に設けることができる。
本実施形態では、MMICは入力信号をパッド106において受信し、当該信号は素子104に送信される。素子は信号を必要に応じて処理し、当該信号は出力パッドに送信され、次にMMICから、出力信号として出力される。例えば、MMIC100が高出力アンプである場合、素子は入力信号を増幅して出力信号を生成することができる。
伝送線路108aは入力整合回路の一部分を構成し、そして伝送線路108bは出力整合回路の一部分を構成することができる。これらの伝送線路に関連する多数の変数(例えば、数、材料、寸法)を選択して所望のインピーダンス整合をとることができる。
入力整合回路は、素子の入力インピーダンスを所望のインピーダンスに変換するように設計することができる(例えば、相対的に大きいインピーダンスに変換して、続いて行なわれる外部整合の全てを容易にする)。出力整合回路は、素子の出力インピーダンスを所望のインピーダンスに変換するように設計することができる(例えば、相対的に大きいインピーダンスに変換して、続いて行なわれる外部整合の全てを容易にする)。
ここで、通常、入力整合回路及び出力整合回路は追加の構成要素を含むことを理解されたい。例えば、これらの整合回路は、インピーダンスを変換するいずれかの構成要素または機能を備えることができる。このような構成要素は、インピーダンスを既知の量だけ変換する複数の素子(例えば、キャパシタ、インダクタ)を含む。従って、これらの素子を接続して、インピーダンスを必要に応じて変換する回路網を形成することができる。この技術分野の当業者であれば、どのようにして適切な整合回路を設計すればよいかが分かるであろう。
或る実施形態では、素子104はトランジスタである。適切なトランジスタ構造については、本出願と同じ出願人が保有する米国特許出願公開第2005−0167775号に記載されており、この文献は、当該文献をここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ2004年8月5日出願の「窒化ガリウム材料を用いたトランジスタ、及び同トランジスタに関連する方法」と題する米国特許出願番号10/913,297に基づいている。トランジスタ構造について以下に更に説明する。上に記載したように、MMICは、基板の上に形成される一つよりも多くのトランジスタを含むことができる。
或る実施形態では、素子106はダイオードである。上に記載したように、MMICは、基板の上に形成される一つよりも多くのダイオードを含むことができる。
図2Aは、本発明の一の実施形態による1段MMICアンプのブロック図である。アンプは入力整合回路と、トランジスタと、そして出力整合回路と、を含み、これらの回路要素は全て、同じ基板の上にモノリシックに形成される(すなわち、「オンチップ」)。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
図2Aは、本発明の一の実施形態による1段MMICアンプのブロック図である。アンプは入力整合回路と、トランジスタと、そして出力整合回路と、を含み、これらの回路要素は全て、同じ基板の上にモノリシックに形成される(すなわち、「オンチップ」)。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
図2Bは、本発明の一の実施形態による1段MMICアンプのブロック図である。アンプは入力整合回路と、トランジスタと、そして出力整合回路と、を含む。本実施形態では、入力整合回路及びトランジスタは同じ基板の上に形成されるが、出力整合回路は基板の外部に設けられる(すなわち、「オフチップ」)。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
図2Cは、本発明の一の実施形態による2段MMICアンプのブロック図である。アンプは入力整合回路と、1段目トランジスタと、中間段整合回路と、2段目トランジスタと、そして出力整合回路と、を含み、これらの回路要素は全て、同じ基板の上に形成される(すなわち、「オンチップ」)。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
図2Dは、本発明の一の実施形態による2段MMICアンプのブロック図である。アンプは、同じ基板の上に形成される入力整合回路と、1段目トランジスタと、中間段整合回路と、2段目トランジスタと、を含むが、出力整合回路は基板の外部に設けられる(すなわち、「オフチップ」)。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
図6は、本発明の一の実施形態による2段MMICアンプ190の例である。本実施形
態では、MMICは第1トランジスタ204(例えば、0.6mmの合計ゲート周辺長を有する)、及び第2トランジスタ224(例えば、6mmの合計ゲート周辺長を有する)を含む。電気信号は回路にボンディングパッド200に接続されるボンディングワイヤを通して入力される。ボンディングパッド200におけるインピーダンスは、入力整合回路によって大きくすることができる。本実施形態では、入力整合回路はインダクタ202を含む。第1段の信号利得はトランジスタ204によって決まる。抵抗体208及びキャパシタ206はパラレルフィードバック回路を構成してトランジスタ204の安定性を向上させ、かつアンプ全体の利得をフラットにする。トランジスタ204をバイアスするために使用されるドレイン電流がインダクタ210を経由して流れ込み、このインダクタはシャントキャパシタ212と組み合わされて、28V直流電源を回路のRF経路から分離する。アンプは中間段整合回路を含み、この整合回路は、インダクタ素子214,218,及び220だけでなく、シャントキャパシタ素子216及び222により構成される。中間段構成及び素子の値は、トランジスタ204と224との間のRFエネルギー伝達効率が高くなるように設計されている。インダクタ220及びシャントキャパシタ222は、ゲートバイアスを出力段トランジスタ224に供給するようにも機能する。最終段の信号利得はトランジスタ224によって決まる。増幅信号はチップの外に、ボンディングパッド226に接続されるボンディングワイヤを通して取り出される。本実施形態では、出力整合はチップの外で行なわれて、所望レベルのドレイン効率を達成する。
態では、MMICは第1トランジスタ204(例えば、0.6mmの合計ゲート周辺長を有する)、及び第2トランジスタ224(例えば、6mmの合計ゲート周辺長を有する)を含む。電気信号は回路にボンディングパッド200に接続されるボンディングワイヤを通して入力される。ボンディングパッド200におけるインピーダンスは、入力整合回路によって大きくすることができる。本実施形態では、入力整合回路はインダクタ202を含む。第1段の信号利得はトランジスタ204によって決まる。抵抗体208及びキャパシタ206はパラレルフィードバック回路を構成してトランジスタ204の安定性を向上させ、かつアンプ全体の利得をフラットにする。トランジスタ204をバイアスするために使用されるドレイン電流がインダクタ210を経由して流れ込み、このインダクタはシャントキャパシタ212と組み合わされて、28V直流電源を回路のRF経路から分離する。アンプは中間段整合回路を含み、この整合回路は、インダクタ素子214,218,及び220だけでなく、シャントキャパシタ素子216及び222により構成される。中間段構成及び素子の値は、トランジスタ204と224との間のRFエネルギー伝達効率が高くなるように設計されている。インダクタ220及びシャントキャパシタ222は、ゲートバイアスを出力段トランジスタ224に供給するようにも機能する。最終段の信号利得はトランジスタ224によって決まる。増幅信号はチップの外に、ボンディングパッド226に接続されるボンディングワイヤを通して取り出される。本実施形態では、出力整合はチップの外で行なわれて、所望レベルのドレイン効率を達成する。
ここで、本発明のMMICは、バイアス回路網、電力制御回路、ESD保護回路、フィードバック回路、及び安定化素子(例えば、熱的安定化及び電気的安定化を行なうための)のようなモノリシックに集積化された追加の回路網を含むことができることを理解されたい。
更に、本発明のMMICは、ここに示す回路構成以外の他の回路構成を含むことができることを理解されたい。特定の構成は、MMICの特定の用途によって部分的に変わる。本発明のMMICは多種多様な用途に使用することができる。例えば、MMICは高出力アンプ、低雑音アンプ、スイッチ、発振器(例えば、電圧制御発振器)、ミキサ、及びダブラーとして使用することができる。
上に記載したように、本発明のMMICは、種々の機能の中でもとりわけ、高電力密度、高出力電力、高動作電圧、高効率、低雑音指数特性だけでなく、信号を高周波数(例えば、2GHz超)で送信する機能を含む極めて優れた電気的特性を示す。
本発明のMMICは、高出力電力及び/又は高電力密度を実現することができる。電力密度(W/mm)は、この技術分野の当業者には公知のことであるが、出力電力をMMICの出力段の合計ゲート幅で割った値である。出力電力は標準の技術を使用して測定することができ、かつ電力密度は測定値に基づいて計算することができる。
例えば、本発明のトランジスタは2.0W/mm以上(例えば、約2.0W/mm〜約15.0W/mm)の、または4.0W/mm以上の、或いは8.0W/mm以上の電力密度を有することができる。
或る実施形態では、出力電力は10W以上(例えば、約10W〜約1000W)、または100W以上、或いは500W以上とすることができる。
効率(すなわち、ドレイン効率)は、出力電力を、ドレイン電流及びドレイン電圧の積で除算した値として定義される。本発明のMMICは、20%以上(例えば、20%〜30%)の効率で動作することができる。或る実施形態では、トランジスタは30%以上の効率で動作することができ、そして或る実施形態では、トランジスタは40%以上の効率で動作する。
効率(すなわち、ドレイン効率)は、出力電力を、ドレイン電流及びドレイン電圧の積で除算した値として定義される。本発明のMMICは、20%以上(例えば、20%〜30%)の効率で動作することができる。或る実施形態では、トランジスタは30%以上の効率で動作することができ、そして或る実施形態では、トランジスタは40%以上の効率で動作する。
本発明のMMICは出力信号を高周波数で送信することができる。例えば、MMICを使用して、出力信号を0.1GHz以上の周波数で送信することができる。或る実施形態では、MMICを使用して出力信号を3GHz以上の、または6GHz以上の、或いは18MHz以上の周波数で送信することができる。或る場合においては、MMICを使用して出力信号を最高77GHzまでの周波数で送信することができる。
MMICは、所定の高周波数帯域の出力信号を送信するために特に有用である。例えば、MMICは、Xバンド(例えば、8GHz〜12GHz、及び8GHz〜10.5GHz)の、またはBバンド(例えば、4GHz〜8GHz)の出力信号を送信するために特に有用である。とりわけ、信号は、上述の周波数帯域を含む上述の周波数で、上述の高出力電力及び電力密度で、かつ上述の高効率(及び以下に説明する利得)で送信することができる。
或る場合においては、MMICは、28ボルト以上の、または48ボルト以上の動作電圧(ドレイン電圧)で動作させる。或る場合においては、動作電圧は最大120ボルト、または最大50ボルト(例えば、28ボルトまたは48ボルト)とすることができる。適切なゲート電圧は0ボルト〜−10ボルトとすることができる。上述の特性は、これらの動作電圧及び上述の送信周波数で得られる。
本発明のMMICは電力利得を実現することもできる。電力利得(または利得)は、出力電力を入力電力で除算した値として定義され、かつdB単位で表わすことができる。本発明のトランジスタは、5dB以上の利得を有することができる。或る実施形態では、利得は12dB以上(例えば、12〜15dB)とすることができる。
ここで、本発明のMMICは、特性の他の組み合わせを有することができることを理解されたい。
図3A及び3Bはそれぞれ、本発明の一の実施形態によるトランジスタビルディングブロック構造10の断面図及び上面図である。以下に更に説明するように、複数のビルディングブロック構造10を組み合わせてパワートランジスタ素子を構成することができる。パワートランジスタ素子は、上述のような本発明のMMICの構成要素(例えば、素子104)とすることができる。
図3A及び3Bはそれぞれ、本発明の一の実施形態によるトランジスタビルディングブロック構造10の断面図及び上面図である。以下に更に説明するように、複数のビルディングブロック構造10を組み合わせてパワートランジスタ素子を構成することができる。パワートランジスタ素子は、上述のような本発明のMMICの構成要素(例えば、素子104)とすることができる。
図示の実施形態では、構造10は窒化ガリウム材料領域12を含む。図示の実施形態では、トランジスタ構造はソース電極14と、ドレイン電極16と、そしてゲート電極18と、を含み、これらの電極は窒化ガリウム材料領域の上に形成される。窒化ガリウム材料領域は基板20の上に形成され、そして図示のように、遷移層22は基板と窒化ガリウム材料領域との間に形成することができる。トランジスタは保護層24を含み、保護層は窒化ガリウム材料領域の表面を保護し、そして被覆する。図示の実施形態では、ビア26が保護層の内部に形成され、保護層には、ゲート電極の一部分が形成される。
ここで、図3A及び3Bに示すトランジスタ構造は本発明の実施形態の一例であり、本発明を制限するものとして捉えられるべきではない。異なる層(群)、異なる層配列、及び異なる機能を有するトランジスタ構造を含む他のトランジスタ構造も本発明の技術範囲に含まれる。
図4は、本発明の一の実施形態によるトランジスタユニットセル30の平面図である。この実施形態では、トランジスタユニットセルは10個のトランジスタビルディングブロック構造を含む。図示のように、ユニットセルのソース電極群は共通ソースパッド32に接続され、ゲート電極群は共通ゲートパッド34に接続され、そしてドレイン電極群は共
通ドレインパッド36に接続される。図示のユニットセルでは、10個のゲート電極がゲートパッドに接続され、6個のソース電極がソースパッドに接続され、そして5個のドレイン電極がドレインパッドに接続される。
通ドレインパッド36に接続される。図示のユニットセルでは、10個のゲート電極がゲートパッドに接続され、6個のソース電極がソースパッドに接続され、そして5個のドレイン電極がドレインパッドに接続される。
ここで、本発明の他の実施形態では、トランジスタセルユニットは異なる数のビルディングブロック構造を含み、そして/または異なるタイプの電極接続及びパッド接続を有することができることを理解されたい。
図5は、本発明の一の実施形態によるパワートランジスタ40の平面図である。パワートランジスタは、並列に配置される複数のトランジスタセルユニットセル30を含む。図示の実施形態では、トランジスタは18個のユニットセルを含むが、他の数のユニットセルを含むことができる。ユニットセル群のそれぞれのドレインパッド36を並べて一つのドレインバス42を形成する。それぞれのソースパッド32を一つのソースバス43に接続し(図4)、そしてそれぞれのゲートパッド34を一つのゲートバス44に接続する(図4)。
本発明のトランジスタはソース接地で動作することができる。この構成では、ソースパッド(及びソース電極)は接地に(例えば、ウェハビアを通して構造の裏面の接地面に)接続され、信号源からの入力信号はゲートパッド(及びゲート電極)で受信し、そして出力信号はドレインパッド(及びドレイン電極)から、トランジスタによって駆動される負荷に送信される。しかしながら、トランジスタは他の構成で動作することができる。
図3Aに戻ってこの図を参照すると、トランジスタ構造の窒化ガリウム材料領域12は活性領域として機能することが分かる。すなわち、ソース電極からドレイン電極に延びる導電チャネルは窒化ガリウム材料領域に形成される。窒化ガリウム材料領域は少なくとも一つの窒化ガリウム材料層を含む。本明細書において使用するように、「窒化ガリウム材料」という表現は、窒化ガリウム(GaN)、及び窒化ガリウム合金のいずれかの合金を指し、窒化ガリウム合金として、種々の材料の中でもとりわけ、窒化アルミニウムガリウム(AlxGa(1−x)N),窒化インジウムガリウム(InyGa(1−y)N),窒化アルミニウムインジウムガリウム(AlxInyGa(1−x−y)N),窒化ガリウム砒素リン(GaAsaPbN(1−a−b))、窒化アルミニウムインジウムガリウム砒素リン(AlxInyGa(1−x−y)AsaPbN(1−a−b))を挙げることができる。通常、砒素及び/又はリンは、これらの元素が含まれる場合、低濃度である(すなわち、5重量%未満)。或る好適な実施形態では、窒化ガリウム材料は高濃度のガリウムを含み、かつアルミニウム及び/又はインジウムをほとんど含まない、または全く含まない。高濃度のガリウムを含む実施形態では、和(x+y)は0.4未満、0.2未満、0.1未満、またはこれらの値よりも小さい値とすることができる。或る場合においては、窒化ガリウム材料層がGaNの組成を有する(すなわち、x+y=0)ことが好ましい。窒化ガリウム材料はn型ドープ材料またはp型ドープ材料とすることができる、或いは真性材料とすることができる。適切な窒化ガリウム材料は、本出願の譲受人が保有する米国特許第6,649,287号に記載されており、この文献を参照することにより、この文献の内容が本明細書に組み込まれる。
或る場合においては、窒化ガリウム材料領域は窒化ガリウム材料層を一つだけ含む。他の場合においては、窒化ガリウム材料領域は一つよりも多くの窒化ガリウム材料層を含む。例えば、窒化ガリウム材料領域は図示のように複数の層(12a,12b,12c)を含むことができる。或る実施形態では、層12bの窒化ガリウム材料が、層12aの窒化ガリウム材料のアルミニウム濃度よりも高いアルミニウム濃度を有することが好ましい。例えば、層12bの窒化ガリウム材料の(上に説明した窒化ガリウム材料のいずれかに関する)xの値は、層12aの窒化ガリウム材料のxの値よりも大きい、0.05〜1.0
の間の値を有することができる、または層12aの窒化ガリウム材料のxの値よりも大きい、0.05〜0.5の間の値を有することができる。例えば、層12bはAl0.20Ga0.80Nにより形成することができ、層12aはGaNにより形成することができる。アルミニウム濃度のこの差によって、非常に高い導電率を持つ領域(例えば、2次元電子ガス領域)を層12aと層12bとの界面に形成することができる。図示の実施形態では、層12cはGaNにより形成することができる。
の間の値を有することができる、または層12aの窒化ガリウム材料のxの値よりも大きい、0.05〜0.5の間の値を有することができる。例えば、層12bはAl0.20Ga0.80Nにより形成することができ、層12aはGaNにより形成することができる。アルミニウム濃度のこの差によって、非常に高い導電率を持つ領域(例えば、2次元電子ガス領域)を層12aと層12bとの界面に形成することができる。図示の実施形態では、層12cはGaNにより形成することができる。
窒化ガリウム材料領域12は、他のIII−V族化合物または合金、酸化膜層、及び金属層のような、窒化ガリウム材料組成を持たない一つ以上の層を含むこともできる。
窒化ガリウム材料領域は、素子を当該領域に形成することができるように十分に高い品質を有する。好適には、窒化ガリウム材料領域は、クラックサイズ及び欠陥レベルが小さい。以下に更に説明するように、遷移層22(特に、組成に傾斜を付ける場合)によってクラック及び/又は欠陥形成を減らすことができる。クラックサイズが小さい低い窒化ガリウム材料については、上の記述において参照することにより本明細書に組み込まれる米国特許第6,649,287号に記載されている。或る場合においては、窒化ガリウム材料領域は、0.005μm/μm2未満のクラックサイズを有する。或る場合においては、窒化ガリウム材料領域は0.001μm/μm2未満の非常に小さいクラックサイズを有する。或る場合においては、窒化ガリウム材料領域を、0.0001μm/μm2未満のクラックサイズにより定義されるほとんどクラックがない状態とすることが好ましい。
窒化ガリウム材料領域は、素子を当該領域に形成することができるように十分に高い品質を有する。好適には、窒化ガリウム材料領域は、クラックサイズ及び欠陥レベルが小さい。以下に更に説明するように、遷移層22(特に、組成に傾斜を付ける場合)によってクラック及び/又は欠陥形成を減らすことができる。クラックサイズが小さい低い窒化ガリウム材料については、上の記述において参照することにより本明細書に組み込まれる米国特許第6,649,287号に記載されている。或る場合においては、窒化ガリウム材料領域は、0.005μm/μm2未満のクラックサイズを有する。或る場合においては、窒化ガリウム材料領域は0.001μm/μm2未満の非常に小さいクラックサイズを有する。或る場合においては、窒化ガリウム材料領域を、0.0001μm/μm2未満のクラックサイズにより定義されるほとんどクラックがない状態とすることが好ましい。
或る実施形態では、窒化ガリウム材料の転位密度が低いことが好ましい。適切な窒化ガリウム材料、及び同材料を形成するプロセスについては、本出願の譲受人が保有し、かつ同時係属中の、2004年7月7日出願の「転位密度の低いIII族窒化物材料及び同材料
に関する方法」と題する米国特許出願番号10/886,506に記載されており、この文献を参照することにより、この文献の内容が本明細書に組み込まれる。
に関する方法」と題する米国特許出願番号10/886,506に記載されており、この文献を参照することにより、この文献の内容が本明細書に組み込まれる。
或る場合においては、窒化ガリウム材料領域は単結晶構造を有する一つの層または複数の層を含む。或る場合においては、窒化ガリウム材料領域はウルツ鉱型(六方晶系)構造を有する一つ以上の層を含む。
窒化ガリウム材料領域の膜厚、及び異なる層の数は少なくとも部分的に、特定の素子の要件により決定される。最低限の条件として、窒化ガリウム材料領域の膜厚は、所望の構造または素子の形成が可能になるような十分な大きさの値である。窒化ガリウム材料領域は一般的に、必ずではないが、0.1ミクロン超の膜厚を有する。他の場合においては、窒化ガリウム材料領域12は、0.5ミクロン超、0.75ミクロン超、1.0ミクロン超、2.0ミクロン超の膜厚を有する、または5.0ミクロンをも超える膜厚を有する。
上述のように、素子は窒化ガリウム材料領域12の表面の上に形成される保護層24を含む。複数の適切な保護層(これらの層の内の幾つかは、電極決定層としても機能する)は、本出願の譲受人が保有する米国特許出願公開第2005−0133818号に記載されており、当該文献はここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ2003年12月17日出願の「電極決定層を含む窒化ガリウム材料素子、及び同素子を形成する方法」と題する米国特許出願番号10/740,376に基づいている。
保護層24の適切な組成物は、これらには制限されないが、窒化物系化合物(例えば、窒化シリコン化合物)、酸化物系化合物(例えば、酸化シリコン化合物)、ポリイミド、他の誘電体材料、またはこれらの組成物の組み合わせ(例えば、酸化シリコン及び窒化シリコン)を含む。或る場合においては、保護層が窒化シリコン化合物(例えば、Si3N4)または非化学量論組成の窒化シリコン化合物であることが好ましい。
或る好適な実施形態では、基板20はシリコン基板である。シリコン基板は、当該基板が容易に入手でき、非常に安価であり、かつ結晶品質が高いので好ましい。
本明細書において使用するように、シリコン基板は、シリコン表面を含む全ての基板を指す。適切なシリコン基板の例として、種々の基板の中でもとりわけ、全体がシリコンにより構成される基板(例えば、バルクシリコンウェハ)、シリコンオンインシュレータ(SOI)基板、シリコンオンサファイア(SOS)基板、及びSIMOX基板を挙げることができる。適切なシリコン基板として更に、シリコンウェハを第2の材料に接着させた構成の、またはシリコン層を第2の材料の上に堆積させた構成の基板を挙げることができる。これらの場合においては、第2の材料はダイヤモンド、AIN,SiC、または他の多結晶材料とすることができる。異なる結晶方位を有するシリコン基板を使用することができる。或る場合においては、(111)シリコン基板が好ましい。他の場合においては、(100)シリコン基板が好ましい。
本明細書において使用するように、シリコン基板は、シリコン表面を含む全ての基板を指す。適切なシリコン基板の例として、種々の基板の中でもとりわけ、全体がシリコンにより構成される基板(例えば、バルクシリコンウェハ)、シリコンオンインシュレータ(SOI)基板、シリコンオンサファイア(SOS)基板、及びSIMOX基板を挙げることができる。適切なシリコン基板として更に、シリコンウェハを第2の材料に接着させた構成の、またはシリコン層を第2の材料の上に堆積させた構成の基板を挙げることができる。これらの場合においては、第2の材料はダイヤモンド、AIN,SiC、または他の多結晶材料とすることができる。異なる結晶方位を有するシリコン基板を使用することができる。或る場合においては、(111)シリコン基板が好ましい。他の場合においては、(100)シリコン基板が好ましい。
ここで、サファイア基板、炭化シリコン基板、インジウムリン基板、シリコンゲルマニウム基板、砒化ガリウム基板、窒化ガリウム材料基板、窒化アルミニウム基板、及び他のIII−V族化合物基板を含む他のタイプの基板を使用することもできることを理解されたい。しかしながら、シリコン基板を使用しない実施形態では、シリコン基板に関連する利点の全てを得る、ということができなくなる。
基板20はいずれかの適切な寸法を有することができ、その特定の寸法は、用途及び基板のタイプによって部分的に決定される。或る実施形態では、相対的に大きな直径(例えば、100mm以上、及び/又は150mm以上)の基板を窒化ガリウム材料処理に使用することが好ましく、この直径として、約100mm(または約4インチ)、約150mm(または約6インチ)、約200mm(または約8インチ)、或いは更には約400mm(または約12インチ)を挙げることができる。直径を大きくすることにより、所定の基板に対する合計の素子面積が大きくなるという利点がある。ここで、基板上に成長させた窒化ガリウム材料領域は、基板の直径と同じ直径を持つことができることを理解されたい。
或る場合においては、基板を、約125ミクロン超(例えば、約125ミクロン〜約800ミクロン、または約400ミクロン〜800ミクロン)のように相対的に厚くすることが好ましい。相対的に厚い基板は容易に入手し、処理することができ、かつ相対的に薄い基板を使用する場合に生じることのある曲げに強い。他の実施形態では、相対的に薄い基板(例えば、125ミクロン未満)が使用される。相対的に薄い基板は、相対的に厚い基板に関連する利点をもたらすことができないが、相対的に薄い基板は、処理が容易になり、そして/または処理工程の回数が少なくなるという利点を含む他の利点をもたらすことができる。或るプロセスでは、基板は最初、相対的に厚く(例えば、約200ミクロン〜800ミクロン)、次に後続の処理工程の間に薄くなる(例えば、150ミクロン未満の厚さに)。
遷移層22は、窒化ガリウム材料領域12の堆積の前に基板20の上に形成することができる。遷移層は、次の効果の内の一つ以上の効果をもたらす。すなわち、窒化ガリウム材料の熱膨張率と基板の熱膨張率の差から生じる熱応力が小さくなることによって窒化ガリウム材料領域12におけるクラック発生が少なくなり、窒化ガリウム材料の格子定数と基板の格子定数の差から生じる格子応力が小さくなることによって窒化ガリウム材料領域における欠陥発生が少なくなり、そして基板のバンドギャップと窒化ガリウム材料のバンドギャップの差が小さくなることによって基板と窒化ガリウム材料領域との間の導電性が増す。遷移層はシリコン基板を用いる場合に設けることが特に好ましい、というのは、窒化ガリウム材料及びシリコンの熱膨張率の差、及び格子定数の差が大きいからである。ここで、遷移層は、種々の他の理由により、基板と窒化ガリウム材料領域との間に形成する
こともできることを理解されたい。例えば、シリコン基板を使用しない或る場合においては、素子は遷移層を含む必要がない。
こともできることを理解されたい。例えば、シリコン基板を使用しない或る場合においては、素子は遷移層を含む必要がない。
遷移層22の組成は、基板のタイプ、及び窒化ガリウム材料領域12の組成によって少なくとも部分的に変わる。シリコン基板を用いる或る実施形態では、遷移層は、層の少なくとも一部分に渡って変化する組成を有する組成傾斜遷移層を含むことが好ましい。適切な組成傾斜遷移層については、例えば本出願と同じ譲受人が保有する2000年12月14日出願の「窒化ガリウム材料及び方法」と題する米国特許第6,649,287号に記載されており、この文献を本明細書において参照することにより、この文献の内容が本明細書に組み込まれる。組成傾斜遷移層は、窒化ガリウム材料領域におけるクラック発生を、窒化ガリウム材料の熱膨張率と基板(例えば、シリコン)の熱膨張率の差から生じる熱応力を小さくすることにより少なくするために特に効果的である。或る実施形態では、遷移層の組成に傾斜を付ける場合、0≦x≦1、0≦y≦1とすると、遷移層はAlxInyGa(1−x−y)N,AlxGa(1−x)N,またはInyGa(1−y)Nのような窒化ガリウム合金により形成される。これらの実施形態では、合金の元素(例えば、Ga,Al,In)の内の少なくとも一つの元素の濃度を通常、当該層の断面における膜厚の少なくとも一部分に渡って変える。例えば、遷移層がAlxInyGa(1−x−y)Nの組成を有する場合、x及び/又はyを変えることができ、遷移層がAlxGa(1−x)Nの組成を有する場合、xを変えることができ、そして遷移層がInyGa(1−y)Nの組成を有する場合、yを変えることができる。
或る好適な実施形態では、遷移層は、ガリウム濃度が裏面で低く、ガリウム濃度が前面で高くなるように、ガリウム濃度に傾斜を付けることが望ましい。このような遷移層は、窒化ガリウム材料領域内部の内部応力を緩和するために特に効果的であることが判明している。例えば、遷移層はAlxGa(1−x)Nの組成を有することができ、この場合、xが遷移層の裏面から前面に向かって小さくなる(例えば、xは遷移層の裏面での値1から遷移層の前面での値0にまで小さくなる)。遷移層の組成は、例えば不連続に(例えば、階段状に)、または連続的に変わるように傾斜を付けることができる。或る不連続傾斜では、AlN,Al0.6Ga0.4N,及びAl0.3Ga0.7Nの構成の組成が窒化ガリウム材料領域に向かう方向に階段状に変化する。
或る場合においては、遷移層は単結晶構造を有する。
ここで、或る実施形態では、遷移層22は一定の(すなわち、変化しない)組成を当該層の膜厚に渡って有することができることを理解されたい。
ここで、或る実施形態では、遷移層22は一定の(すなわち、変化しない)組成を当該層の膜厚に渡って有することができることを理解されたい。
ソース電極、ドレイン電極、及びゲート電極は、金属(例えば、Au,Ni,Pt)、金属化合物(例えば、WSi,WSiN)、合金、半導体、ポリシリコン、窒化物、またはこれらの材料の組み合わせのような、いずれかの適切な導電材料により形成することができる。詳細には、ゲート電極の寸法は素子性能にとって非常に重要である。図示の実施形態では、保護層に形成されるビア26によって、ゲート電極寸法が(少なくとも部分的に)決定される。従って、ビアの形状を制御することにより、所望のゲート寸法を決定することができる。適切なビア寸法及びゲート寸法については、米国特許出願番号10/740,376に記載されており、この文献は、ここで参照することにより当該文献の内容が本明細書に組み込まれる。
或る実施形態では、電極は窒化ガリウム材料領域にまで延在することができる。例えば、窒化ガリウム材料領域の表面に堆積する電極材料(例えば、金属)は窒化ガリウム材料領域に、電極を形成する場合の後続のアニール工程(例えば、RTA)の間に拡散することができる。詳細には、ソース電極及びドレイン電極は窒化ガリウム材料領域に拡散するこのような部分を含むことができる。本明細書において使用される表現のように、このよ
うな電極は以上のような現象が観察されるのではあるが、窒化ガリウム材料領域の上に形成されると表現される。
うな電極は以上のような現象が観察されるのではあるが、窒化ガリウム材料領域の上に形成されると表現される。
ソースパッド、ゲートパッド、及びドレインパッドは、金属(例えば、Au,Ni,Pt)、金属化合物(例えば、WSi,WSiN)、合金、半導体、ポリシリコン、窒化物、またはこれらの材料の組み合わせのような、いずれかの適切な導電材料により形成することができる。或る実施形態では、これらのパッドは該当する電極群と同じ材料により形成することができる。
図1A及び1Bに示す素子は封止層36も含み、当該封止層はこの技術分野では公知のように、構造の下地層を封止して化学的及び/又は電気的保護層となる。封止層は酸化物または窒化物を含むいずれかの適切な材料により形成することができる。
ここで、トランジスタ構造は他の層を含むことができることを理解されたい。例えば、トランジスタ構造は図1A及び1Bには図示しない追加要素を含むことができる。例えば、トランジスタ構造は、基板20の表面に直接形成される歪吸収層を含むことができる。適切な歪吸収層については、本出願と同じ譲受人が保有する同時係属中の、2004年6月28日出願の「窒化ガリウム材料及び同材料に関連する方法」と題する米国特許出願番号10/879,703に記載されており、この文献を本明細書において参照することにより、この文献の内容が本明細書に組み込まれる。一の実施形態では、歪吸収層は非常に薄くし(例えば、約10オングストローム〜約100オングストロームの膜厚)、かつ非晶質窒化シリコン系材料により形成することが好ましい。
或る実施形態では、他の層(例えば、中間層)を設けることができる。適切な中間層については、例えば米国特許第6,649,287号に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれている。本発明の他の実施形態では、本明細書に示す層(群)は設けなくてもよい。本明細書に示す構造及び素子に関する他の変形はこの技術分野の当業者には公知であり、かつ本発明に包含される。
本発明の構造及び素子は従来の処理技術を用いる方法を使用して形成することができる。一般的に、複数の材料層から成る積層構造が基板の上に形成され、この基板は後の工程において処理されて(例えば、ダイシングされて)所望の最終構造(例えば、トランジスタ)を形成する。
例えば、図1A及び1Bのトランジスタ構造の層及び領域は従来の技術を使用して形成することができ、更にこれらの層及び領域に対して、パターニング、エッチング、及びイオン注入を施すことができる。
遷移層22及び窒化ガリウム材料領域12は、例えば種々の技術の中でもとりわけ、有機金属化学気相成長(MOCVD)プロセス、分子線エピタキシー法(BME)、及びハライド気相エピタキシー法(HVPE)を使用して堆積させることができる。好適な方法は、複数の層の組成によって部分的に変わる。MOCVDプロセスが好ましい。遷移層(例えば、組成傾斜遷移層)及び窒化ガリウム材料領域をシリコン基板の上に形成するために適切するMOCVDプロセスについては米国特許第6,649,287号に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれている。半導体材料領域が異なる層を含む場合、堆積工程(例えば、MOCVD工程)を1回だけ使用して窒化ガリウム材料領域全体を形成することが好ましい場合がある。堆積工程を1回だけ使用する場合、処理パラメータを適切な時点で適切に変更して異なる層を形成する。所定の好適な事例では、成長工程を1回だけ使用して遷移層及び窒化ガリウム材料領域を形成することができる。
設けるとすれば、歪吸収層は米国特許出願番号10/879,703に記載される方法を使用して形成することができ、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
保護層24はいずれかの適切な方法を使用して堆積させることができる。使用する方法は、保護層の組成によって部分的に変わる。適切な方法として、これらには制限されないが、CVD,PECVD,LP−CVD,ECR−CVD,ICP−CVD,蒸着、及びスパッタリングを挙げることができる。保護層が窒化シリコン材料により形成される場合、PECVDを使用して層を堆積させることが好ましい。
設けるとすれば、ビア26は保護層内にエッチングを使用して形成することができる。プラズマエッチングを使用してビアを高精度に制御された寸法で形成することが好ましい。
ソース電極、ドレイン電極、及びゲート電極は、窒化ガリウム材料領域の上に、蒸着法のような公知の方法を使用して堆積させることができる。電極が2つの金属を含む場合には、これらの金属は通常、連続工程で堆積させる。堆積金属層は、従来の方法を使用してパターニングすることにより電極を形成することができる。或る実施形態では、アニール工程(例えば、RTA)を使用することもでき、この工程では、堆積電極材料は窒化ガリウム材料領域に、特にソース電極及びドレイン電極を形成する場合に拡散する。
保護層、ビア、及び電極を形成する適切な方法については、本出願と同じ譲受人が保有する同時係属中の米国特許出願番号10/740,376に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
ソース電極パッド、ドレイン電極パッド、及びゲート電極パッドは、公知の方法を使用して堆積させ、そしてパターニングすることもできる。
或る実施形態では、活性領域を電気的に分離する分離領域を形成することができる。分離領域を形成する適切なプロセスについては、本出願と同じ譲受人が保有する同時係属中の、2004年6月28日出願の「分離領域を含む窒化ガリウム材料構造及び方法」と題する米国特許出願番号10/879,795に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
或る実施形態では、活性領域を電気的に分離する分離領域を形成することができる。分離領域を形成する適切なプロセスについては、本出願と同じ譲受人が保有する同時係属中の、2004年6月28日出願の「分離領域を含む窒化ガリウム材料構造及び方法」と題する米国特許出願番号10/879,795に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
上述のプロセスを使用して、所望の材料層及び機能を含む半導体構造を形成する。構造は、従来の方法を使用して更に処理することにより所望の構造を形成することができる。或る方法では、構造を当該構造の裏面から薄くすることができる。従って、金属層(例えば、金)を裏面に堆積させることができる。
或る方法では、構造を処理することにより構造の裏面から延在するビアを設けることができる。或る場合においては、裏面ビアは基板の厚さ全体を貫通して延びて貫通ビアを形成することができる。電極は裏面ビアの中に堆積させることができる。適切な裏面ビア、及び同ビアを形成するプロセスについては、例えば本出願と同じ譲受人が保有する米国特許第6,611,002号、及び本出願と同じ譲受人が保有する米国特許出願公開第2005−0130002号に記載されており、米国特許出願公開第2005−0130002号は、当該文献をここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ2003年8月25日出願の「窒化ガリウム材料素子及び同素子を形成する方法」と題する米国特許出願番号10/650,122に基づき、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
ここで、本発明は本明細書に特定の形で記載される方法以外の方法を包含することを理解されたい。更に、上に説明した方法の変形はこの技術分野の当業者には公知であり、かつ本発明の技術範囲に含まれる。
次の実施例は本発明を制限するものではなく、本発明を例示するために提示される。
(実施例1)
この実施例では、Si基板の上に形成されるGaNパワーMMICの特徴について記載する。
(実施例1)
この実施例では、Si基板の上に形成されるGaNパワーMMICの特徴について記載する。
図6に示す2段MMICアンプに類似するGaN MMICは、1.0ワットのリニアパワーをOFDM変調が施されている状態で、非常に広い周波数帯域(3.3〜3.9GHz)に渡って28Vの電源電圧で供給するように設計されている。アンプの動作に基づく小信号シミュレーション結果が、Agilent社が販売する最先端デザインシステムソフトウェアを使用して得られた。図7は、20dB超の小信号利得及び−10dB未満のリターンロスを周波数レンジで表示している。
この結果から、本発明のGaNオンシリコンMMICが、3GHz超の周波数の極めて広い帯域に渡って高利得を示すことが分かる。
上述のようにして本発明の少なくとも一つの実施形態の幾つかの態様について説明してきたが、この技術分野の当業者であれば、種々の変更、変形、及び改良を容易に本発明に加え得ることが理解できるであろう。このような変更、変形、及び改良は本開示の一部分となるものであり、かつ本発明の技術思想及び技術範囲に含まれるものである。従って、これまでの記述及び図は例示としてのみ示される。
上述のようにして本発明の少なくとも一つの実施形態の幾つかの態様について説明してきたが、この技術分野の当業者であれば、種々の変更、変形、及び改良を容易に本発明に加え得ることが理解できるであろう。このような変更、変形、及び改良は本開示の一部分となるものであり、かつ本発明の技術思想及び技術範囲に含まれるものである。従って、これまでの記述及び図は例示としてのみ示される。
Claims (30)
- シリコン基板と、
シリコン基板の上に形成される少なくとも一つの窒化ガリウム材料系素子と、
少なくとも一つの回路要素とを備えるMMIC。 - 回路要素は半導体材料系素子である、請求項1記載のMMIC。
- 回路要素は窒化ガリウム材料系素子である、請求項1記載のMMIC。
- 回路要素はシリコン基板の上に形成される、請求項1記載のMMIC。
- 回路要素は窒化ガリウム材料領域の上に形成される、請求項1記載のMMIC。
- 回路要素は受動回路要素である、請求項1記載のMMIC。
- 回路要素はインダクタ、キャパシタ、または抵抗体の内の一つとして選択される、請求項1記載のMMIC。
- 回路要素はダイオードである、請求項1記載のMMIC。
- 回路要素は窒化ガリウム材料系素子に電気的に接続される、請求項1記載のMMIC。
- MMICは入力信号を受信し、かつ出力信号を送信するように構成される、請求項1記載のMMIC。
- MMICは入力信号を増幅して出力信号を形成する、請求項10記載のMMIC。
- 窒化ガリウム材料ベースの第1トランジスタ及び窒化ガリウム材料ベースの第2トランジスタを備える、請求項1記載のMMIC。
- 更に、MMICのインピーダンスを変換するように適合させた少なくとも一つの整合回路を備える、請求項1記載のMMIC。
- 整合回路は、基板の上に形成される少なくとも一つの回路要素を含む、請求項13記載のMMIC。
- MMICの入力インピーダンスを変換するように適合させた入力整合回路、及びMMICの出力インピーダンスを変換するように適合させた出力整合回路を備える、請求項1記載のMMIC。
- 一つよりも多くの回路要素を備える、請求項1記載のMMIC。
- シリコン基板は、基板に形成される裏面ビアを有する、請求項1記載のMMIC。
- 更に、裏面ビアの中に形成される電極を備える、請求項17記載のMMIC。
- MMICは少なくとも10W/mmの電力密度で動作するように適合させる、請求項1記載のMMIC。
- MMICは、少なくとも2W/mmの電力密度で、かつ少なくとも10ボルトの動作電圧で動作するように適合させる、請求項1記載のMMIC。
- MMICは、4.0W/mm以上の電力密度で、かつ少なくとも48ボルトの動作電圧で動作するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を3GHz超の周波数で、かつ48ボルト以上の動作電圧で送信するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を3GHz超の周波数で、かつ100ボルト以上の動作電圧で送信するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を6GHz超の周波数で送信するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を約8GHz〜約12GHzの周波数で送信するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を10W以上の電力で、かつ約8GHz〜12GHzの周波数で送信するように適合させる、請求項1記載のMMIC。
- MMICは、出力信号を約100W超の電力で送信するように適合させる、請求項1記載のMMIC。
- MMICは1桁の帯域で動作するように適合させる、請求項1記載のMMIC。
- MMICであって、
シリコン基板と、そして
シリコン基板の上に形成される少なくとも一つの半導体材料系素子と、を備え、
MMICは少なくとも2W/mmの電力密度で動作するように適合させる、MMIC。 - 出力信号を送信するように適合させたMMICであって、前記MMICは、
シリコン基板と、そして
シリコン基板の上に形成される少なくとも一つの半導体材料系素子と、を備え、
MMICは出力信号を3GHz以上の周波数で、かつ28ボルト以上の動作電圧で送信するように適合させる、MMIC。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62287104P | 2004-10-28 | 2004-10-28 | |
PCT/US2005/039579 WO2006050403A2 (en) | 2004-10-28 | 2005-10-28 | Gallium nitride/silicon based monolithic microwave integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008519441A true JP2008519441A (ja) | 2008-06-05 |
Family
ID=35841786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007539315A Pending JP2008519441A (ja) | 2004-10-28 | 2005-10-28 | 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060214289A1 (ja) |
EP (1) | EP1831919A2 (ja) |
JP (1) | JP2008519441A (ja) |
WO (1) | WO2006050403A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098326A (ja) * | 2011-10-31 | 2013-05-20 | Kyocera Corp | 集積型半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7548424B2 (en) * | 2007-03-12 | 2009-06-16 | Raytheon Company | Distributed transmit/receive integrated microwave module chip level cooling system |
US8111521B2 (en) * | 2007-08-08 | 2012-02-07 | Intel Corporation | Package-based filtering and matching solutions |
US8829999B2 (en) * | 2010-05-20 | 2014-09-09 | Cree, Inc. | Low noise amplifiers including group III nitride based high electron mobility transistors |
US9064712B2 (en) | 2010-08-12 | 2015-06-23 | Freescale Semiconductor Inc. | Monolithic microwave integrated circuit |
KR101919422B1 (ko) | 2012-09-28 | 2019-02-08 | 삼성전자주식회사 | 질화물 반도체 기반의 파워 변환 장치 |
JP7248410B2 (ja) * | 2018-11-01 | 2023-03-29 | エア・ウォーター株式会社 | 化合物半導体装置、化合物半導体基板、および化合物半導体装置の製造方法 |
CN112115661B (zh) * | 2020-05-19 | 2022-02-01 | 成都天锐星通科技有限公司 | 一种高效硅基毫米波芯片及设计方法 |
Family Cites Families (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843440A (en) * | 1981-12-04 | 1989-06-27 | United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration | Microwave field effect transistor |
KR900001394B1 (en) * | 1985-04-05 | 1990-03-09 | Fujitsu Ltd | Super high frequency intergrated circuit device |
US4760350A (en) * | 1987-06-08 | 1988-07-26 | Hittite Microwave Corporation | Internally matched power amplifier |
JPS6414949A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Semiconductor device and manufacture of the same |
US4890069A (en) * | 1988-02-29 | 1989-12-26 | Motorola Inc. | Gallium arsenide power monolithic microwave integrated circuit |
US5347149A (en) * | 1989-11-29 | 1994-09-13 | Texas Instruments Incorporated | Integrated circuit and method |
US5290393A (en) * | 1991-01-31 | 1994-03-01 | Nichia Kagaku Kogyo K.K. | Crystal growth method for gallium nitride-based compound semiconductor |
US5633192A (en) * | 1991-03-18 | 1997-05-27 | Boston University | Method for epitaxially growing gallium nitride layers |
US5192987A (en) * | 1991-05-17 | 1993-03-09 | Apa Optics, Inc. | High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions |
JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
US5393993A (en) * | 1993-12-13 | 1995-02-28 | Cree Research, Inc. | Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices |
US5679152A (en) * | 1994-01-27 | 1997-10-21 | Advanced Technology Materials, Inc. | Method of making a single crystals Ga*N article |
US6440823B1 (en) * | 1994-01-27 | 2002-08-27 | Advanced Technology Materials, Inc. | Low defect density (Ga, Al, In)N and HVPE process for making same |
US5442327A (en) * | 1994-06-21 | 1995-08-15 | Motorola, Inc. | MMIC tunable biphase modulator |
US5838029A (en) * | 1994-08-22 | 1998-11-17 | Rohm Co., Ltd. | GaN-type light emitting device formed on a silicon substrate |
US5592501A (en) * | 1994-09-20 | 1997-01-07 | Cree Research, Inc. | Low-strain laser structures with group III nitride active layers |
US5523589A (en) * | 1994-09-20 | 1996-06-04 | Cree Research, Inc. | Vertical geometry light emitting diode with group III nitride active layer and extended lifetime |
US5679965A (en) * | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
JP2795226B2 (ja) * | 1995-07-27 | 1998-09-10 | 日本電気株式会社 | 半導体発光素子及びその製造方法 |
WO1997011518A1 (en) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
JP3396356B2 (ja) * | 1995-12-11 | 2003-04-14 | 三菱電機株式会社 | 半導体装置,及びその製造方法 |
JP3409958B2 (ja) * | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
US5874747A (en) * | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
KR100571071B1 (ko) * | 1996-12-04 | 2006-06-21 | 소니 가부시끼 가이샤 | 전계효과트랜지스터및그제조방법 |
US5741724A (en) * | 1996-12-27 | 1998-04-21 | Motorola | Method of growing gallium nitride on a spinel substrate |
JP3047852B2 (ja) * | 1997-04-04 | 2000-06-05 | 松下電器産業株式会社 | 半導体装置 |
JP3491492B2 (ja) * | 1997-04-09 | 2004-01-26 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
CN1292458C (zh) * | 1997-04-11 | 2006-12-27 | 日亚化学工业株式会社 | 氮化物半导体的生长方法、氮化物半导体衬底及器件 |
US6069021A (en) * | 1997-05-14 | 2000-05-30 | Showa Denko K.K. | Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer |
JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
US6261931B1 (en) * | 1997-06-20 | 2001-07-17 | The Regents Of The University Of California | High quality, semi-insulating gallium nitride and method and system for forming same |
EP1007768A4 (en) * | 1997-07-03 | 2003-07-16 | Cbl Technologies | ELIMINATION OF THERMAL INADEQUATION DEFECTS OF EPITAXIC FILMS BY SEPARATING THE FILM SUBSTRATE AT GROWTH TEMPERATURE |
US6201262B1 (en) * | 1997-10-07 | 2001-03-13 | Cree, Inc. | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure |
JP3517867B2 (ja) * | 1997-10-10 | 2004-04-12 | 豊田合成株式会社 | GaN系の半導体素子 |
JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
US6051849A (en) * | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
US6180270B1 (en) * | 1998-04-24 | 2001-01-30 | The United States Of America As Represented By The Secretary Of The Army | Low defect density gallium nitride epilayer and method of preparing the same |
US6064078A (en) * | 1998-05-22 | 2000-05-16 | Xerox Corporation | Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities |
US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
SG94712A1 (en) * | 1998-09-15 | 2003-03-18 | Univ Singapore | Method of fabricating group-iii nitride-based semiconductor device |
US6177688B1 (en) * | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
US6255198B1 (en) * | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
US6329063B2 (en) * | 1998-12-11 | 2001-12-11 | Nova Crystals, Inc. | Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates |
US20010042503A1 (en) * | 1999-02-10 | 2001-11-22 | Lo Yu-Hwa | Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates |
TW449937B (en) * | 1999-02-26 | 2001-08-11 | Matsushita Electronics Corp | Semiconductor device and the manufacturing method thereof |
EP1039555A1 (en) * | 1999-03-05 | 2000-09-27 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device |
US6521514B1 (en) * | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
US6441393B2 (en) * | 1999-11-17 | 2002-08-27 | Lumileds Lighting U.S., Llc | Semiconductor devices with selectively doped III-V nitride layers |
US6291319B1 (en) * | 1999-12-17 | 2001-09-18 | Motorola, Inc. | Method for fabricating a semiconductor structure having a stable crystalline interface with silicon |
US6380108B1 (en) * | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
US6403451B1 (en) * | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
US6498111B1 (en) * | 2000-08-23 | 2002-12-24 | Cree Lighting Company | Fabrication of semiconductor materials and devices with controlled electrical conductivity |
FR2810159B1 (fr) * | 2000-06-09 | 2005-04-08 | Centre Nat Rech Scient | Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche |
JP4186032B2 (ja) * | 2000-06-29 | 2008-11-26 | 日本電気株式会社 | 半導体装置 |
US6610144B2 (en) * | 2000-07-21 | 2003-08-26 | The Regents Of The University Of California | Method to reduce the dislocation density in group III-nitride films |
US6590236B1 (en) * | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6624452B2 (en) * | 2000-07-28 | 2003-09-23 | The Regents Of The University Of California | Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET |
JP5095064B2 (ja) * | 2000-08-04 | 2012-12-12 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法 |
JP2002076023A (ja) * | 2000-09-01 | 2002-03-15 | Nec Corp | 半導体装置 |
US6391748B1 (en) * | 2000-10-03 | 2002-05-21 | Texas Tech University | Method of epitaxial growth of high quality nitride layers on silicon substrates |
TWI288435B (en) * | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
US6583034B2 (en) * | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
US6548333B2 (en) * | 2000-12-01 | 2003-04-15 | Cree, Inc. | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment |
US6649287B2 (en) * | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
US6956250B2 (en) * | 2001-02-23 | 2005-10-18 | Nitronex Corporation | Gallium nitride materials including thermally conductive regions |
US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
US6798313B2 (en) * | 2001-06-04 | 2004-09-28 | U.S. Monolithics, L.L.C. | Monolithic microwave integrated circuit with bondwire and landing zone bias |
US20030085416A1 (en) * | 2001-11-08 | 2003-05-08 | Tyco Electronics Corporation | Monolithically integrated pin diode and schottky diode circuit and method of fabricating same |
US6841409B2 (en) * | 2002-01-17 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Group III-V compound semiconductor and group III-V compound semiconductor device using the same |
US6825559B2 (en) * | 2003-01-02 | 2004-11-30 | Cree, Inc. | Group III nitride based flip-chip intergrated circuit and method for fabricating |
US7135720B2 (en) * | 2003-08-05 | 2006-11-14 | Nitronex Corporation | Gallium nitride material transistors and methods associated with the same |
US7253517B2 (en) * | 2003-10-28 | 2007-08-07 | Raytheon Company | Method and apparatus for combining multiple integrated circuits |
US20050145851A1 (en) * | 2003-12-17 | 2005-07-07 | Nitronex Corporation | Gallium nitride material structures including isolation regions and methods |
US7071498B2 (en) * | 2003-12-17 | 2006-07-04 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
US7339205B2 (en) * | 2004-06-28 | 2008-03-04 | Nitronex Corporation | Gallium nitride materials and methods associated with the same |
US7687827B2 (en) * | 2004-07-07 | 2010-03-30 | Nitronex Corporation | III-nitride materials including low dislocation densities and methods associated with the same |
-
2005
- 2005-10-28 JP JP2007539315A patent/JP2008519441A/ja active Pending
- 2005-10-28 WO PCT/US2005/039579 patent/WO2006050403A2/en active Application Filing
- 2005-10-28 EP EP05823281A patent/EP1831919A2/en not_active Withdrawn
- 2005-10-28 US US11/261,942 patent/US20060214289A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098326A (ja) * | 2011-10-31 | 2013-05-20 | Kyocera Corp | 集積型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1831919A2 (en) | 2007-09-12 |
WO2006050403A2 (en) | 2006-05-11 |
WO2006050403A3 (en) | 2006-09-14 |
US20060214289A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7994540B2 (en) | Gallium nitride material transistors and methods associated with the same | |
US7745848B1 (en) | Gallium nitride material devices and thermal designs thereof | |
US9978858B2 (en) | Methods of manufacturing gallium nitride devices | |
US8026596B2 (en) | Thermal designs of packaged gallium nitride material devices and methods of packaging | |
Chumbes et al. | AlGaN/GaN high electron mobility transistors on Si (111) substrates | |
US9871107B2 (en) | Device with a conductive feature formed over a cavity and method therefor | |
US8445341B2 (en) | Semiconductor device and fabrication method for the same | |
JP2008519441A (ja) | 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路 | |
US20050145851A1 (en) | Gallium nitride material structures including isolation regions and methods | |
US10804853B2 (en) | Microwave transmitter with improved information throughput | |
CN112534570B (zh) | 具有增强模式和耗尽模式晶体管二者的单片微波集成电路 | |
Ture et al. | High-power (> 2 W) E-band PA MMIC based on high efficiency GaN-HEMTs with optimized buffer | |
US20070202360A1 (en) | Gallium nitride material transistors and methods for wideband applications | |
US8358005B2 (en) | Packaged gallium nitride material transistors and methods associated with the same | |
Fanning et al. | 25W X-band GaN on Si MMIC | |
JP2007081096A (ja) | 半導体装置 | |
TWI523148B (zh) | 提升高電子遷移率電晶體元件崩潰電壓的方法 | |
Çağlar et al. | GaN-based Single Stage Low Noise Amplifier for X-band Applications | |
Sheppard et al. | Technology development for Gan/AlGaN HEMT hybrid and MMIC amplifiers on semi-insulating SiC substrates | |
Schwantuschke et al. | GaN-based Power Amplifier MMIC and Module for D-Band Applications | |
JP2011192882A (ja) | 半導体構造及び半導体装置及びその製造方法 | |
Piotrowicz et al. | Overview of AlGaN/GaN HEMT technology for L-to Ku-band applications | |
JP2005101565A (ja) | スイッチ用半導体装置及びスイッチ回路 | |
JP2024004022A (ja) | 電力増幅器の設計方法、電力増幅器の製造方法、および電子装置の製造方法 | |
Wuerfl | Technology and perspectives of GaN devices for innovative microwave applications |