KR100941596B1 - 3-5족 화합물 반도체의 제조방법 및 반도체 소자 - Google Patents

3-5족 화합물 반도체의 제조방법 및 반도체 소자 Download PDF

Info

Publication number
KR100941596B1
KR100941596B1 KR1020030001277A KR20030001277A KR100941596B1 KR 100941596 B1 KR100941596 B1 KR 100941596B1 KR 1020030001277 A KR1020030001277 A KR 1020030001277A KR 20030001277 A KR20030001277 A KR 20030001277A KR 100941596 B1 KR100941596 B1 KR 100941596B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
group
stripe
mask
semiconductor layer
Prior art date
Application number
KR1020030001277A
Other languages
English (en)
Other versions
KR20030061317A (ko
Inventor
이예치카야스시
시미즈마사야
오노요시노부
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20030061317A publication Critical patent/KR20030061317A/ko
Application granted granted Critical
Publication of KR100941596B1 publication Critical patent/KR100941596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화 갈륨(GaN)계 3-5족 화합물 반도체를 포함하는 하부 결정의 c면 위에 형성된 스트라이프 마스크에 의해 이 c면 위에 목적하는 GaN계 3-5족 화합물 반도체 층을 횡방향 선택 성장시키는 3-5족 화합물 반도체의 제조방법에 있어서, 하부 결정 위에 스트라이프 마스크를 스트라이프의 방향이 <1-100> 방향으로부터 0.095°이상 9.6°미만으로 회전하도록 형성하고, 이 스트라이프 마스크를 사용하여 GaN계 3-5족 화합물 반도체 층의 횡방향 선택 성장을 수행하고, 고품질의 3-5족 화합물 반도체 층을 하부 결정 위에 형성할 수 있다.
3-5족 화합물 반도체, 스트라이프 마스크, 횡방향 선택 성장

Description

3-5족 화합물 반도체의 제조방법 및 반도체 소자{Method of producing 3-5 group compound semiconductor and semiconductor element}
도 1은 본 발명의 방법에 의해 제조된 3-5족 화합물 반도체 구조물의 일례를 도식적으로 나타내는 단면도이다.
도 2는 도 1에 나타낸 3-5족 화합물 반도체의 마스크 층의 소정 방향으로부터의 회전을 설명하기 위한 도면이다.
도 3은 마스크 층의 스트라이프의 회전각을 1도로 한 경우의 락킹 커브(rocking curve)의 측정결과를 나타낸 그래프이다.
도 4는 마스크 층의 스트라이프의 회전각을 3도로 한 경우의 락킹 커브의 측정결과를 나타낸 그래프이다.
도 5는 마스크 층의 스트라이프의 회전각을 5도로 한 경우의 락킹 커브의 측정결과를 나타낸 그래프이다.
도 6은 마스크 층의 스트라이프의 회전각을 0도로 한 경우의 락킹 커브의 측정결과를 나타낸 그래프이다.
도면에 사용한 부호는 다음과 같다.
1: 3-5족 화합물 반도체
2. 사파이어 기판
3. 제1의 3-5족 화합물 반도체 층
4. 마스크 층
5. 제2의 3-5족 화합물 반도체 층
6. 소경각입계(小傾角粒界)
D. 관통 전위
θ. 회전각
본 발명은 질화갈륨(GaN)계 3-5족 화합물 반도체의 제조방법 및 이를 이용한 반도체 소자에 관한 것이다.
화학식 InxGayAlzN의 GaN계 3-5족 화합물 반도체(여기서, x + y + z =1, 0 ≤x ≤1, 0 ≤y ≤1 및 0 ≤z ≤1)는 3족 원소의 조성을 변화시킴으로써 직접 전이형 밴드 갭(band gap) 에너지를 조정하여 적색 내지 자외선 파장의 광 에너지에 대응시킬 수 있으므로, 자외선 내지 가시 영역의 범위에 있는 효율적인 발광 장치용 재료로서 사용할 수 있다. 또한, 이러한 3-5족 화합물 반도체는 종래에 사용한 통상적인 반도체, 예를 들면, Si 및 GaAs보다 큰 밴드 갭을 가지고 있으므로 종래의 반도체는 작동할 수 없는 승온에서 조차도 반도체 특성을 유지한다. 이러한 이유로, 3-5족 화합물 반도체는 원리적으로 내환경성이 우수한 전자 장치를 제조한다.
그러나, 이러한 화합물 반도체는 융점 부근에서의 증기압이 매우 높기 때문에, 큰 결정으로 성장시키는 것이 어렵다. 이러한 이유로, 지금까지는 반도체 장치의 제조시 사용될 기판으로서 실용적인 화합물 반도체의 큰 결정이 수득되지 않았다. 따라서, 이러한 유형의 화합물 반도체는 통상적으로 사파이어 또는 SiC와 같이 화합물 반도체와 유사한 결정구조를 가지고, 큰 결정을 제공할 수 있는 재료의 기판상에 화합물 반도체를 에피택셜 성장시켜서 제조한다. 현재, 이 방법으로 비교적 양질의 화합물 반도체의 결정이 수득될 수 있다. 이러한 경우에서 조차도, 기판 재료 및 화합물 반도체 사이의 격자 정수 또는 열팽창 계수의 차이에서 유래하는 결정 결함을 감소시키는 것이 어렵고, 생성된 화합물 반도체는 일반적으로 약 108cm-2 이상의 결함 밀도를 갖는다. 고효율의 GaN 장치를 제조하기 위해서, 전위 밀도가 낮은 화합물 반도체 결정이 강하게 요구되어 왔다.
종래에는, 사파이어 등을 기판으로서 사용하는 헤테로-에피택셜 성장법에 의해 생성된 결정에 있어서 일단 결정 표면 상에 마스크 패턴이 형성된 후 추가로 화합물 반도체를 재성장시키는, 전위 밀도의 감소방법이 개발되었다. 이 방법의 특징은 마스크 상에 화합물 반도체를 횡방향으로 성장시키는 것이며, 이는 에피택셜 횡방향 오버그로우스(ELO: Epitaxial Lateral Overgrowth)법이라고 한다.
상기 방법에 따르면, 재성장의 초기 단계에는, 예를 들면, SiO2 등으로 제조된 마스크 상에 결정 성장이 일어나지 않으나, 소위 선택 성장이라 불리는 결정 성장이 개구부를 통해서만 일어난다. 결정 성장이 추가로 계속되는 경우, 개구부를 통한 결정 성장이 또한 마스크 상에 전개된다. 따라서 마스크를 매립한 매립 구조물이 형성되고, 최종적으로 평탄한 결정 표면을 수득할 수 있다. 상기 매립 구조물을 형성함으로써, 재성장층에서의 전위 밀도가 하부 결정에서의 전위 밀도와 비교하여 큰폭으로 감소될 수 있다.
질화갈륨계 3-5족 화합물 반도체의 경우에 있어서, 상기 ELO법을 적용하는 경우, 일반적으로 c면을 표면으로서 사용하여 결정 성장이 행해지고, 스트라이프 마스크(stripe mask)의 스트라이프 방향은 마스크 상의 횡방향 성장을 효율적으로 수행하기 위해 <1-100> 방향으로 설정하는 것이 일반적이다. 그러나, 마스크로서 사용하는 재료에 따라 달라진다 하더라도, ELO법에 의해서, 마스크 상의 결정 성장의 c축 방향이 하부 결정의 c축과 어긋나 있음이 알려져 있다. 그리고 어긋난 c축 영역의 접합 부분에는 소경각입계라 불리는 집중된 전위 부분이 발생한다.
따라서, 마스크 스트라이프를 <1-100> 방향으로 설정한 종래의 ELO에서는, 마스크 상에 성장한 GaN 결정의 c축 방향이 하부 결정의 c축과 어긋나고, 마스크 상에 성장한 GaN 층에 다수의 전위가 발생한다. 이것이 수득한 3-5족 화합물 반도체의 품질을 저하시키는 큰 이유이다.
본 발명의 목적은 종래 기술에 있어서의 상기 문제점을 해결할 수 있는 3-5족 화합물 반도체의 제조방법 및 반도체 소자를 제공하는 것이다.
본 발명은 스트라이프 마스크를 사용한 횡방향 선택 성장에 의해 3-5족 화합물 반도체를 제조하는 경우에 생성되는 소경각입계를 감소시켜서 전위 밀도가 낮은 고품질의 3-5족 화합물 반도체를 생성하는, 3-5족 화합물 반도체의 제조방법 및 이를 이용한 화합물 반도체를 제공한다. 이를 실현하기 위해, 횡방향 선택 성장을 위한 마스크 패턴의 마스크 스트라이프 방향을 소정의 방향으로부터 약간 회전시킴으로써 그 위에 성장하는 3-5족 화합물 반도체의 c축의 변동을 감소시키고, 따라서 소경각입계가 감소된다.
즉, GaN계 3-5족 화합물 반도체를 포함하는 하부 결정의 c면 위에 형성된 스트라이프 마스크에 의해 상기 c면 위에 목적하는 GaN계 3-5족 화합물 반도체 층을 횡방향 선택 성장시키는 3-5족 화합물 반도체의 제조방법에 있어서, 하부 결정 위에 스트라이프 마스크를 스트라이프의 방향이 <1-100> 방향으로부터 0.095 이상 9.6°미만으로 회전하도록 형성하고, 이 스트라이프 마스크를 사용하여 GaN계 3-5족 화합물 반도체 층의 횡방향 선택 성장을 수행한다.
상기와 같이, 횡방향 선택 성장에 이용한 스트라이프 마스크의 스트라이프 방향을 소정의 <1-100> 방향으로부터 상기 범위내에서 회전시킴으로써, 하부 결정의 c면 위에 횡방향으로 선택 성장하는 목적하는 화합물 반도체 층의 c축 변동이 감소된다. 그 결과, 목적하는 화합물 반도체 층에 생성된 소경각입계가 감소하고, 하부 결정 위에 고품질의 3-5족 화합물 반도체 층이 형성될 수 있다.
목적하는 화합물 반도체 층은 예를 들면, 유기 금속 기상 성장법 또는 하이드라이드 기상 성장법으로 형성할 수 있고, 또한 기타 적당한 기상 성장법으로 형성할 수도 있다.
본 발명에 따르면, c면을 표면으로 하는 화학식 InaGabAlcN의 3-5족 화합물 반도체(여기서, 0 ≤a ≤1, 0 ≤b ≤1, 0 ≤c ≤1, a + b + c =1)를 포함하는 하부 결정층 상에 스트라이프 마스크를 형성한 후, 화학식 InxGayAlzN의 3-5족 화합물 반도체 층(여기서, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, x + y + z =1)을 상기 하부 결정층 상에 성장시키는 단계를 포함하고, 상기 스트라이프 마스크를, 스트라이프의 방향을 <1-100> 방향으로부터 0.095°이상 9.6°미만으로 회전시켜서 상기 하부 결정층 상에 형성시키는, 3-5족 화합물 반도체의 제조방법이 제안된다.
3-5족 화합물 반도체 층을 유기 금속 기상 성장법 또는 하이드라이드 기상 성장법에 의해 성장시키는 것이 바람직하다.
본 발명의 방법에 의해 제조된 3-5족 화합물 반도체는 바람직하게는 반도체 소자에 사용된다.
이하, 도면을 참조하여 본 발명의 양태를 상세하게 설명한다.
도 1은 본 발명의 방법에 의해 생성된 3-5족 화합물 반도체의 구조물의 일례를 도식적으로 나타낸 단면도이다. 3-5족 화합물 반도체(1)에서는, 사파이어 기판(2) 상에 MOVPE법(유기 금속 기상 에피택셜 성장법)에 의해 하부 결정으로서 제1의 3-5족 화합물 반도체 층(3)이 성장하고, 제1의 3-5족 화합물 반도체 층(3) 상에 예를 들면, RF 스퍼터링법에 의해 SiO2 층이 마스크 층(4)으로서 부착된다. 여기서, 제1의 3-5족 화합물 반도체 층(3)의 두께는 3 내지 4(㎛)이다. 양호한 하부 결정을 생성하기 위해서는, 공지되어 있는 버퍼 층, 예를 들면, GaN, AlN, GaAlN 및 SiC를 이용한 2단계 성장법이 효과적이다.
마스크 층(4)은, 도 2에 나타낸 바와 같이, 제1의 3-5족 화합물 반도체 층(3)의 c면(3A) 상에 형성된 창부(窓部:4A)를 갖는 스트라이프 마스크이고, 마스크 층(4)은 스트라이프의 방향이 후술하는 바와 같이 <1-100> 방향으로부터 회전각(θ) 만큼 약간 회전하도록 c면(3A) 상에 형성된다. 도 1에서는, 횡단면에 수직한 방향이 <1-100> 방향이다.
마스크 층(4)을 스트라이프의 방향이 <1-100> 방향으로부터 약간 회전하도록 형성하는 방법에 대해서, 스트라이프 패턴을 갖는 광마스크를 <1-100> 방향으로부터 회전시켜서 제1의 3-5족 화합물 반도체 층(3) 상에 패턴을 전사하는 방법을 사용할 수 있다.
또는, 스트라이프 패턴을 갖는 광마스크에 있어서의 인접한 스트라이프가 평행하지 않고, 미리 소정의 각도를 가지도록 형성되고, 이 패턴을 전사하는 방법을 사용할 수 있다. 기타 방법으로서, 스트라이프 패턴을 갖는 광마스크에 있어서의 인접한 스트라이프가 평행하나 목적하는 각도로 지그재그 방향으로 형성되어 있고, 이 패턴을 전사하는 방법을 사용할 수도 있다. 물론, 이들 방법을 적당하게 조합할 수도 있다.
도 1에 있어서, 제1의 3-5족 화합물 반도체 층(3)은 화학식 InaGabAlcN의 GaN계 3-5족 화합물 반도체 결정층(여기서, 0 ≤a ≤1, 0 ≤b ≤1, 0 ≤c ≤1, a + b + c =1)이다. 한편, 마스크 층(4)은 SiO2 층을 적당한 두께로 부착하여 형성되고, 포토리소그래피에 의해 다수의 창부(4A)가 슬릿 형태로 형성된다. 이러한 창부(4A)는 예를 들면, 폭이 5(㎛)인 스트라이프 패턴으로 형성될 수 있다.
제1의 3-5족 화합물 반도체 층(3) 및 마스크 층(4) 상에는, 화학식 InxGayAlzN의 제2의 3-5족 화합물 반도체 층(5)(여기서, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, x + y + z =1)이 재성장에 의해 형성된다. 이 제2의 3-5족 화합물 반도체 층(5)은 다음과 같이 형성된다. 제2의 3-5족 화합물 반도체 층(5)의 성장 초기단계에서는, 마스크 층(4) 상에 결정 성장이 일어나지 않고, 창부(4A) 내에서만 선택적으로 결정 성장이 일어난다. 따라서, 결정 성장이 진행되면, 창부(4A)에서 성장한 결정이 또한 곧 마스크 층(4) 상에 두께가 증가하면서 전개되고, 마스크 층(4)의 패턴의 양측으로부터 횡방향으로 전개된 성장 결정 영역이 패턴의 중심부 부근에서 함께 접합되어, 매립 구조가 형성된다.
제2의 3-5족 화합물 반도체 층(5)의 상술한 성장과정에 있어서, 일반적으로 제2의 3-5족 화합물 반도체 층(5)의 c축 방향이 제1의 3-5족 화합물 반도체 층(3)의 c축과 어긋나 있고, 마스크 층(4)의 패턴의 양측으로부터 횡방향으로 전개된 성장 결정 영역의 접합 부분에 소경각입계(6)가 발생할 수도 있다.
그러나, 스트라이프 방향이 <1-100> 방향으로부터 회전각(θ)만큼 회전하도록 마스크 층(4)이 형성되어 있으므로, 제1의 3-5족 화합물 반도체 층(3) 상에서 횡방향으로 선택 성장하는 제2의 3-5족 화합물 반도체 층(5)의 c축의 변동이 감소하고, 따라서 접합 부분에 소경각입계가 생기는 것을 효과적으로 억제할 수 있다.
도 1의 예시에서, 제2의 3-5족 화합물 반도체 층(5)은 상술한 바와 같이 횡방향 선택 성장에 의해 형성된다. 따라서, 하부 결정인 제1의 3-5족 화합물 반도체 층(3)에 생성된 다수의 전위 중, 마스크 층(4)에 의해 종결되지 않고, 창부(4A)를 관통한 관통 전위(D)만이 제2의 3-5족 화합물 반도체 층(5)에 걸쳐서 수득된다. 이상과 같이, 제2의 3-5족 화합물 반도체 층(5)을 형성함으로써 마스크 층(4) 상의 제2의 3-5족 화합물 반도체 층(5)에서는, 마스크 층(4)이 제1의 3-5족 화합물 반도체 층(3)의 전위를 종결시키고, 그 위의 제2의 3-5족 화합물 반도체 층(5)에는 전위가 발생하지 않으므로, 제2의 3-5족 화합물 반도체 층(5)에서의 전위 밀도가 감소될 수 있다. 제2의 3-5족 화합물 반도체 층(5)을 성장시키는 경우, 마면(磨面)이 형성되고, 이 마면의 형성 방식에 따라서 제2의 3-5족 화합물 반도체 층(5)에서의 관통 전위(D)의 전달을 제어하고, 이것에 의해 관통 전위(D)가 제2의 3-5족 화합물 반도체 층(5)의 표면에 도달하지 않도록 제조할 수도 있다.
3-5족 화합물 반도체(1)를 제조하기 위한 성막방법으로서, 분자 빔 에피택시(이하, MBE라고 한다)법, MOVPE법 및 HVPE법을 예로 들 수 있다. MBE법은 급격한 계면을 갖는 적층 구조를 생성하기에 적당한 방법이라는 점에서 중요하다. MOVPE법은 급준(急峻)한 계면을 갖는 적층 구조를 형성하고 또한 큰 면적의 균일한 막을 생성하는 데에 적합하기 때문에 중요하다. HVPE법은 불순물이 거의 없는 결정을 큰 성막 속도로 생성할 수 있으므로 중요하다. 제2의 3-5족 화합물 반도체 층(5)을 성장시키기 위해 HVPE법을 이용하는 경우, 큰 성장 속도를 수득할 수 있고, 단시간에 양호한 결정을 생성할 수 있다.
상기와 같이, 마스크 층(4)의 스트라이프 방향은 <1-100> 방향으로부터 약간 회전되어 있다. 이 회전각(θ)은 마스크 패턴의 방향과 수직인 <11-20> 방향의 1스텝(a축 길이)이 a축 길이의 6 내지 600배당 1회의 비율로 포함되는 각도로 설정하는 것이 바람직하다. 즉, 마스크 층(4)의 회전각(θ)을 <1-100> 방향으로부터 0.095°이상 9.6°미만으로 설정함으로써 소경각입계의 발생을 효과적으로 억제할 수 있다. 보다 바람직하게는, 회전각은 1°이상 5°이하이고, 가장 바람직하게는 1°이상 3°이하이다.
마스크 층(4)의 스트라이프 방향이 상술한 바와 같이 약간 회전되면, 제1의 3-5족 화합물 반도체 층(3)의 c면(3A) 상에 횡방향으로 선택 성장하는 제2의 3-5족 화합물 반도체 층(5)의 c축의 변동이 감소한다. 이것에 의해, 마스크 층(4)의 바로 위의 제2의 3-5족 화합물 반도체 층(5)의 접합 부분에 소경각입계(6)가 발생하는 것을 억제할 수 있고, 고품질의 제2의 3-5족 화합물 반도체 층(5)을 제조할 수 있다.
각종 실험을 수행한 결과, 마스크 층(4)의 스트라이프 방향의 <1-100> 방향으로부터의 회전각(θ)이 0.095°미만인 경우, 소경각입계의 감소를 확인할 수 없었다. 또한 회전각(θ)이 9.6°이상인 경우에는, 양호한 매립 구조를 수득할 수 없었다. 즉, 마스크 층(4)의 스트라이프 방향의 <1-100> 방향으로부터의 회전각(θ)이 0.095°이상 9.6°미만이어야 함이 실험에 의해 확인되었다.
마스크 층(4)의 스트라이프 방향의 <1-100> 방향으로부터의 회전에 의해 소경각입계의 발생이 개선되는 것을 확인하기 위해 하기와 같이 실험을 수행하였다.
2인치의 사파이어 웨이퍼 상에 GaN 층을 MOVPE법으로 3㎛ 두께로 형성하고, 이 표면 전체에 걸쳐서 폭 5㎛, 간격 5㎛ 패턴의 스트라이프 형태의 마스크 층을 형성한다. 이 기판상에 MOVPE법으로 GaN 층을 6㎛, 1020℃ 및 1/2기압으로 성막을 추가로 수행하고, 매립 구조를 수득한다. 그리고 이 마스크 층의 스트라이프 방향을 <1-100> 방향으로부터 약간 회전시키는 경우의 (0004)에 의한 락킹 커브를 평가한다.
마스크 층의 상기 회전각(θ)이 1°, 3° 및 5°인 경우의 측정결과를 회전각(θ)이 0°인 비교예와 평가한다. 도 3, 도 4 및 도 5에는 회전각(θ)이 1°, 3° 및 5°의 경우의 측정결과가 각각 나타나 있다. 도 6에는 회전각(θ)이 0°인 비교예의 측정결과가 나타나 있다.
마스크 층의 스트라이프 방향으로 X선을 입사한 각각의 경우에는, 단일 피크 패턴이 나타나고, 이 대역의 반치 폭은 약 250arcsec이었다. 한편, 마스크 층의 스트라이프 방향과 수직인 방향으로부터 X선을 입사한 경우, 본원에서 제조된 예시에서, 회전각(θ)이 0도인 경우, 주 피크 및 양측의 2개의 사이드 피크가 관찰된다. 주 피크의 반치 폭은 약 250arcsec이며, 이는 하부 기판과 거의 동일하다. 스트라이프의 방향을 <1-100>으로부터 점진적으로 회전시키는 경우, 회전시키지 않은 경우와 비교하여 높은 각도 측에서의 피크가 약해진다. 특히, 회전각(θ)이 1°및 3°인 경우에 현저하다. 스트라이프의 방향을 회전시킴으로써 사이드 피크의 강도가 감소되므로, 소경각입계의 발생이 억제되는 것으로 생각된다. 이 기판을 사용하여 양호한 반도체 소자를 수득할 수 있다.
본 발명에 따르면, 상기한 바와 같이, 횡방향 선택 성장을 위해 하부 결정의 c면 위에 형성하는 스트라이프 마스크를 소정 방향 <1-100>으로부터 0.095°이상 9.6°미만으로 회전시킴으로써만이 소경각입계의 발생을 매우 효과적으로 감소시킬 수 있다. 따라서, 결정성이 양호한 GaN 화합물 반도체를 비용의 현저한 증가없이 제조할 수 있다. 또한, 이 제조방법으로 전기적 특성이 양호한 반도체 소자를 낮은 비용으로 제조할 수 있다.

Claims (3)

  1. c면을 표면으로 하는 화학식 InaGabAlcN의 3-5족 화합물 반도체(여기서, 0 ≤a ≤1, 0 ≤b ≤1, 0 ≤c ≤1, a + b + c =1)를 포함하는 하부 결정층 위에 스트라이프 마스크(stripe mask)를 형성하는 단계,
    화학식 InxGayAlzN의 3-5족 화합물 반도체 층(여기서, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, x + y + z =1)을 상기 하부 결정층 위에 성장시키는 단계, 및
    상기 성장을 상기 마스크 상에 전개시켜 매립 구조를 형성하는 단계를 포함하고,
    상기 스트라이프 마스크를, 스트라이프의 방향을 <1-100> 방향으로부터 0.095°이상 9.6°미만으로 회전시켜서 상기 하부 결정층 위에 형성시키는, 3-5족 화합물 반도체의 제조방법.
  2. 제1항에 있어서, 상기 3-5족 화합물 반도체 층이 유기 금속 기상 성장법 또는 하이드라이드 기상 성장법에 의해 성장되는, 3-5족 화합물 반도체의 제조방법.
  3. 삭제
KR1020030001277A 2002-01-11 2003-01-09 3-5족 화합물 반도체의 제조방법 및 반도체 소자 KR100941596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002004434 2002-01-11
JPJP-P-2002-00004434 2002-01-11

Publications (2)

Publication Number Publication Date
KR20030061317A KR20030061317A (ko) 2003-07-18
KR100941596B1 true KR100941596B1 (ko) 2010-02-11

Family

ID=19191005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030001277A KR100941596B1 (ko) 2002-01-11 2003-01-09 3-5족 화합물 반도체의 제조방법 및 반도체 소자

Country Status (4)

Country Link
US (1) US6716724B1 (ko)
KR (1) KR100941596B1 (ko)
DE (1) DE10300053A1 (ko)
TW (1) TWI285918B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058981A (ja) * 1998-08-13 2000-02-25 Nec Corp 窒化ガリウム系半導体発光素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3577880B2 (ja) 1997-03-26 2004-10-20 住友化学工業株式会社 ３−５族化合物半導体の製造方法
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
JP4742399B2 (ja) 1999-03-12 2011-08-10 住友化学株式会社 ３−５族化合物半導体の製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058981A (ja) * 1998-08-13 2000-02-25 Nec Corp 窒化ガリウム系半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
KR20030061317A (ko) 2003-07-18
DE10300053A1 (de) 2003-07-24
TW200301927A (en) 2003-07-16
TWI285918B (en) 2007-08-21
US6716724B1 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US8652918B2 (en) Nitride semiconductor structure
US20060228870A1 (en) Method of making group III-V nitride-based semiconductor crystal
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
EP2518191A1 (en) Template for epitaxial growth and process for producing same
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
US9899564B2 (en) Group III nitride semiconductor and method for producing same
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
US8148178B2 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
US20040266157A1 (en) Process for producing semiconductor layers based on III-V nitride semiconductors
JP2004363251A (ja) ３−５族化合物半導体とその製造方法
KR100691176B1 (ko) 질화물 반도체 단결정 성장방법
JP4137633B2 (ja) ３−５族化合物半導体の製造方法
Kawaguchi et al. Low‐dislocation density AlGaN layer by air‐bridged lateral epitaxial growth
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法
KR20090044707A (ko) 화합물 반도체 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 10