JP4137633B2 - 3−5族化合物半導体の製造方法 - Google Patents
3−5族化合物半導体の製造方法 Download PDFInfo
- Publication number
- JP4137633B2 JP4137633B2 JP2002379941A JP2002379941A JP4137633B2 JP 4137633 B2 JP4137633 B2 JP 4137633B2 JP 2002379941 A JP2002379941 A JP 2002379941A JP 2002379941 A JP2002379941 A JP 2002379941A JP 4137633 B2 JP4137633 B2 JP 4137633B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group
- mask
- stripe
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、窒化ガリウム(GaN)系3−5族化合物半導体の製造方法及びこれを用いた半導体素子に関するものである。
【0002】
【従来の技術】
一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表されるGaN系3−5族化合物半導体は、3族元素の組成を変えることにより直接型のバンドギャップエネルギーを調整して、紫外から赤色の波長の光エネルギーに対応させることができるため、紫外から可視領域にわたる高効率の発光デバイス用材料として利用可能である。また、これまで一般に用いられているSiあるいはGaAsなどの半導体に比べて大きなバンドギャップを持つため、従来の半導体では動作できないような高温においても半導体としての特性を有することを利用して、耐環境性に優れた電子デバイスの作製が原理的に可能である。
【0003】
しかし、上述したGaN系3−5族化合物半導体は、融点付近での蒸気圧が非常に高いため、大きな結晶を成長することが非常に難しく、半導体デバイス作製のための基板として用いることができるような実用的な大きさの結晶が得られていない。このため、該化合物半導体の作製には、サファイア、SiC等、該化合物半導体と類似の結晶構造を有し、大きな結晶が作製可能な材料を基板として、この上に所要の単結晶薄膜層をエピタキシャル成長させるのが一般的である。現在、このような方法を用いることによって、比較的良質な該化合物半導体の結晶が得られるようになっている。しかし、この場合でも、基板材料と該化合物半導体の格子定数、あるいは熱膨張係数の差に由来する結晶欠陥を低減することが難しく、108 cm-2程度、あるいはそれ以上の欠陥密度を有するのが一般的である。しかし、高性能なGaN系デバイスを作製するには、転位密度の低い該化合物半導体結晶が強く求められている。
【0004】
そこで、従来から、サファイア等を基板とするヘテロエピタキシャル成長方法において、一旦結晶表面上にマスクパターンを形成した後、さらに該化合物半導体を再成長させることで転位の密度を減少させる方法が試みられている。本方法はマスク上に該化合物半導体を横方向成長させる点に特徴があり、エピタキシャルラテラルオーバーグロース(Epitaxial Lateral Overgrowth、以下、ELOと記すことがある。)法と呼ばれている。
【0005】
この方法によると、再成長の初期には、例えばSiO2 等で作られたマスク上には結晶成長が起こらず、開口部のみに結晶成長が生じるいわゆる選択成長が起きる。この段階からさらに結晶成長を続けると、開口部に成長した結晶がマスク上にも広がり、やがてマスクを埋め込んだ埋め込み構造ができあがり、最終的には平坦な結晶表面を得ることができる。上述のような埋め込み構造の形成により、再成長層での転位密度が下地結晶より大幅に低減できる。
【0006】
【発明が解決しようとする課題】
窒化ガリウム系の3−5族化合物半導体の場合において上述したELO法を適用しようとする際には、c面を表面とする結晶成長が一般に行われており、ストライプ状マスクのストライプ方向は、マスク上への横方向成長を効率的に行うため、<1−100>方向とするのが一般的である。しかし、ELO法によると、マスクとして用いる材料にもよるが、マスク上に成長した結晶のc軸方向が下地結晶のc軸とずれを生じることが知られている。そして、このc軸のずれた領域同士の接合部分には小傾角粒界と呼ばれる転位の集中した部分が発生する。
【0007】
マスクストライプを<1−100>方向とした従来のELOでは、このように、マスク上に成長したGaN結晶のc軸方向が下地結晶のc軸とずれることによってマスク上に成長したGaN層に多くの転位が発生し、出来上がった3−5族化合物半導体の品質を低下させる、大きな原因となっている。
【0008】
本発明の目的は、従来技術における上述した問題点を解決することができる3−5族化合物半導体の製造方法及び半導体素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、ストライプ状マスクを用いた横方向選択成長によって3−5族化合物半導体を製造する場合に生じる小傾角粒界を低減させるようにして、転位密度の低い高品質の3−5族化合物半導体を得ることができるようにした3−5族化合物半導体の製造方法及び半導体素子を提供することができるようにするため、横方向選択成長のためのマスクパターンのマスクストライプ方向を所定の方向から若干ずらすことで、その上に成長する3−5族化合物半導体のc軸の揺らぎを低減させ、これにより小傾角粒界を低減させるようにしたものである。
【0010】
すなわち、GaN系3−5族化合物半導体を含む下地結晶のc面上に形成されたストライプ状のマスクによって、該c面上に所要のGaN系3−5族化合物半導体層を横方向選択成長させるようにした3−5族化合物半導体の製造方法において、下地結晶上にストライプ状マスクをストライプの方向が<1−100>方向から0.095度以上9.6度未満の範囲内でずれるようにして形成し、該ストライプ状マスクを用いてGaN系3−5族化合物半導体層を横方向選択成長させるようにしている。
【0011】
このように、横方向選択成長に用いるストライプ状マスクのストライプ方向を所定の<1−100>方向から上述の範囲内でずらすことにより、下地結晶のc面上に横方向選択成長する所要の化合物半導体層のc軸のゆらぎが低減する。この結果、所要の化合物半導体層に生じる小傾角粒界が減少し、下地結晶上に高品質の3−5族化合物半導体層を形成することができる。
【0012】
所要の化合物半導体層は、例えば、有機金属気相成長法、又はハイドライド気相成長法を用いて形成することができるが、これら以外の適宜の気相成長法を用いて形成することもできる。
【0013】
請求項1の発明によれば、c面を表面とする一般式Ina Gab Alc N(ただし、0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で表わされる3−5族化合物半導体を含む下地結晶層上にストライプ状マスクを形成した後、さらに一般式Inx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表わされる3−5族化合物半導体層を、前記下地結晶層上に選択的に成長させた後前記マスク上で前記マスクを埋め込むように成長させて前記下地結晶層上に形成する工程を含む3−5族化合物半導体の製造方法において、該ストライプ状マスクをストライプの方向を<1−100>方向から1度以上3度以下の範囲内でずらして前記下地結晶層上に形成するようにしたことを特徴とする3−5族化合物半導体の製造方法が提案される。
【0014】
請求項2の発明によれば、請求項1の発明において、前記3−5族化合物半導体層を有機金属気相成長法またはハイドライド気相成長法により成長させる3−5族化合物半導体の製造方法が提案される。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【0017】
図1は、本発明の方法により製造された3−5族化合物半導体の構造の一例を模式的に示す断面図である。3−5族化合物半導体1は、サファイア基板2の上に、MOVPE法(有機金属気相エピタキシャル成長法)によって下地結晶となる第1の3−5族化合物半導体層3を成長させ、第1の3−5族化合物半導体層3の上にはRFスパッタ法等により堆積させたSiO2 層をマスク層4として形成している。ここでは、第1の3−5族化合物半導体層3の厚さは3〜4(μm)となっている。良好な下地結晶を作製するためには、GaN、AlN、GaAlN、SiC等の公知のバッファ層を用いる2段階成長法が有効である。
【0018】
マスク層4は、図2に示されるように、第1の3−5族化合物半導体層3のc面3A上に形成された窓部4Aを有するストライプ状マスクであり、マスク層4は、そのストライプ方向が<1−100>方向から後述するようにずらし角θをもって僅かにずらすようにしてc面3A上に形成されている。なお、図1では紙面に垂直な方向が<1−100>方向となっている。
【0019】
マスク層4を、そのストライプ方向が<1−100>方向から僅かにずらすようにして形成する方法としては、ストライプ状のパターンを有するフォトマスクを用いて、<1−100>方向からずらして選択成長を行う第1の3−5族化合物半導体層3上に転写する方法を用いることができる。あるいは、ストライプ状のパターンを有するフォトマスクにおける隣り合うストライプ状のパターンが、平行ではなく、予め所望の角度を有するように形成しておき、これを転写する方法を用いてもよい。その他の方法として、ストライプ状のパターンを有するフォトマスクにおける隣り合うストライプ状のパターンが、平行ではあるが、所望の角度をもって蛇行するパターンとしておき、これを転写する方法を用いてもよい。勿論これらの方法を適宜組み合わせて用いてもよい。
【0020】
図1に戻ると、第1の3−5族化合物半導体層3は、一般式Ina Gab Alc N(ここで、0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で表されるGaN系の3−5族化合物半導体結晶層となっている。一方、マスク層4は、SiO2 層を適宜の厚さに堆積して形成したもので、フォトリソグラフィにより複数の窓部4Aがスリットの形状で形成されている。これらの窓部4Aは、例えば幅5(μm)程度のストライプパターンをもって形成することができる。
【0021】
そして、第1の3−5族化合物半導体層3とマスク層4との上には、一般式Inx Gay Alz N(ここで、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表される第2の3−5族化合物半導体層5が再成長により形成されている。この第2の3−5族化合物半導体層5は、次のようにして形成される。第2の3−5族化合物半導体層5の成長初期の段階においては、マスク層4上には結晶成長が起こらず、窓部4A内にのみ選択的に結晶成長が生じる。このようにして結晶成長が進むと、やがて窓部4Aに成長した結晶がマスク層4上にも広がりつつ厚みを増し、マスク層4のパターンの両側から横方向に広がった成長結晶領域がパターンの中央部付近で出会って接合し、埋め込み構造が形成される。
【0022】
第2の3−5族化合物半導体層5の上述の成長過程においては、一般に第2の3−5族化合物半導体層5のc軸方向が、第1の3−5族化合物半導体層3のc軸とずれを生じ、これによりマスク層4のパターンの両側から横方向に広がった成長結晶領域同士の接合部分に小傾角粒界6が発生することがある。
【0023】
しかし、ここでは、マスク層4が、そのストライプ方向が<1−100>方向からずらし角θだけずれるようにして形成されているので、第1の3−5族化合物半導体層3上で横方向選択成長する第2の3−5族化合物半導体層5のc軸のゆらぎが低減し、これにより接合部分に小傾角粒界が生じるのを有効に抑えることができる。
【0024】
なお、図1の例では第2の3−5族化合物半導体層5は上述の如く、横方向選択成長により形成されるため、下地結晶である第1の3−5族化合物半導体層3に生じている多数の転位のうち、マスク層4によって終端せず窓部4Aを貫通した貫通転位Dのみが第2の3−5族化合物半導体層5において受け継がれている。以上のようにして第2の3−5族化合物半導体層5を形成することによりマスク層4上の第2の3−5族化合物半導体層5では、マスク層4が第1の3−5族化合物半導体層3の転位を終端させ、その上の第2の3−5族化合物半導体層5には転位が発生しないので第2の3−5族化合物半導体層5での転位密度が低減できる。第2の3−5族化合物半導体層5を成長させる場合にファセットを形成し、このファセットの形成形態により貫通転位Dの第2の3−5族化合物半導体層5中での伝搬形態を制御し、これにより貫通転位Dが第2の3−5族化合物半導体層5の表面に到達することがないようにしてもよい。
【0025】
3−5族化合物半導体1の製造のための成膜に用いる方法としては、分子線エピタキシー(以下、MBEと記すことがある。)法、MOVPE法、HVPE法が挙げられる。MBE法は急峻な界面を有する積層構造を作製することに適した方法である点で重要である。MOVPE法は急峻な界面を有する積層構造を作製するのに適しているのと同時に、大面積にわたり均一な成膜にも適しているため重要である。HVPE法は、不純物の少ない結晶を大きな成膜速度で作製できるため重要である。第2の3−5族化合物半導体層5を成長させるのにHVPE法を用いると、大きな成長速度が得られるため、短時間で良好な結晶を得ることができる。
【0026】
上述の如く、マスク層4のストライプ方向は、<1−100>方向から僅かにずれている。このずらし角θはマスクパターンの方向と垂直方向である<11−20>方向の1ステップ(a軸長)がマスクパターン方向にa軸長の600倍から6倍に1回の割合で含まれる角度とするのが好ましい。すなわち、マスク層4のずらし角θは<1−100>方向から0.095度以上9.6度未満とすることにより小傾角粒界の発生を有効に抑えることができる。より好ましいマスク層4のずらし角θは1度以上5度以下、最も好ましくは1度以上3度以下である。
【0027】
マスク層4のストライプ方向を上述の如く僅かにずらすと、第1の3−5族化合物半導体層3のc面3A上に横方向選択成長する第2の3−5族化合物半導体層5のc軸のゆらぎが低減し、これによりマスク層4の直上の第2の3−5族化合物半導体層5の接合部分に小傾角粒界6が発生するのを抑えることができ、第2の3−5族化合物半導体層5を高品質のものとすることができる。
【0028】
種々実験を行った結果、マスク層4のストライプ方向の<1−100>方向よりのずらし角θが、0.095度より小さい場合、小傾角粒界の減少を確認することができなかった。また、そのずらし角θが9.6度以上の場合には良好な埋め込み構造を得ることができなかった。すなわち、マスク層4のストライプ方向の<1−100>方向よりのずらし角θは、0.095度以上9.6度未満の範囲内にある必要があることが実験によって確かめられた。
【0029】
マスク層4のストライプ方向の<1−100>方向よりのずれ具合によって小傾角粒界の発生がどの程度改善されるのかを確認するため下記のような実験を行った。
【0030】
サファイア2インチウェハ上にGaN層をMOVPE法により3μm形成し、その全面に5μm/5μmパターンのストライプ状のマスク層を形成した。この基板上にMOVPE法によりさらにGaN層を6μm、1020℃、1/2気圧で成膜し埋め込み構造を得た。そしてこのマスク層のストライプ方向を<1−100>方向から僅かにずらした場合の(0004)によるロッキングカーブの評価を行った。
【0031】
マスク層の上述のずらし角θを、1度、3度、5度としてずらし角θが0度の比較例との間で測定結果についての評価を行った。図3、図4、図5にはずらし角θが1度、3度、5度の場合の測定結果がそれぞれ示されている。図6にはずらし角θが0度の場合の比較例の測定結果が示されている。
【0032】
マスク層のストライプ方向にX線を入射した場合では、いずれも単一のピークからなるパターンを示し、その半値幅はほぼ250秒であった。一方、マスク層のストライプ方向とは垂直の方向からX線を入射した場合、今回作製した測定対象物では、ずらし角θが0度の場合、主ピークとその両側の2つのサイドピークが見られた。主ピークの半値幅は略250秒で、下地基板と同程度であった。ストライプの方向を<1−100>から次第にずらすと、ずらさない場合に比べて高角側のピークが弱くなる。特に、ずらし角θが1度及び3度の場合に顕著であった。ストライプ方向をずらすことで、サイドピークの強度が減っていることから、小傾角粒界の発生が抑制されていると考えられる。この基板を用いて良好な半導体素子が得られる。
【0033】
【発明の効果】
本発明によれば、上述の如く、横方向選択成長を行うために下地結晶のc面上に形成するストライプ状マスクを所定方向<1−100>よりも0.095度以上9.6度未満の範囲内でずらすだけで小傾角粒界の発生を極めて効果的に減少させることができる。この結果、結晶性の良好なGaN系化合物半導体をコストの大幅な上昇なしに製造することができる。また、この製造方法を用いて従来に比べて電気的特性の良好な半導体素子の製造を低コストで実現できる。
【図面の簡単な説明】
【図1】本発明の方法により製造された3−5族化合物半導体の構造の一例を模式的に示す断面図。
【図2】図1に示した3−5族化合物半導体におけるマスク層の所定方向からのずれを説明するための説明図。
【図3】マスク層のストライプのずらし角を1度にした場合のロッキングカーブの測定結果を示すグラフ。
【図4】マスク層のストライプのずらし角を3度にした場合のロッキングカーブの測定結果を示すグラフ。
【図5】マスク層のストライプのずらし角を5度にした場合のロッキングカーブの測定結果を示すグラフ。
【図6】マスク層のストライプのずらし角を0度にした場合のロッキングカーブの測定結果を示すグラフ。
【符号の説明】
1 3−5族化合物半導体
2 サファイア基板
3 第1の3−5族化合物半導体層
4 マスク層
5 第2の3−5族化合物半導体層
6 小傾角粒界
D 貫通転位
θ ずらし角
Claims (2)
- c面を表面とする一般式Ina Gab Alc N(ただし、0≦a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で表わされる3−5族化合物半導体を含む下地結晶層上にストライプ状マスクを形成した後、さらに一般式Inx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表わされる3−5族化合物半導体層を、前記下地結晶層上に選択的に成長させた後前記マスク上で前記マスクを埋め込むように成長させて前記下地結晶層上に形成する工程を含む3−5族化合物半導体の製造方法において、
該ストライプ状マスクをストライプの方向を<1−100>方向から1度以上3度以下の範囲内でずらして前記下地結晶層上に形成するようにしたことを特徴とする3−5族化合物半導体の製造方法。 - 前記3−5族化合物半導体層を有機金属気相成長法またはハイドライド気相成長法により成長させる請求項1記載の3−5族化合物半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379941A JP4137633B2 (ja) | 2002-01-11 | 2002-12-27 | 3−5族化合物半導体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004434 | 2002-01-11 | ||
JP2002-4434 | 2002-01-11 | ||
JP2002379941A JP4137633B2 (ja) | 2002-01-11 | 2002-12-27 | 3−5族化合物半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273036A JP2003273036A (ja) | 2003-09-26 |
JP4137633B2 true JP4137633B2 (ja) | 2008-08-20 |
Family
ID=29217864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002379941A Expired - Fee Related JP4137633B2 (ja) | 2002-01-11 | 2002-12-27 | 3−5族化合物半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4137633B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100728533B1 (ko) | 2004-11-23 | 2007-06-15 | 삼성코닝 주식회사 | 질화갈륨 단결정 후막 및 이의 제조방법 |
-
2002
- 2002-12-27 JP JP2002379941A patent/JP4137633B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003273036A (ja) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7435608B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
US7095062B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
JP4735949B2 (ja) | Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体基板の製造方法 | |
JP3819730B2 (ja) | 窒化物系半導体素子および窒化物半導体の形成方法 | |
US7455729B2 (en) | Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density | |
US6686261B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby | |
JP4720125B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体 | |
US7253499B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
JP4356208B2 (ja) | 窒化物半導体の気相成長方法 | |
WO2001059819A1 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
JP4199599B2 (ja) | 3−5族化合物半導体の製造方法 | |
KR100506739B1 (ko) | 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법 | |
US6716724B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
JP4137633B2 (ja) | 3−5族化合物半導体の製造方法 | |
JP3805703B2 (ja) | 3−5族化合物半導体の製造方法及び3−5族化合物半導体 | |
JPH09227297A (ja) | InGaN単結晶およびその製造方法 | |
WO2010116596A1 (ja) | Iii族窒化物半導体自立基板の製造方法及びiii族窒化物半導体層成長用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4137633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |