JP3795771B2 - Ｅｌｏ用ｉｉｉ族窒化物半導体基板 - Google Patents
Ｅｌｏ用ｉｉｉ族窒化物半導体基板 Download PDFInfo
- Publication number
- JP3795771B2 JP3795771B2 JP2001178044A JP2001178044A JP3795771B2 JP 3795771 B2 JP3795771 B2 JP 3795771B2 JP 2001178044 A JP2001178044 A JP 2001178044A JP 2001178044 A JP2001178044 A JP 2001178044A JP 3795771 B2 JP3795771 B2 JP 3795771B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- elo
- semiconductor substrate
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
Description
【０００１】
【発明の属する技術分野】
本発明は、ＥＬＯ用III族窒化物半導体基板に関し、詳しくは、発光ダイオード素子などの半導体発光素子又は高周波あるいは高出力電子デバイスなどの半導体素子を構成する基板として好適に用いることのできる、ＥＬＯ用III族窒化物半導体基板に関する。
【０００２】
【従来の技術】
III族窒化物膜は、発光ダイオード素子などの半導体発光素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高周波電子デバイスなどの半導体素子を構成する半導体膜としても注目を浴びている。
【０００３】
上記のようなIII族窒化物膜は、通常ＭＯＣＶＤ法によって形成される。具体的には、前記III族窒化物膜を形成すべき基板を、所定の反応管内に設けられたサセプタ上に設置させるとともに、このサセプタ内あるいはサセプタ外に設置された加熱機構に埋め込まれたヒータによって１０００℃以上にまで加熱する。そして、前記反応管内に所定の原料ガスをキャリアガスとともに導入し、前記基板上に供給する。
【０００４】
すると、前記基板上で熱化学反応が生じて、前記各原料ガスは構成元素に分解されるとともに、これら構成元素同士が互いに反応し、目的とするIII族窒化物膜が前記基板上に堆積されて製造されるものである。そして、これらのIII族窒化物膜は、半導体素子を構成した場合において設計値どおりの特性を得るべく、転位密度の低いことが要求される。
【０００５】
しかしながら、III族窒化物材料の融点は相対的に高いために、前記III族窒化物材料からバルク単結晶基板を作製することは困難であった。したがって、III族窒化物膜は、例えば、サファイア単結晶基板のような異なる材料系のバルク単結晶基板上にヘテロエピタキシャル成長させることにより、作製せざるを得ない。
【０００６】
実際、前記サファイア単結晶基板とＧａＮ系III族窒化物膜との格子定数は大きく異なるために、前記サファイア単結晶基板上にＧａＮ系III族窒化物膜を形成すると、前記格子定数差に依存して両者の界面にミスフィット転位が発生する。そして、このミスフィット転位が前記ＧａＮ系III族窒化物膜中を伝搬するようになるため、前記ＧａＮ系III族窒化物膜中の転位量が増大していた。このような格子ミスフィットに起因する転位は、単結晶基板とIII族窒化物膜との界面に、低温で成膜するバッファ層を挿入することによりある低度低減させることができる。
【０００７】
しかしながら、レーザダイオードや高輝度発光ダイオードなどのような高出力を要求される半導体素子、低暗電流を要求される受光素子、並びに高周波高出力特性を要求される電子デバイスなどを作製した場合において、前記ＧａＮ系III族窒化物膜の高い転位密度に起因して目的とする特性を設計値通り十分に発揮することができないでいた。
【０００８】
かかる観点より、ＥＬＯなる技術が開発され、このＥＬＯ技術を用いるための基板が開発されている。
【０００９】
図１は、従来のＥＬＯ用III族窒化物半導体基板の構成を示す図であり、図２は、図１に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【００１０】
図１に示すＥＬＯ用III族窒化物半導体基板５は、サファイア単結晶などから構成される基材１上に、ＧａＮ膜などから構成される低温バッファ層２、ＧａＮ膜などから構成される下地層３、及びＳｉＯ２などから構成されるパターン層４が順次形成されることにより構成されている。
【００１１】
そして、このようなＥＬＯ用III族窒化物半導体基板５上に、図２に示すようにＧａＮ系III族窒化物膜６を成膜すると、ＥＬＯ用III族窒化物半導体基板５の下地層３からＧａＮ系III族窒化物膜６へと貫通する転位は、矢印Ｘ１で示されるように、パターン層４を囲むようにして横方法に伝搬した後、上方に伝搬するようになるものと、矢印Ｘ２で示されるように、直接上方に伝搬するものとが存在するようになる。
【００１２】
したがって、ＧａＮ系III族窒化物膜６の、パターン層４が位置する上方部分の領域Ａにおける転位量は低減される。このため、領域Ａの部分を所定の半導体素子の構成要素として使用することにより、前記半導体素子はその構成要素が高い結晶性を有することに起因して良好な特性を有するようになる。
【００１３】
図３は、従来のＥＬＯ用III族窒化物半導体基板における他の例の構成を示す図であり、図４は、図３に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【００１４】
図３に示すＥＬＯ用III族窒化物半導体基板１５は、サファイア単結晶などから構成される基材１１上に、ＧａＮ膜などから構成される低温バッファ層１２、及びＧａＮ膜などから構成され、凹凸状の表面を有する下地層１３が順次形成されることにより構成されている。
【００１５】
そして、このようなＥＬＯ用III族窒化物半導体基板１５上に、図４に示すようにＧａＮ系III族窒化物膜１６を成膜すると、ＥＬＯ用III族窒化物半導体基板１５の下地層１３とＧａＮ系III族窒化物膜１６との間に生じたミスフィット転位は、矢印Ｙ１で示されるように、下地層１３の凸部１３Ａから凹部１３Ｂへ向けて横方向に伝搬した後、上方に向けて伝搬するようになるものと、矢印Ｙ２で示されるように、直接上方に伝搬するものとが存在するようになる。
【００１６】
したがって、ＧａＮ系III族窒化物膜１６の、下地層１３における凹部１３Ｂが位置する上方部分の領域Ｂにおける転位量は低減される。このため、領域Ｂの部分を所定の半導体素子の構成要素として使用することにより、前記半導体素子はその構成要素が高い結晶性を有することに起因して良好な特性を有するようになる。
【００１７】
【発明が解決しようとする課題】
ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を成長させた場合、図２及び４に示すように、転位が直上に貫通してしまう領域が存在してしまうため、半導体素子として使用することのできる領域が制限されてしまうという問題があった。この結果、上記ＧａＮ系III族窒化物膜から、例えばレーザダイオードなどの素子を作製すると、フォトリソグラフィ工程における歩留まり低下の原因となるとともに、素子として使用することのできない無駄な領域が多く存在するようになって、その使用効率が劣化してしまっていた。
【００１８】
また、上述したＧａＮ系III族窒化物膜から、例えば発光ダイオードを作製した場合においては、素子内の発光強度に大きな濃淡が存在し、発光効率を低下させてしまうという問題があった。
【００１９】
また、前記ＧａＮ系III族窒化物膜を半導体素子の基板として用いる場合などにおいては、その厚さを比較的大きく、例えば１００μｍ以上の厚さに形成する必要がある。しかしながら、図１又は図３に示すようなＥＬＯ用III族窒化物半導体基板を用いてＧａＮ系III族窒化物膜を作製した場合、その膜厚の増大につれて表面の荒れが著しく劣化してしまうとう問題があった。
【００２０】
そして、前記ＧａＮ系III族窒化物膜を基板として用い、この基板上に所定のＧａＮ系III族窒化物膜を作製して半導体素子を作製した場合、前記ＧａＮ系III族窒化物基板の表面の荒れに起因して、この上に形成された前記ＧａＮ系III族窒化物膜の結晶性が劣化していまい、その表面に対して研磨処理を施すことなく、前記半導体素子に対して目的とする特性を付与することができないでいた。
【００２１】
本発明は、貫通転位を抑制して使用効率を高めるとともに、膜厚の大小に依存することなく表面粗さを抑制したIII族窒化物膜を作製するための、ＥＬＯ用III族窒化物半導体基板を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、所定の基材と、この基材上にエピタキシャル成長により直接的に形成された、ＡｌＮからなるIII族窒化物下地層とを具え、この III 族窒化物下地層はＥＬＯ成長用表面として機能することを特徴とする、ＥＬＯ用III族窒化物半導体基板に関する。
【００２３】
本発明者らは、ＥＬＯ技術によって、III族窒化物膜の転位量を低減し、その結晶性を簡易に向上させることができるため、上述したような前記III族窒化物膜を厚く形成した場合における表面粗さの増大を抑制して、ＥＬＯ技術自体の前述した特徴を最大限に引き出すべく鋭意検討を行った。そして、ＥＬＯ技術を用いる際の、ＥＬＯ用III族窒化物半導体基板の構成に着目し、以下の事実を発見するに至った。
【００２４】
上述したように、従来のＥＬＯ用III族窒化物半導体基板は、サファイア単結晶基板上に、ＧａＮ低温バッファ層が形成されることによって構成されている。前記低温バッファ層は、前記サファイア単結晶基板と前記ＧａＮ下地層との格子定数差を緩和して、前記ＧａＮ下地層のエピタキシャル成長を可能ならしめるものである。このため、前記低温バッファ層は、その結晶性をある程度無視して、５００〜７００℃の低温で形成される。
【００２５】
したがって、前記低温バッファ層上に形成される前記ＧａＮ下地層の、前記格子定数差に起因したミスフィット転位の発生をある程度抑制できるものの、前記低温バッファ層の結晶におけるモザイク性に起因して、その結晶性自体が劣化してしまうことを見出した。そして、ＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ系III族窒化物膜の表面の荒れは、ＥＬＯ用III族窒化物半導体基板を構成する下地層の低結晶性に起因するものであると推定するに至った。
【００２６】
そこで本発明者らは、ＥＬＯ用III族窒化物半導体基板を構成する下地層の結晶性の劣化を抑制させるべく鋭意検討を実施した。その結果、以下のような事実を発見するに至った。
【００２７】
従来の半導体素子においては、その素子を構成する半導体層を、上述したようにＧａＮ系III族窒化物膜から構成していた。したがって、ＥＬＯ技術を用いて前記ＧａＮ系III族窒化物膜を形成する際に用いるＥＬＯ用III族窒化物半導体基板の下地層も、上述したようにＧａＮ膜などのＧａＮ系III族窒化物膜から構成することが当然であると考えられてきた。
【００２８】
本発明者らは半導体素子全体をＡｌを主として含有するＡｌＮ系III族窒化物膜から構成することを検討しており、その研究の過程において、ＥＬＯ用III族窒化物半導体基板の下地層を、ＡｌＮ系III族窒化物膜から構成することを試みた。その結果、このようなＡｌＮ系III族窒化物膜は、前述したような低温バッファ層を設けない場合においても、サファイア単結晶基板上にエピタキシャル成長可能で高い結晶性を有するとともに、サファイア単結晶基板との界面におけるミスフィット転位の発生をも抑制できることを見出した。
【００２９】
そして、このような高結晶性の下地層を有するＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術によってＡｌＮ系III族窒化物膜を実際に形成したところ、その厚さを増大させた場合においても表面の荒れを抑制できることを見出したものである。さらに、上述した高結晶性の下地層上にＧａＮ膜などのＧａＮ系III族窒化物膜を形成した場合にも同様の効果を示すことが確認された。
【００３０】
また、ＥＬＯ技術により成長させたIII族窒化物膜の転位密度分布を確認したところ、従来の貫通転位が存在していた領域においても、転位低減の効果が確認された。この転位低減の効果は、前記下地層中のＡｌ組成と比較して、形成したIII族窒化物膜中のＡｌ組成が小さければ小さいほど増大した。これは、格子定数差に起因してIII族窒化物膜内に生じた圧縮応力が、転位を消失させる作用を奏すること、及び転位の進行を横方向に曲げる作用を奏するためと推定される。
【００３１】
本発明のＥＬＯ用III族窒化物半導体基板によれば、この基板上に形成したIII族窒化物膜中の貫通転位量が低減されるために、その使用効率が増大する。また、前記基板上にIII族窒化物膜を厚く形成した場合においても、このIII族窒化物膜表面の荒れを抑制することができる。したがって、半導体素子の基板として好適に使用することのできる厚いIII族窒化物をＥＬＯ技術によって形成することができる。
【００３２】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
本発明のＥＬＯ用III族窒化物半導体基板は、上述したようにＡｌＮからなるIII族窒化物下地層を具えることが必要である。但し、この III 族窒化物下地層中のＡｌ含有量は５０原子％以上とすることもできる。これによって、III族窒化物下地層中におけるミスフィット転位量をさらに低減することができ、結晶性を向上させることができる。
【００３３】
また、本発明のＥＬＯ用III族窒化物半導体基板上には、下地層がＡｌＮから構成されているために、主としてＡｌ含有のIII族窒化物膜をＥＬＯ技術によって形成することが好ましい。この場合においては、前記下地層と、形成すべきIII族窒化物膜との格子定数差が縮小され、容易にエピタキシャル成長できるとともに、格子定数差に起因したミスフィット転位の発生を抑制することができる。
【００３４】
しかしながら、上述したように、III族窒化物下地層はＡｌを多く含有することが好ましく、また半導体素子の種類及び得ようとする特性によっては、ＥＬＯ用III族窒化物半導体基板上に形成すべきIII族窒化物膜中のＡｌ含有量を低減し、例えばＧａ及び／又はＩｎを比較的多く含有させる必要が生じる場合がある。したがって、このような場合においては、前記III族窒化物下地膜中のＡｌ含有量を、その膜厚方向に、前記ＥＬＯ用III族窒化物半導体基板の、前記III族窒化物下地層を形成すべき基材側から、この基材の反対側の表面へ向けて連続的又はステップ状に減少させることが好ましい。
【００３５】
これによって、前記III族窒化物下地層の、前記基材と隣接した部分のＡｌ含有量を高く維持することができ、前述したようなミスフィット転位の発生を抑制して、結晶性を向上させることができる。また、前記III族窒化物下地層における前記基材と反対側の、形成すべき所定のIII族窒化物膜と隣接する部分のＡｌ含有量は低くすることができる。その結果、前記III族窒化物膜の成長中における引張応力の発生を抑制することができ、前記III族窒化物下地層内でのクラックの発生を抑制することができる。
【００３６】
なお、III族窒化物下地層中のＡｌ含有量を連続的又はステップ状に変化させる場合、内部におけるミスフィット転位の発生を抑制すべく、前記基材と隣接する部分はＡｌＮなる組成を有することが好ましい。
【００３７】
また、本発明のＥＬＯ用III族窒化物半導体基板のＡｌ含有III族窒化物下地層は、前記基材上にエピタキシャル成長されて高度に配向し、この高い配向性に起因して高い結晶性を有することが必要である。具体的には、（００２）面におけるＸ線ロッキングカーブ半値幅が２００秒以下、さらには９０秒以下となるように配向していることが好ましい。
【００３８】
このように高度に配向し、高い結晶性を有するIII族窒化物下地層は、ＣＶＤ法を用い、１１００℃以上に加熱した成膜処理を施すことにより簡易に形成することができる。なお、前記III族窒化物下地層の表面の荒れを極力抑制すべく、前記成膜処理における加熱温度は１２５０℃以下であることが好ましい。なお、本願発明における「成膜温度」は、前記III族窒化物下地層を形成する際の、前記基材の温度である。
【００３９】
本発明のＥＬＯ用III族窒化物半導体基板を構成する基材は、サファイア単結晶、ＺｎＯ単結晶、ＳｉＣ単結晶、Ｓｉ単結晶、ＧａＡｓ単結晶、ＡｌＧａＮ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、及びＭｇＯ単結晶など、公知の基板材料から構成することができる。
【００４０】
しかしながら、前記ＥＬＯ用III族窒化物半導体基板の前記下地層はＡｌ含有III族窒化物から構成されているため、界面にミスフィット転位を効果的に抑制できること、及び安価であることなどの理由から、サファイア単結晶を用いることが好ましい。
【００４１】
また、III族窒化物下地層の厚さは、形成すべきIII族窒化物膜の種類や得ようとする結晶性の程度に依存して決定されるが、好ましくは１μｍ〜３μｍである。
【００４２】
さらに、III族窒化物下地層はＡｌを含むことが要求されるが、その他にIII族元素としてのＧａ、Ｉｎ、並びに必要に応じてＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ａｓ、Ｐ、及びＢあるいは遷移金属などの添加元素を含むことができる。
【００４３】
図５は、本発明のＥＬＯ用III族窒化物半導体基板の具体例を示す構成図であり、図６は、図５に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【００４４】
図５に示すＥＬＯ用III族窒化物半導体基板２５は、サファイア単結晶などからなる基材２１と、この基材上に形成されたＡｌＮ下地層２３と、この下地層２３上に形成されたＳｉＯ２などからなるパターン層２４とを具えている。下地層２３は、必要に応じ、上述した種々の好ましい態様にしたがって構成することができる。
【００４５】
図５に示すＥＬＯ用III族窒化物半導体基板２５上に、所定のIII族窒化物膜２６を形成すると、下地層２３から前記III族窒化物膜へ向けた貫通転位は、ほとんどが矢印Ｘ１で示すように伝搬し、図２の矢印Ｘ２で示されるような、直接上方に伝搬するものは激減する。したがって、前記III族窒化物膜上方の、パターン層２４が存在する領域Ｃ１、及びパターン層の存在しない領域Ｃ２における転位量が減少する。
【００４６】
また、下地層２３の高い配向性に起因した高結晶性に基づいて、前記III族窒化物膜を厚く形成した場合においても、その表面の荒れが抑制される。したがって、半導体素子の構成要素、例えば基板などとして好適に用いることのできるIII族窒化物膜を提供することができる。
【００４７】
図７は、本発明のＥＬＯ用III族窒化物半導体基板の具体例を示す構成図であり、図８は、図７に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【００４８】
図７に示すＥＬＯ用III族窒化物半導体基板３５は、サファイア単結晶などからなる基材３１と、この基材上に形成されたＡｌ含有III族窒化物下地層３３とを具えている。この下地層３３の表面は所定のマスクを用いて凹凸状にパターン化して形成されている。下地層３３は、必要に応じ、上述した種々の好ましい態様にしたがって構成することができる。
【００４９】
図６に示すＥＬＯ用III族窒化物半導体基板３５上に、所定のIII族窒化物膜３６を形成すると、下地層３３とIII族窒化物膜３６との界面に生じたミスフィット転位は、図８の矢印Ｙ１に示すように伝搬し、図４の矢印Ｙ２で示す直接上方に伝搬するものは激減する。したがって、III族窒化物膜３６の、下地層３３の凸部３３Ａ上方の領域Ｄ１、及び凹部３３Ｂ上方の領域Ｄ２における転位量が減少する。この場合、III族窒化物膜３６の、凹部３３Ｂの上方部分には空隙部分が存在していても良い。
【００５０】
また、下地層３３の高い配向性に起因した高結晶性に基づいて、前記III族窒化物膜を厚く形成した場合においても、その表面の荒れが抑制される。したがって、半導体素子の構成要素、例えば基板などとして好適に用いることのできるIII族窒化物膜を提供することができる。
【００５１】
パターン層２４は、ストライプ状あるいは互いに孤立した任意形状とすることができる。また、下地層３３に形成する凹凸パターンも、必要に応じて任意の形状に作製することができる。さらには、下地層３３に直接的に凹凸パターンを形成する代わりに、下地層３３上に所定のIII族窒化物膜を形成し、このIII族窒化物膜に対して凹凸パターンを形成することもできる。
【００５２】
【実施例】
以下、実施例により本発明を具体的に説明する。
（実施例１）
本実施例においては、図５に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。基板としてＣ面サファイア基板を用い、これを反応管内に設置されたサセプタ上に載置した。次いで、圧力を１５Ｔｏｒｒに設定して、水素キャリアガスを流速３ｍ／ｓｅｃとなるように供給した。
【００５３】
次いで、ヒータにより、前記基板を１２００℃まで加熱し、Ａｌ供給原料としてトリメチルアルミニウム（ＴＭＡ）を用いるとともに、窒素供給原料としてアンモニアガス（ＮＨ３）を用い、これら原料ガスを水素キャリアガスとともに、ＴＭＡとＮＨ３とのモル比が１：４５０となるようにして前記反応管内に導入するとともに、前記基板上に供給した。そして、１２０分間エピタキシャル成長させることによって、III族窒化物下地層としてのＡｌＮ膜を厚さ２μｍに形成した。
【００５４】
この下地層の結晶性を（００２）面におけるＸ線ロッキングカーブによって評価したところ、半値幅５０秒の高い結晶性を有することが確認された。
【００５５】
次いで、前記ＡｌＮ膜上に所定のマスクを介した成膜処理を施すことにより、幅７μｍ、ピッチ３μｍのＳｉＯ２パターン層を形成し、ＥＬＯ用III族窒化物半導体基板を作製した。
【００５６】
次いで、圧力を１００Ｔｏｒｒ、基板温度を１０５０℃に変更し、Ｇａ供給原料としてトリメチルガリウム（ＴＭＧ）を用い、原料供給ガスの流量比をＴＭＧとＮＨ３とのモル比が１：１５００となるようにして、ＥＬＯ用III族窒化物半導体基板上に供給し、１２０分間エピタキシャル成長させることによって、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は５Åであり、転位密度は、パターン層上方部分において１０６／ｃｍ２であり、パターン層の存在しない上方部分において１０７／ｃｍ２であった。
【００５７】
（実施例２）
本実施例においては、図６に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。
【００５８】
実施例１と同様にして、Ｃ面サファイア基板上にＡｌＮ膜を厚さ２μｍに形成した後、所定のマスクを介したエッチング処理を施すことによって、前記ＡｌＮ膜の表面を凹凸状にパターン化し、ＥＬＯ用III族窒化物半導体基板を作製した。なお、パターン形状の凸部の幅は３μｍであり、ピッチは７μｍであった。
【００５９】
次いで、このようにして作製したＥＬＯ用III族窒化物半導体基板上に、実施例１と同様にしてIII族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は５Åであり、転位密度は、凹部上方領域で１０６／ｃｍ２、凸部上方領域で１０７／ｃｍ２であった。
【００６０】
（比較例１）
本比較例においては、図１に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。
【００６１】
基板としてＣ面サファイア基板を用い、これを反応管内に設置されたサセプタ上に載置した。次いで、圧力を１００Ｔｏｒｒに設定して、水素キャリアガスを流速１．５ｍ／ｓｅｃとなるように供給した。次いで、前記サファイア基板の表面クリーニングを行うため、ヒータにより前記サファイア基板を１１００℃まで昇温した後、１０分間保持し、その後６００℃まで下げた。
【００６２】
その後、ＴＭＧとＮＨ３とをモル比が１：１５００となるように供給して、バッファ層としてのＧａＮ層を厚さ０．０３μｍに形成した。
【００６３】
その後、ＴＭＧの供給を一時中断し、基板温度を１０５０℃に設定し、新たに上記バッファ層成膜時と同様の条件でＴＭＧを供給して、III族窒化物下地層としてのＧａＮ膜を厚さ３μｍに形成した。次いで、このＧａＮ膜上に所定のマスクを介した成膜処理を施すことにより、幅７μｍ、ピッチ３μｍのＳｉＯ２パターン層を形成し、ＥＬＯ用III族窒化物半導体基板を作製した。
【００６４】
次いで、このようにして形成したＥＬＯ用III族窒化物半導体基板上に、実施例同様にして、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は２０Åであり、転位密度は、パターン層上方部分において１０６／ｃｍ２であり、パターン層の存在しない上方部分において１０８／ｃｍ２であった。
【００６５】
（比較例２）
比較例１と同様にして、Ｃ面サファイア基板上に、バッファ層を厚さ０．０３μｍ及びＧａＮ膜を厚さ３μｍに形成した後、所定のマスクを介したエッチング処理を施すことによって、前記ＧａＮ膜の表面を凹凸状にパターン化し、ＥＬＯ用III族窒化物半導体基板を作製した。なお、パターン形状の凸部の幅は３μｍであり、ピッチは７μｍであった。
【００６６】
次いで、このようにして形成したＥＬＯ用III族窒化物半導体基板上に、実施例同様にして、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さは２０Åであり、転位密度は、凹部上方領域で１０６／ｃｍ２、凸部上方領域で１０８／ｃｍ２であった。
【００６７】
以上、実施例及び比較例から明らかなように、本発明に従って得たＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ膜は、従来のＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ膜よりも転位密度が低減されて良好な転位密度分布を有するとともに、表面粗さが著しく改善されていることが分かる。したがって、このようなＧａＮ膜を、例えば基板として用いることにより、前記半導体素子全体の結晶性を改善することができ、目的とする特性を設計値どおりに得ることができる。
【００６８】
以上、具体例を挙げながら、発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施の形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
【００６９】
【発明の効果】
以上説明したように、本発明のＥＬＯ用III族窒化物半導体基板は、所定の基材上に、従来のような低温バッファ層を介することなく、高結晶性のＡｌ含有III族窒化物下地層が直接的に形成されて構成されている。したがって、本発明のＥＬＯ用III族窒化物半導体基板上にIII族窒化物膜を厚く形成した場合において、ＥＬＯ技術に起因してその内部の転位量を低減し、転位密度分布を改善できるとともに、表面粗さを低減することができる。この結果、このようなIII族窒化物膜を含む半導体素子の素子特性を向上させることができる。
【図面の簡単な説明】
【図１】従来のＥＬＯ用III族窒化物半導体基板の構成を示す図である。
【図２】図１に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【図３】従来のＥＬＯ用III族窒化物半導体基板における他の例の構成を示す図である。
【図４】図３に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【図５】本発明のＥＬＯ用III族窒化物半導体基板の一例を示す構成図である。
【図６】図５に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【図７】本発明のＥＬＯ用III族窒化物半導体基板の他の例を示す構成図である。
【図８】図７に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【符号の説明】
１、１１、２１、３１ 基板、２、１２ 低温バッファ層、３、１３、２３、３３ III族窒化物下地層、４、２４ パターン層、５、１５、２５、３５ ＥＬＯ用III族窒化物半導体基板、６、１６、２６、３６ III族窒化物膜
【発明の属する技術分野】
本発明は、ＥＬＯ用III族窒化物半導体基板に関し、詳しくは、発光ダイオード素子などの半導体発光素子又は高周波あるいは高出力電子デバイスなどの半導体素子を構成する基板として好適に用いることのできる、ＥＬＯ用III族窒化物半導体基板に関する。
【０００２】
【従来の技術】
III族窒化物膜は、発光ダイオード素子などの半導体発光素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高周波電子デバイスなどの半導体素子を構成する半導体膜としても注目を浴びている。
【０００３】
上記のようなIII族窒化物膜は、通常ＭＯＣＶＤ法によって形成される。具体的には、前記III族窒化物膜を形成すべき基板を、所定の反応管内に設けられたサセプタ上に設置させるとともに、このサセプタ内あるいはサセプタ外に設置された加熱機構に埋め込まれたヒータによって１０００℃以上にまで加熱する。そして、前記反応管内に所定の原料ガスをキャリアガスとともに導入し、前記基板上に供給する。
【０００４】
すると、前記基板上で熱化学反応が生じて、前記各原料ガスは構成元素に分解されるとともに、これら構成元素同士が互いに反応し、目的とするIII族窒化物膜が前記基板上に堆積されて製造されるものである。そして、これらのIII族窒化物膜は、半導体素子を構成した場合において設計値どおりの特性を得るべく、転位密度の低いことが要求される。
【０００５】
しかしながら、III族窒化物材料の融点は相対的に高いために、前記III族窒化物材料からバルク単結晶基板を作製することは困難であった。したがって、III族窒化物膜は、例えば、サファイア単結晶基板のような異なる材料系のバルク単結晶基板上にヘテロエピタキシャル成長させることにより、作製せざるを得ない。
【０００６】
実際、前記サファイア単結晶基板とＧａＮ系III族窒化物膜との格子定数は大きく異なるために、前記サファイア単結晶基板上にＧａＮ系III族窒化物膜を形成すると、前記格子定数差に依存して両者の界面にミスフィット転位が発生する。そして、このミスフィット転位が前記ＧａＮ系III族窒化物膜中を伝搬するようになるため、前記ＧａＮ系III族窒化物膜中の転位量が増大していた。このような格子ミスフィットに起因する転位は、単結晶基板とIII族窒化物膜との界面に、低温で成膜するバッファ層を挿入することによりある低度低減させることができる。
【０００７】
しかしながら、レーザダイオードや高輝度発光ダイオードなどのような高出力を要求される半導体素子、低暗電流を要求される受光素子、並びに高周波高出力特性を要求される電子デバイスなどを作製した場合において、前記ＧａＮ系III族窒化物膜の高い転位密度に起因して目的とする特性を設計値通り十分に発揮することができないでいた。
【０００８】
かかる観点より、ＥＬＯなる技術が開発され、このＥＬＯ技術を用いるための基板が開発されている。
【０００９】
図１は、従来のＥＬＯ用III族窒化物半導体基板の構成を示す図であり、図２は、図１に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【００１０】
図１に示すＥＬＯ用III族窒化物半導体基板５は、サファイア単結晶などから構成される基材１上に、ＧａＮ膜などから構成される低温バッファ層２、ＧａＮ膜などから構成される下地層３、及びＳｉＯ２などから構成されるパターン層４が順次形成されることにより構成されている。
【００１１】
そして、このようなＥＬＯ用III族窒化物半導体基板５上に、図２に示すようにＧａＮ系III族窒化物膜６を成膜すると、ＥＬＯ用III族窒化物半導体基板５の下地層３からＧａＮ系III族窒化物膜６へと貫通する転位は、矢印Ｘ１で示されるように、パターン層４を囲むようにして横方法に伝搬した後、上方に伝搬するようになるものと、矢印Ｘ２で示されるように、直接上方に伝搬するものとが存在するようになる。
【００１２】
したがって、ＧａＮ系III族窒化物膜６の、パターン層４が位置する上方部分の領域Ａにおける転位量は低減される。このため、領域Ａの部分を所定の半導体素子の構成要素として使用することにより、前記半導体素子はその構成要素が高い結晶性を有することに起因して良好な特性を有するようになる。
【００１３】
図３は、従来のＥＬＯ用III族窒化物半導体基板における他の例の構成を示す図であり、図４は、図３に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【００１４】
図３に示すＥＬＯ用III族窒化物半導体基板１５は、サファイア単結晶などから構成される基材１１上に、ＧａＮ膜などから構成される低温バッファ層１２、及びＧａＮ膜などから構成され、凹凸状の表面を有する下地層１３が順次形成されることにより構成されている。
【００１５】
そして、このようなＥＬＯ用III族窒化物半導体基板１５上に、図４に示すようにＧａＮ系III族窒化物膜１６を成膜すると、ＥＬＯ用III族窒化物半導体基板１５の下地層１３とＧａＮ系III族窒化物膜１６との間に生じたミスフィット転位は、矢印Ｙ１で示されるように、下地層１３の凸部１３Ａから凹部１３Ｂへ向けて横方向に伝搬した後、上方に向けて伝搬するようになるものと、矢印Ｙ２で示されるように、直接上方に伝搬するものとが存在するようになる。
【００１６】
したがって、ＧａＮ系III族窒化物膜１６の、下地層１３における凹部１３Ｂが位置する上方部分の領域Ｂにおける転位量は低減される。このため、領域Ｂの部分を所定の半導体素子の構成要素として使用することにより、前記半導体素子はその構成要素が高い結晶性を有することに起因して良好な特性を有するようになる。
【００１７】
【発明が解決しようとする課題】
ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を成長させた場合、図２及び４に示すように、転位が直上に貫通してしまう領域が存在してしまうため、半導体素子として使用することのできる領域が制限されてしまうという問題があった。この結果、上記ＧａＮ系III族窒化物膜から、例えばレーザダイオードなどの素子を作製すると、フォトリソグラフィ工程における歩留まり低下の原因となるとともに、素子として使用することのできない無駄な領域が多く存在するようになって、その使用効率が劣化してしまっていた。
【００１８】
また、上述したＧａＮ系III族窒化物膜から、例えば発光ダイオードを作製した場合においては、素子内の発光強度に大きな濃淡が存在し、発光効率を低下させてしまうという問題があった。
【００１９】
また、前記ＧａＮ系III族窒化物膜を半導体素子の基板として用いる場合などにおいては、その厚さを比較的大きく、例えば１００μｍ以上の厚さに形成する必要がある。しかしながら、図１又は図３に示すようなＥＬＯ用III族窒化物半導体基板を用いてＧａＮ系III族窒化物膜を作製した場合、その膜厚の増大につれて表面の荒れが著しく劣化してしまうとう問題があった。
【００２０】
そして、前記ＧａＮ系III族窒化物膜を基板として用い、この基板上に所定のＧａＮ系III族窒化物膜を作製して半導体素子を作製した場合、前記ＧａＮ系III族窒化物基板の表面の荒れに起因して、この上に形成された前記ＧａＮ系III族窒化物膜の結晶性が劣化していまい、その表面に対して研磨処理を施すことなく、前記半導体素子に対して目的とする特性を付与することができないでいた。
【００２１】
本発明は、貫通転位を抑制して使用効率を高めるとともに、膜厚の大小に依存することなく表面粗さを抑制したIII族窒化物膜を作製するための、ＥＬＯ用III族窒化物半導体基板を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、所定の基材と、この基材上にエピタキシャル成長により直接的に形成された、ＡｌＮからなるIII族窒化物下地層とを具え、この III 族窒化物下地層はＥＬＯ成長用表面として機能することを特徴とする、ＥＬＯ用III族窒化物半導体基板に関する。
【００２３】
本発明者らは、ＥＬＯ技術によって、III族窒化物膜の転位量を低減し、その結晶性を簡易に向上させることができるため、上述したような前記III族窒化物膜を厚く形成した場合における表面粗さの増大を抑制して、ＥＬＯ技術自体の前述した特徴を最大限に引き出すべく鋭意検討を行った。そして、ＥＬＯ技術を用いる際の、ＥＬＯ用III族窒化物半導体基板の構成に着目し、以下の事実を発見するに至った。
【００２４】
上述したように、従来のＥＬＯ用III族窒化物半導体基板は、サファイア単結晶基板上に、ＧａＮ低温バッファ層が形成されることによって構成されている。前記低温バッファ層は、前記サファイア単結晶基板と前記ＧａＮ下地層との格子定数差を緩和して、前記ＧａＮ下地層のエピタキシャル成長を可能ならしめるものである。このため、前記低温バッファ層は、その結晶性をある程度無視して、５００〜７００℃の低温で形成される。
【００２５】
したがって、前記低温バッファ層上に形成される前記ＧａＮ下地層の、前記格子定数差に起因したミスフィット転位の発生をある程度抑制できるものの、前記低温バッファ層の結晶におけるモザイク性に起因して、その結晶性自体が劣化してしまうことを見出した。そして、ＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ系III族窒化物膜の表面の荒れは、ＥＬＯ用III族窒化物半導体基板を構成する下地層の低結晶性に起因するものであると推定するに至った。
【００２６】
そこで本発明者らは、ＥＬＯ用III族窒化物半導体基板を構成する下地層の結晶性の劣化を抑制させるべく鋭意検討を実施した。その結果、以下のような事実を発見するに至った。
【００２７】
従来の半導体素子においては、その素子を構成する半導体層を、上述したようにＧａＮ系III族窒化物膜から構成していた。したがって、ＥＬＯ技術を用いて前記ＧａＮ系III族窒化物膜を形成する際に用いるＥＬＯ用III族窒化物半導体基板の下地層も、上述したようにＧａＮ膜などのＧａＮ系III族窒化物膜から構成することが当然であると考えられてきた。
【００２８】
本発明者らは半導体素子全体をＡｌを主として含有するＡｌＮ系III族窒化物膜から構成することを検討しており、その研究の過程において、ＥＬＯ用III族窒化物半導体基板の下地層を、ＡｌＮ系III族窒化物膜から構成することを試みた。その結果、このようなＡｌＮ系III族窒化物膜は、前述したような低温バッファ層を設けない場合においても、サファイア単結晶基板上にエピタキシャル成長可能で高い結晶性を有するとともに、サファイア単結晶基板との界面におけるミスフィット転位の発生をも抑制できることを見出した。
【００２９】
そして、このような高結晶性の下地層を有するＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術によってＡｌＮ系III族窒化物膜を実際に形成したところ、その厚さを増大させた場合においても表面の荒れを抑制できることを見出したものである。さらに、上述した高結晶性の下地層上にＧａＮ膜などのＧａＮ系III族窒化物膜を形成した場合にも同様の効果を示すことが確認された。
【００３０】
また、ＥＬＯ技術により成長させたIII族窒化物膜の転位密度分布を確認したところ、従来の貫通転位が存在していた領域においても、転位低減の効果が確認された。この転位低減の効果は、前記下地層中のＡｌ組成と比較して、形成したIII族窒化物膜中のＡｌ組成が小さければ小さいほど増大した。これは、格子定数差に起因してIII族窒化物膜内に生じた圧縮応力が、転位を消失させる作用を奏すること、及び転位の進行を横方向に曲げる作用を奏するためと推定される。
【００３１】
本発明のＥＬＯ用III族窒化物半導体基板によれば、この基板上に形成したIII族窒化物膜中の貫通転位量が低減されるために、その使用効率が増大する。また、前記基板上にIII族窒化物膜を厚く形成した場合においても、このIII族窒化物膜表面の荒れを抑制することができる。したがって、半導体素子の基板として好適に使用することのできる厚いIII族窒化物をＥＬＯ技術によって形成することができる。
【００３２】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
本発明のＥＬＯ用III族窒化物半導体基板は、上述したようにＡｌＮからなるIII族窒化物下地層を具えることが必要である。但し、この III 族窒化物下地層中のＡｌ含有量は５０原子％以上とすることもできる。これによって、III族窒化物下地層中におけるミスフィット転位量をさらに低減することができ、結晶性を向上させることができる。
【００３３】
また、本発明のＥＬＯ用III族窒化物半導体基板上には、下地層がＡｌＮから構成されているために、主としてＡｌ含有のIII族窒化物膜をＥＬＯ技術によって形成することが好ましい。この場合においては、前記下地層と、形成すべきIII族窒化物膜との格子定数差が縮小され、容易にエピタキシャル成長できるとともに、格子定数差に起因したミスフィット転位の発生を抑制することができる。
【００３４】
しかしながら、上述したように、III族窒化物下地層はＡｌを多く含有することが好ましく、また半導体素子の種類及び得ようとする特性によっては、ＥＬＯ用III族窒化物半導体基板上に形成すべきIII族窒化物膜中のＡｌ含有量を低減し、例えばＧａ及び／又はＩｎを比較的多く含有させる必要が生じる場合がある。したがって、このような場合においては、前記III族窒化物下地膜中のＡｌ含有量を、その膜厚方向に、前記ＥＬＯ用III族窒化物半導体基板の、前記III族窒化物下地層を形成すべき基材側から、この基材の反対側の表面へ向けて連続的又はステップ状に減少させることが好ましい。
【００３５】
これによって、前記III族窒化物下地層の、前記基材と隣接した部分のＡｌ含有量を高く維持することができ、前述したようなミスフィット転位の発生を抑制して、結晶性を向上させることができる。また、前記III族窒化物下地層における前記基材と反対側の、形成すべき所定のIII族窒化物膜と隣接する部分のＡｌ含有量は低くすることができる。その結果、前記III族窒化物膜の成長中における引張応力の発生を抑制することができ、前記III族窒化物下地層内でのクラックの発生を抑制することができる。
【００３６】
なお、III族窒化物下地層中のＡｌ含有量を連続的又はステップ状に変化させる場合、内部におけるミスフィット転位の発生を抑制すべく、前記基材と隣接する部分はＡｌＮなる組成を有することが好ましい。
【００３７】
また、本発明のＥＬＯ用III族窒化物半導体基板のＡｌ含有III族窒化物下地層は、前記基材上にエピタキシャル成長されて高度に配向し、この高い配向性に起因して高い結晶性を有することが必要である。具体的には、（００２）面におけるＸ線ロッキングカーブ半値幅が２００秒以下、さらには９０秒以下となるように配向していることが好ましい。
【００３８】
このように高度に配向し、高い結晶性を有するIII族窒化物下地層は、ＣＶＤ法を用い、１１００℃以上に加熱した成膜処理を施すことにより簡易に形成することができる。なお、前記III族窒化物下地層の表面の荒れを極力抑制すべく、前記成膜処理における加熱温度は１２５０℃以下であることが好ましい。なお、本願発明における「成膜温度」は、前記III族窒化物下地層を形成する際の、前記基材の温度である。
【００３９】
本発明のＥＬＯ用III族窒化物半導体基板を構成する基材は、サファイア単結晶、ＺｎＯ単結晶、ＳｉＣ単結晶、Ｓｉ単結晶、ＧａＡｓ単結晶、ＡｌＧａＮ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、及びＭｇＯ単結晶など、公知の基板材料から構成することができる。
【００４０】
しかしながら、前記ＥＬＯ用III族窒化物半導体基板の前記下地層はＡｌ含有III族窒化物から構成されているため、界面にミスフィット転位を効果的に抑制できること、及び安価であることなどの理由から、サファイア単結晶を用いることが好ましい。
【００４１】
また、III族窒化物下地層の厚さは、形成すべきIII族窒化物膜の種類や得ようとする結晶性の程度に依存して決定されるが、好ましくは１μｍ〜３μｍである。
【００４２】
さらに、III族窒化物下地層はＡｌを含むことが要求されるが、その他にIII族元素としてのＧａ、Ｉｎ、並びに必要に応じてＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ａｓ、Ｐ、及びＢあるいは遷移金属などの添加元素を含むことができる。
【００４３】
図５は、本発明のＥＬＯ用III族窒化物半導体基板の具体例を示す構成図であり、図６は、図５に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【００４４】
図５に示すＥＬＯ用III族窒化物半導体基板２５は、サファイア単結晶などからなる基材２１と、この基材上に形成されたＡｌＮ下地層２３と、この下地層２３上に形成されたＳｉＯ２などからなるパターン層２４とを具えている。下地層２３は、必要に応じ、上述した種々の好ましい態様にしたがって構成することができる。
【００４５】
図５に示すＥＬＯ用III族窒化物半導体基板２５上に、所定のIII族窒化物膜２６を形成すると、下地層２３から前記III族窒化物膜へ向けた貫通転位は、ほとんどが矢印Ｘ１で示すように伝搬し、図２の矢印Ｘ２で示されるような、直接上方に伝搬するものは激減する。したがって、前記III族窒化物膜上方の、パターン層２４が存在する領域Ｃ１、及びパターン層の存在しない領域Ｃ２における転位量が減少する。
【００４６】
また、下地層２３の高い配向性に起因した高結晶性に基づいて、前記III族窒化物膜を厚く形成した場合においても、その表面の荒れが抑制される。したがって、半導体素子の構成要素、例えば基板などとして好適に用いることのできるIII族窒化物膜を提供することができる。
【００４７】
図７は、本発明のＥＬＯ用III族窒化物半導体基板の具体例を示す構成図であり、図８は、図７に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【００４８】
図７に示すＥＬＯ用III族窒化物半導体基板３５は、サファイア単結晶などからなる基材３１と、この基材上に形成されたＡｌ含有III族窒化物下地層３３とを具えている。この下地層３３の表面は所定のマスクを用いて凹凸状にパターン化して形成されている。下地層３３は、必要に応じ、上述した種々の好ましい態様にしたがって構成することができる。
【００４９】
図６に示すＥＬＯ用III族窒化物半導体基板３５上に、所定のIII族窒化物膜３６を形成すると、下地層３３とIII族窒化物膜３６との界面に生じたミスフィット転位は、図８の矢印Ｙ１に示すように伝搬し、図４の矢印Ｙ２で示す直接上方に伝搬するものは激減する。したがって、III族窒化物膜３６の、下地層３３の凸部３３Ａ上方の領域Ｄ１、及び凹部３３Ｂ上方の領域Ｄ２における転位量が減少する。この場合、III族窒化物膜３６の、凹部３３Ｂの上方部分には空隙部分が存在していても良い。
【００５０】
また、下地層３３の高い配向性に起因した高結晶性に基づいて、前記III族窒化物膜を厚く形成した場合においても、その表面の荒れが抑制される。したがって、半導体素子の構成要素、例えば基板などとして好適に用いることのできるIII族窒化物膜を提供することができる。
【００５１】
パターン層２４は、ストライプ状あるいは互いに孤立した任意形状とすることができる。また、下地層３３に形成する凹凸パターンも、必要に応じて任意の形状に作製することができる。さらには、下地層３３に直接的に凹凸パターンを形成する代わりに、下地層３３上に所定のIII族窒化物膜を形成し、このIII族窒化物膜に対して凹凸パターンを形成することもできる。
【００５２】
【実施例】
以下、実施例により本発明を具体的に説明する。
（実施例１）
本実施例においては、図５に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。基板としてＣ面サファイア基板を用い、これを反応管内に設置されたサセプタ上に載置した。次いで、圧力を１５Ｔｏｒｒに設定して、水素キャリアガスを流速３ｍ／ｓｅｃとなるように供給した。
【００５３】
次いで、ヒータにより、前記基板を１２００℃まで加熱し、Ａｌ供給原料としてトリメチルアルミニウム（ＴＭＡ）を用いるとともに、窒素供給原料としてアンモニアガス（ＮＨ３）を用い、これら原料ガスを水素キャリアガスとともに、ＴＭＡとＮＨ３とのモル比が１：４５０となるようにして前記反応管内に導入するとともに、前記基板上に供給した。そして、１２０分間エピタキシャル成長させることによって、III族窒化物下地層としてのＡｌＮ膜を厚さ２μｍに形成した。
【００５４】
この下地層の結晶性を（００２）面におけるＸ線ロッキングカーブによって評価したところ、半値幅５０秒の高い結晶性を有することが確認された。
【００５５】
次いで、前記ＡｌＮ膜上に所定のマスクを介した成膜処理を施すことにより、幅７μｍ、ピッチ３μｍのＳｉＯ２パターン層を形成し、ＥＬＯ用III族窒化物半導体基板を作製した。
【００５６】
次いで、圧力を１００Ｔｏｒｒ、基板温度を１０５０℃に変更し、Ｇａ供給原料としてトリメチルガリウム（ＴＭＧ）を用い、原料供給ガスの流量比をＴＭＧとＮＨ３とのモル比が１：１５００となるようにして、ＥＬＯ用III族窒化物半導体基板上に供給し、１２０分間エピタキシャル成長させることによって、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は５Åであり、転位密度は、パターン層上方部分において１０６／ｃｍ２であり、パターン層の存在しない上方部分において１０７／ｃｍ２であった。
【００５７】
（実施例２）
本実施例においては、図６に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。
【００５８】
実施例１と同様にして、Ｃ面サファイア基板上にＡｌＮ膜を厚さ２μｍに形成した後、所定のマスクを介したエッチング処理を施すことによって、前記ＡｌＮ膜の表面を凹凸状にパターン化し、ＥＬＯ用III族窒化物半導体基板を作製した。なお、パターン形状の凸部の幅は３μｍであり、ピッチは７μｍであった。
【００５９】
次いで、このようにして作製したＥＬＯ用III族窒化物半導体基板上に、実施例１と同様にしてIII族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は５Åであり、転位密度は、凹部上方領域で１０６／ｃｍ２、凸部上方領域で１０７／ｃｍ２であった。
【００６０】
（比較例１）
本比較例においては、図１に示すようなＥＬＯ用III族窒化物半導体基板を用いて、ＧａＮ膜の作製を実施した。
【００６１】
基板としてＣ面サファイア基板を用い、これを反応管内に設置されたサセプタ上に載置した。次いで、圧力を１００Ｔｏｒｒに設定して、水素キャリアガスを流速１．５ｍ／ｓｅｃとなるように供給した。次いで、前記サファイア基板の表面クリーニングを行うため、ヒータにより前記サファイア基板を１１００℃まで昇温した後、１０分間保持し、その後６００℃まで下げた。
【００６２】
その後、ＴＭＧとＮＨ３とをモル比が１：１５００となるように供給して、バッファ層としてのＧａＮ層を厚さ０．０３μｍに形成した。
【００６３】
その後、ＴＭＧの供給を一時中断し、基板温度を１０５０℃に設定し、新たに上記バッファ層成膜時と同様の条件でＴＭＧを供給して、III族窒化物下地層としてのＧａＮ膜を厚さ３μｍに形成した。次いで、このＧａＮ膜上に所定のマスクを介した成膜処理を施すことにより、幅７μｍ、ピッチ３μｍのＳｉＯ２パターン層を形成し、ＥＬＯ用III族窒化物半導体基板を作製した。
【００６４】
次いで、このようにして形成したＥＬＯ用III族窒化物半導体基板上に、実施例同様にして、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さ（Ｒａ）は２０Åであり、転位密度は、パターン層上方部分において１０６／ｃｍ２であり、パターン層の存在しない上方部分において１０８／ｃｍ２であった。
【００６５】
（比較例２）
比較例１と同様にして、Ｃ面サファイア基板上に、バッファ層を厚さ０．０３μｍ及びＧａＮ膜を厚さ３μｍに形成した後、所定のマスクを介したエッチング処理を施すことによって、前記ＧａＮ膜の表面を凹凸状にパターン化し、ＥＬＯ用III族窒化物半導体基板を作製した。なお、パターン形状の凸部の幅は３μｍであり、ピッチは７μｍであった。
【００６６】
次いで、このようにして形成したＥＬＯ用III族窒化物半導体基板上に、実施例同様にして、III族窒化物膜としてのＧａＮ膜を厚さ１０μｍに形成した。このＧａＮ膜の表面粗さは２０Åであり、転位密度は、凹部上方領域で１０６／ｃｍ２、凸部上方領域で１０８／ｃｍ２であった。
【００６７】
以上、実施例及び比較例から明らかなように、本発明に従って得たＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ膜は、従来のＥＬＯ用III族窒化物半導体基板上に形成したＧａＮ膜よりも転位密度が低減されて良好な転位密度分布を有するとともに、表面粗さが著しく改善されていることが分かる。したがって、このようなＧａＮ膜を、例えば基板として用いることにより、前記半導体素子全体の結晶性を改善することができ、目的とする特性を設計値どおりに得ることができる。
【００６８】
以上、具体例を挙げながら、発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施の形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
【００６９】
【発明の効果】
以上説明したように、本発明のＥＬＯ用III族窒化物半導体基板は、所定の基材上に、従来のような低温バッファ層を介することなく、高結晶性のＡｌ含有III族窒化物下地層が直接的に形成されて構成されている。したがって、本発明のＥＬＯ用III族窒化物半導体基板上にIII族窒化物膜を厚く形成した場合において、ＥＬＯ技術に起因してその内部の転位量を低減し、転位密度分布を改善できるとともに、表面粗さを低減することができる。この結果、このようなIII族窒化物膜を含む半導体素子の素子特性を向上させることができる。
【図面の簡単な説明】
【図１】従来のＥＬＯ用III族窒化物半導体基板の構成を示す図である。
【図２】図１に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【図３】従来のＥＬＯ用III族窒化物半導体基板における他の例の構成を示す図である。
【図４】図３に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてＧａＮ系III族窒化物膜を作製した状態を示す図である。
【図５】本発明のＥＬＯ用III族窒化物半導体基板の一例を示す構成図である。
【図６】図５に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【図７】本発明のＥＬＯ用III族窒化物半導体基板の他の例を示す構成図である。
【図８】図７に示すＥＬＯ用III族窒化物半導体基板上に、ＥＬＯ技術を用いてIII族窒化物膜を作製した状態を示す図である。
【符号の説明】
１、１１、２１、３１ 基板、２、１２ 低温バッファ層、３、１３、２３、３３ III族窒化物下地層、４、２４ パターン層、５、１５、２５、３５ ＥＬＯ用III族窒化物半導体基板、６、１６、２６、３６ III族窒化物膜
Claims (6)
- 所定の基材と、この基材上にエピタキシャル成長により直接的に形成された、ＡｌＮからなるIII族窒化物下地層とを具え、この III 族窒化物下地層はＥＬＯ成長用表面として機能することを特徴とする、ＥＬＯ用III族窒化物半導体基板。
- 前記 III 族窒化物下地層の、（００２）におけるＸ線ロッキングカーブ半値幅が２００秒以下であることを特徴とする、請求項１に記載のＥＬＯ用 III 族窒化物半導体基板。
- 前記 III 族窒化物下地層は、ＣＶＤ法により１１００℃以上の温度で作製することを特徴とする、請求項２に記載のＥＬＯ用 III 族窒化物半導体基板。
- 前記 III 族窒化物下地層は、ＣＶＤ法により１１００〜１２５０℃の温度で作製することを特徴とする、請求項３に記載のＥＬＯ用 III 族窒化物半導体基板。
- 前記 III 族窒化物下地層の表面が、凹凸形状を呈することを特徴とする、請求項１〜４のいずれか一に記載のＥＬＯ用 III 族窒化物半導体基板。
- 前記 III 族窒化物下地層上において、凹凸状のパターン層を具えることを特徴とする、請求項１〜５のいずれか一に記載のＥＬＯ用 III 族窒化物半導体基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178044A JP3795771B2 (ja) | 2001-06-13 | 2001-06-13 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
| US10/163,256 US6770914B2 (en) | 2001-06-13 | 2002-06-05 | III nitride semiconductor substrate for ELO |
| EP02012993.8A EP1267393B1 (en) | 2001-06-13 | 2002-06-12 | Method of forming a group iii nitride semiconductor substrate for epitaxial lateral overgrowth (elo) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178044A JP3795771B2 (ja) | 2001-06-13 | 2001-06-13 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006048748A Division JP4489713B2 (ja) | 2006-02-24 | 2006-02-24 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003002796A JP2003002796A (ja) | 2003-01-08 |
| JP3795771B2 true JP3795771B2 (ja) | 2006-07-12 |
Family
ID=19018799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178044A Expired - Lifetime JP3795771B2 (ja) | 2001-06-13 | 2001-06-13 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6770914B2 (ja) |
| EP (1) | EP1267393B1 (ja) |
| JP (1) | JP3795771B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989314B2 (en) * | 2003-02-12 | 2006-01-24 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure and method of making same |
| FR2851079B1 (fr) * | 2003-02-12 | 2005-08-26 | Soitec Silicon On Insulator | Structure semi-conductrice sur substrat a forte rugosite |
| DE102004006452B4 (de) * | 2004-02-05 | 2006-04-20 | Ing. Erich Pfeiffer Gmbh | Mikrodosiervorrichtung |
| WO2006110163A2 (en) * | 2004-08-20 | 2006-10-19 | Yale University | Epitaxial growth of aligned algainn nanowires by metal-organic chemical vapor deposition |
| KR101146819B1 (ko) * | 2008-09-23 | 2012-05-21 | 일진머티리얼즈 주식회사 | 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 |
| KR101755670B1 (ko) * | 2010-03-15 | 2017-07-10 | 엘지이노텍 주식회사 | 발광소자 및 발광소자의 제조방법 |
| US8481991B2 (en) | 2009-08-21 | 2013-07-09 | The Regents Of The University Of California | Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations |
| CN102484142A (zh) * | 2009-08-21 | 2012-05-30 | 加利福尼亚大学董事会 | 通过具有错配位错的部分或完全驰豫氮化铝铟镓层的半极性氮化物量子阱中的各向异性应变控制 |
| US9691939B2 (en) | 2011-10-10 | 2017-06-27 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10622515B2 (en) | 2011-10-10 | 2020-04-14 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9397260B2 (en) | 2011-10-10 | 2016-07-19 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9806228B2 (en) | 2011-10-10 | 2017-10-31 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10153396B2 (en) | 2011-10-10 | 2018-12-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| JP2014049616A (ja) * | 2012-08-31 | 2014-03-17 | Sony Corp | ダイオードおよびダイオードの製造方法 |
| US9831273B2 (en) * | 2013-12-23 | 2017-11-28 | University Of Houston System | Flexible single-crystalline semiconductor device and fabrication methods thereof |
| CN103681795B (zh) * | 2013-12-27 | 2017-03-15 | 苏州晶湛半导体有限公司 | Iii族氮化物半导体结构及其制造方法 |
| CN117157732A (zh) * | 2021-04-15 | 2023-12-01 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
| CN114121656B (zh) * | 2021-11-23 | 2023-08-25 | 西安电子科技大学芜湖研究院 | 一种基于硅衬底的新型hemt器件的制备方法及器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088217B2 (ja) * | 1991-01-31 | 1996-01-29 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法 |
| US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
| US5751753A (en) * | 1995-07-24 | 1998-05-12 | Fujitsu Limited | Semiconductor laser with lattice mismatch |
| JPH0964477A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US6521514B1 (en) * | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6495894B2 (en) | 2000-05-22 | 2002-12-17 | Ngk Insulators, Ltd. | Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate |
| JP4291527B2 (ja) * | 2000-10-13 | 2009-07-08 | 日本碍子株式会社 | Ｉｉｉ族窒化物エピタキシャル基板の使用方法 |
| JP3941449B2 (ja) | 2000-10-18 | 2007-07-04 | 日本碍子株式会社 | Ｉｉｉ族窒化物膜 |
| JP4001262B2 (ja) | 2001-02-27 | 2007-10-31 | 日本碍子株式会社 | 窒化物膜の製造方法 |
| US6703255B2 (en) | 2001-03-28 | 2004-03-09 | Ngk Insulators, Ltd. | Method for fabricating a III nitride film |
-
2001
- 2001-06-13 JP JP2001178044A patent/JP3795771B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-05 US US10/163,256 patent/US6770914B2/en not_active Expired - Lifetime
- 2002-06-12 EP EP02012993.8A patent/EP1267393B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1267393A2 (en) | 2002-12-18 |
| EP1267393A3 (en) | 2009-02-18 |
| JP2003002796A (ja) | 2003-01-08 |
| US20020192959A1 (en) | 2002-12-19 |
| EP1267393B1 (en) | 2016-04-13 |
| US6770914B2 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795771B2 (ja) | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 | |
| JP3036495B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP3819730B2 (ja) | 窒化物系半導体素子および窒化物半導体の形成方法 | |
| JP5099763B2 (ja) | 基板製造方法およびｉｉｉ族窒化物半導体結晶 | |
| JP4055304B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP3620269B2 (ja) | ＧａＮ系半導体素子の製造方法 | |
| JP2011187965A (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| JPH10312971A (ja) | ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法 | |
| JP2002222771A (ja) | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 | |
| JP2000340511A (ja) | ＧａＮ系化合物半導体結晶の成長方法及び半導体基材 | |
| JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| JP4131618B2 (ja) | フォトニックデバイス用基板の製造方法 | |
| US7294520B2 (en) | Method for fabricating a plurality of semiconductor bodies, and electronic semiconductor body | |
| JP4055303B2 (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
| JP3946976B2 (ja) | 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法 | |
| JP4016062B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| US20060252236A1 (en) | Method for manufacturing a semiconductor device | |
| JP4489713B2 (ja) | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 | |
| JP4140595B2 (ja) | 窒化ガリウム系化合物半導体 | |
| JP3987879B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
| JP4158760B2 (ja) | ＧａＮ系半導体膜およびその製造方法 | |
| JP2005057064A (ja) | Ｉｉｉ族窒化物半導体層およびその成長方法 | |
| JP4055763B2 (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
| JP2005020027A (ja) | 窒化ガリウム系化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3795771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |