JP2014049616A - ダイオードおよびダイオードの製造方法 - Google Patents

ダイオードおよびダイオードの製造方法 Download PDF

Info

Publication number
JP2014049616A
JP2014049616A JP2012191476A JP2012191476A JP2014049616A JP 2014049616 A JP2014049616 A JP 2014049616A JP 2012191476 A JP2012191476 A JP 2012191476A JP 2012191476 A JP2012191476 A JP 2012191476A JP 2014049616 A JP2014049616 A JP 2014049616A
Authority
JP
Japan
Prior art keywords
semiconductor layer
opening
electrode
insulating film
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012191476A
Other languages
English (en)
Inventor
Shigeru Kanematsu
成 兼松
Masashi Yanagida
将志 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012191476A priority Critical patent/JP2014049616A/ja
Priority to US13/972,037 priority patent/US9257574B2/en
Priority to CN201310367436.XA priority patent/CN103681879B/zh
Publication of JP2014049616A publication Critical patent/JP2014049616A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】化合物半導体で構成された半導体層において層を貫通する高転移密度領域介してのリーク電流の発生を確実に防止することが可能なダイオードを提供することを目的とする。
【解決手段】このダイオードは、第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層と、この第１半導体層に連続する結晶構造を有して当該第１半導体層に積層された第２半導体層とを備える。第１半導体層は、これを貫通する高転移密度領域を有する。第２半導体層は、第１半導体層との界面側の領域における不純物の濃度が当該第１半導体層よりも低く、当該第１半導体層を露出させる状態で高転移密度領域に対応する部分が除去された開口を有する。開口の底部を含む内壁を覆う状態で、絶縁膜パターンが設けられている。さらに絶縁膜パターン上を覆う状態で第２半導体層に接して設けられた電極と、高転移密度領域を含んで当該第１半導体層に接して設けられた対向電極とを備えている。
【選択図】図１

Description

本技術は、ダイオードおよびダイオードの製造方法に関し、特には化合物半導体を用いて構成された半導体層の両面に電極を設けた構成のダイオードとその製造方法に関する。
バンドギャップの広い化合物半導体の１つである窒化ガリウム（ＧａＮ）は、その物性面から、発光デバイスだけでなく、電源やインバータなどのパワーデバイス用の半導体材料として注目されている。これは、既存のシリコン（Ｓｉ）を用いたパワーデバイスと比較し、高効率で高性能のデバイスを実現できるためである。
このようなパワーデバイス系のダイオードの製造においては、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）など、異種の単結晶材料からなる支持基板上にエピタキシャル成長させた窒化ガリウム層を用いることが一般的となっている。この際、結晶性の良い窒化ガリウム層を得るための手法として、支持基板に対して窒化ガリウム層を横方向にエピタキシャル成長させる方法（epitaxial lateral overgrowth：ＥＬＯ）が採用される。
ところが、このようなエピタキシャル成長によって得られた窒化ガリウム層には、他の部分よりも結晶欠陥を高密度で含む領域が、層を貫通する貫通転移領域として発生する。このため、層を挟持する状態で電極を設けた縦型デバイスにおいては、このような貫通転移領域が電極との接合面にかった場合、その領域で理想的な接合が形成されず、リーク電流の発生につながる懸念がある。
そこで、エピタキシャル成長によって得られた窒化ガリウム層において、貫通転移密度が大きい領域に溝を形成し、この溝内にシリコン窒化膜をパターン形成し、この窒化シリコン膜を乗り越えて電極を形成する構成が開示されている。このような構成によれば、貫通転移の影響を低減しつつ素子面積を拡大することが可能である（下記特許文献１,２参照）。
特開２００７−１８４３７１号公報 特開２００８−１３０９２７号公報
しかしながら、上述した貫通転位領域は、化合物半導体で構成された半導体層のエピタキシャル成長にともなって、半導体層の厚み方向に伸びるだけでなく、一部、斜め方向に伸びるものも存在している。このため、先の特許文献１,２に開示された構成では、半導体層の厚み方向に対して斜め方向に伸びた貫通転移領域の影響を抑えることは困難である。
そこで本技術は、化合物半導体で構成された半導体層においての貫通転移領域を介してのリーク電流の発生を確実に防止することが可能なダイオードを提供することを目的とする。
このような目的を達成するための第１の技術は、第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層と、この第１半導体層に連続する結晶構造を有して当該第１半導体層に積層された第２半導体層とを備える。第１半導体層は、これを貫通する高転移密度領域を有するダイオードである。第２半導体層は、第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低く、当該第１半導体層を露出させる状態で前記高転移密度領域に対応する部分が除去された開口を有する。開口の底部を含む内壁を覆う状態で、絶縁膜パターンが設けられている。さらに、絶縁膜パターン上を覆うと共に前記第２半導体層に接して電極が設けられている。また、電極との間に第１半導体層と第２半導体層と絶縁膜パターンとを挟持する状態で、先の高転移密度領域を含んで当該第１半導体層に接して対向電極が設けられている。
以上のような第１の技術では、高転移密度領域に対応して第２半導体層側に設けられた絶縁膜パターンの存在により、第２半導体層側の電極は、高転移密度領域に接触することなく設けられたものとなる。このため、高転移密度領域も含めた広い範囲に、化合物半導体で構成された第１半導体層と第２半導体層との積層体を、電極−対向電極間に挟持した縦型のダイオードが設けられる。
また特に、このような縦型のダイオードにおいて、絶縁膜パターンが設けられる開口は、第１半導体層を露出させる状態で第２半導体層に形成される。このため、高転移密度領域は、対向電極と絶縁膜パターンとの間に挟持された状態で、第１半導体層部分のみに存在することになる。ここで、開口が設けられる第２半導体層は、第１半導体層側の界面領域における不純物濃度が当該第１半導体層よりも低いものである。このため、オフ時に電極−対向電極間に逆バイアスを印加することにより、第１半導体層との界面付近にまで第２半導体層内に空乏層を形成しても、この空乏層内に高転移密度領域が達することはない。したがって、高転移密度領域が存在しないことによって耐圧が確保された空乏層によって、リーク電流の発生が確実に防止される。
また第２の技術は、結晶構造の化合物半導体で構成されると共に厚み方向に層を貫通する高転移密度領域を有し、一主面側に当該高転移密度領域が除去された開口を有する半導体層を備えている。この開口の底部を含む内壁を覆う状態で、絶縁膜パターンが設けられている。さらに、絶縁膜パターン上を覆うと共に半導体層に接して電極が設けられている。また、この電極との間に半導体層と絶縁膜パターンとを挟持する状態で、先の高転移密度領域を含んで当該半導体層に接して、前記電極と共に当該半導体層に前記開口よりも浅い空乏層を形成する電圧を印加する対向電極が設けられている。
このような第２の技術では、高転移密度領域に対応して半導体層の一主面側に設けられた絶縁膜パターンの存在により、この絶縁膜パターンを覆って設けられた電極は、高転移密度領域に接触することなく設けられたものとなる。このため、高転移密度領域も含めた広い範囲に、化合物半導体で構成された半導体層を電極−対向電極間に挟持した縦型の素子が配置される。
また特に、このような縦型の素子において、半導体層を挟持する状態で配置された電極と対向電極とは、絶縁膜パターンが設けられる開口よりも浅い空乏層を半導体層に形成する。このため、電流オフ動作時に電極−対向電極間に逆バイアスを印加することにより、半導体層内に空乏層を形成した場合に、この空乏層内に高転移密度領域が達することはない。したがって、高転移密度領域が存在しないことによって耐圧が確保された空乏層によって、電流オフ動作においてのリーク電流の発生が確実に防止される。
さらに本技術は、上述した第１の技術のダイオードの製造方法でもあり、次の工程を行う。先ず、支持基板上に開口部を有するマスク層を形成する。次に、開口部における前記支持基板の露出表面から前記マスク層上へのエピタキシャル成長により、当該開口部に対応して膜厚方向に貫通する高転移密度領域を有すると共に、第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層を形成する。その後、第１半導体層から連続するエピタキシャル成長により、当該第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低い第２半導体層を形成する。次いで、第２半導体層に、前記第１半導体層を露出させる状態で前記高転移密度領域に対応する部分を除去した開口を形成する。次に、開口の底部を含む内壁を覆う状態で絶縁膜パターンを形成し、その後、絶縁膜パターンを覆うと共に前記第２半導体層に接する電極を形成する。さらに、第１半導体層から前記支持基板と前記マスク層とを除去した後、電極との間に前記第１半導体層と前記第２半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該第１半導体層に接する対向電極を形成する。
以上説明したように本技術のダイオードによれば、化合物半導体で構成された半導体層を貫通する高転移密度領域を介してのリーク電流の発生を確実に防止することが可能になる。
第１実施形態のダイオードの断面図である。 第１実施形態のダイオードの製造工程を示す断面工程図（その１）である。 第１実施形態のダイオードの製造工程を示す断面工程図（その２）である。 第２実施形態のダイオードの断面図である。 第３実施形態のダイオードの断面図である。 第３実施形態のダイオードの製造工程を示す断面工程図である。 第４実施形態のダイオードの断面図である。 第５実施形態のダイオードの断面図である。 第６実施形態のダイオードの断面図である。
以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．第１実施形態（開口内に絶縁膜パターンを設けたショットキーダイオードの例）
２．第２実施形態（開口から面方向に張り出した絶縁膜パターンを有する例）
３．第３実施形態（電極間を近接させた例）
４．第４実施形態（開口内に絶縁膜パターンを介して埋込電極を設けた例）
５．第５実施形態（開口内に絶縁膜パターンを設けたｐｎ接合ダイオードの例）
６．第６実施形態（開口内に絶縁膜パターンを設けたショットキーダイオードの他の例）
≪１．第１実施形態≫
（開口内に絶縁膜パターンを設けたショットキーダイオードの例）
図１は、第１実施形態のダイオードの断面図である。以下この図に基づいて第１実施形態のダイオードの構成を説明する。
図１に示すダイオード１-1は、化合物半導体を用いた縦型のショットキーダイオードである。このダイオード１-1は、第１半導体層１１と、これに積層された第２半導体層１２と、これらの積層体を挟持して配置されたショットキー電極１７ｓと、これに対応する対向電極として例えばオーミック電極１９ｈとを備えた縦型の素子構造である。第１半導体層１１は、例えばその成膜過程に起因した所定の位置に、膜厚方向に貫通する高転移密度領域Ａを内在している。そして特に本第１実施形態のダイオード１-1は、第２半導体層１２の高転移密度領域Ａに対応する位置に開口Ｂが設けられ、この内部に絶縁膜パターン１５が設けられ、これを覆ってショットキー電極１７ｓが設けられているところが特徴的である。
以下、第１実施形態のダイオード１-1の構成の詳細を、第１半導体層１１、第２半導体層１２、開口Ｂ、絶縁膜パターン１５、ショットキー電極１７ｓ、およびオーミック電極１９ｈの順に説明し、その後、ダイオード１-1の製造方法を説明する。
＜第１半導体層１１＞
第１半導体層１１は、エピタキシャル成長によって形成された結晶構造の化合物半導体で構成された層であり、ここではIII−Ｖ族窒化物半導体で構成されていることとする。III−Ｖ族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎｘＧａ1-xＮ：０＜ｘ≦１）、または窒化アルミニウムガリウム（ＡｌｘＧａ1-xＮ：０＜ｘ≦１）の何れかである。これらのIII−Ｖ族窒化物半導体は、シリコン（Ｓｉ）と比較してバンドギャップが広いため、パワーデバイス用の半導体として好適である。
またこれらのIII−Ｖ族窒化物半導体によって構成された第１半導体層１１は、膜厚方向に層を貫通する高転移密度領域Ａを有している。この高転移密度領域Ａは、第１半導体層１１におけるその他の部分と比較して、結晶の転位密度が高い領域である。
このような高転移密度領域Ａは、第１半導体層１１内における以下のような位置に発生する。すなわち、第１半導体層１１が、例えばＥＬＯ（epitaxial lateral overgrowth）法によって得られた結晶層である場合、この高転移密度領域Ａは、第１半導体層１１において結晶成長を開始した部分に発生する。尚、この第１半導体層１１が、ＥＬＯ法によって形成されたものである場合、エピタキシャル成長の開始部分とその周囲とで第１半導体層１１に段差が生じ、開始部分において第１半導体層１１が厚膜化された凸部Ｃが形成され、この凸部Ｃの中央付近に高転移密度領域Ａが発生することになる。
またこの他にも、第１半導体層１１が同一面上における複数個所からエピタキシャル成長させたものである場合、エピタキシャル成長層同士の会合部も貫通転移としての高転移密度領域Ａとなる。
以上のような第１半導体層１１は、ｎ型不純物を含有し、その全域がｎ型高濃度領域として構成されていることとする。尚、III−Ｖ族窒化物半導体であれば、ｎ型不純物としてＳｉなどが用いられる。
＜第２半導体層１２＞
第２半導体層１２は、第１半導体層１１に連続する結晶構造を有して第１半導体層１１に積層された層であり、第１半導体層１１の上部に設けられている。この第２半導体層１２は、第１導電型の不純物を含有する層であり、縦型のショットキーダイオード（ダイオード１-1）においてアクティブに動作する領域である。このような第２半導体層１２は、
例えば第１半導体層１１と同じ化合物半導体で構成され、第１半導体層１１の成膜に連続するエピタキシャル成長によって形成されている。したがって、第１半導体層１１において、結晶の転位密度が低く結晶性の良好な領域上の第２半導体層１２部分は、結晶性が良好な領域として形成されている。一方、第１半導体層１１において、結晶の転位密度が高い高転移密度領域Ａ上の第２半導体層１２部分は、結晶の転位密度が高い領域として形成されている。
また第２半導体層１２は、第１半導体層１１との界面側の領域を含む全域が、第１半導体層１１と同様のｎ型不純物を、第１半導体層１１よりも低濃度で含有するｎ型低濃度領域として構成されていることとする。
＜開口Ｂ＞
開口Ｂは、第２半導体層１２に形成されており、高転移密度領域Ａに対応する部分を除去する状態で設けられている。このような開口Ｂは、第１半導体層１１における高転移密度領域Ａに重なる部分に設けられ、第２半導体層１２を貫通し、底部に第１半導体層１１を露出する状態で設けられていることとする。さらにこの開口Ｂは、第２半導体層１２よりも深く形成されていて良い。開口Ｂの深さｄは、第２半導体層１２の膜厚よりも大きく、高転移密度領域Ａを含む第１半導体層１１の一部が除去される大きさであっても良い。
ここで、開口Ｂを第２半導体層１２よりも深く形成する場合、その深さｄは、このダイオード１-1の駆動電圧、すなわちショットキー電極１７ｓとオーミック電極１９ｈとに印加する電圧によって設定される。この際、後述するように、逆バイアス印加時にショットキー電極１７ｓとオーミック電極１９ｈとに印加する電圧によって第２半導体層１２内に形成される空乏層が、さらに第１半導体層１１にまで広がって形成される場合、この空乏層よりも深く開口Ｂを形成する。尚、以上のような開口Ｂは、オーミック電極１９ｈに達することのない深さｄであることとする。
またこの開口Ｂは、高転移密度領域Ａを完全に覆う状態で設けられていることとする。このため、高転移密度領域Ａの幅がＷ１であれば、開口Ｂの幅Ｗ２はＷ２＞Ｗ１であり、平面視的に高転移密度領域Ａを完全に覆う状態で開口Ｂが形成されていることとする。尚、この開口Ｂの平面視的な大きさは、第１半導体層１１の凸部Ｃを覆う大きさであっても良く、凸部Ｃに内包される大きさであっても良い。
＜絶縁膜パターン１５＞
絶縁膜パターン１５は、開口Ｂの底部を含む内壁を覆う状態で設けられている。ここでは一例として、絶縁膜パターン１５は、開口Ｂを埋め込む状態で設けられ、第２半導体層１２の表面と絶縁膜パターン１５の表面とがほぼ同一高さとなるように設けられていることとする。尚、絶縁膜パターン１５は、開口Ｂの内壁を覆って設けられていれば良く、開口Ｂ内に空洞が形成されていても良い。ただし、開口Ｂの内壁を覆う絶縁膜パターン１５の膜厚は、このダイオード１-1の駆動に際して生じる電界によって、絶縁膜パターン１５に絶縁破壊が生じることのない程度であることとする。
このような絶縁膜パターン１５は、例えば酸化シリコンや窒化シリコンなどの絶縁性材料で構成され、また単層構造であることに限定されず、複数の絶縁性材料を積層した積層構造であっても良い。
＜ショットキー電極１７ｓ＞
ショットキー電極１７ｓは、絶縁膜パターン１５上を覆うと共に、第２半導体層１２に接して設けられている。このショットキー電極１７ｓは、第２半導体層１２に対してショットキー接合する材料で構成されている。一般的に、ショットキー電極１７ｓを構成する電極材料としては、ニッケル（Ｎｉ）、Ｐｄ(パラジウム)、Ｐｔ（プラチナ）などの金属を用い、これにＡｕなどを積層した膜などが用いられる。
＜オーミック電極１９ｈ＞
オーミック電極１９ｈは、高転移密度領域Ａを含んで第１半導体層１１に接する状態で設けられ、ショットキー電極１７ｓに対する対向電極として設けられている。このオーミック電極１９ｈは、第１半導体層１１の電位を取り出す電極として設けられており、一例として第１半導体層１１に対してオーミック接合する材料で構成されている。III−Ｖ族窒化物半導体で構成された第１半導体層１１に対してオーミック電極１９ｈを構成する電極材料としては、Ｔｉ／Ａｌなどの積層膜が用いられる。
このように、ｎ型低濃度領域として構成された第２半導体層１２にショットキー電極１７ｓを接合させ、ｎ型高濃度領域として構成された第１半導体層１１にオーミック電極１９ｈを接合させたことにより、縦型のショットキーダイオードが構成されている。尚、ここでは、ショットキー電極１７ｓに対する対向電極をオーミック電極１９ｈとしたが、このオーミック電極１９ｈは、第１半導体層１１の電位を取り出す電極として設けられていればよく、必ずしも第１半導体層１１に対してオーミック接合されている必要はない。これは、以降の実施形態に示されるオーミック電極について同様である。
＜ダイオード１-1の製造方法＞
図２および図３は、上述した構成を有するダイオード１-1の製造方法を示す断面工程図である。次にこれらの図に基づいて、第１実施形態のダイオードの製造方法の一例として、ＥＬＯ法による化合物半導体の結晶成長法を適用した製造方法を説明する。
［図２Ａ］
先ず、図２Ａに示すように、支持基板２１上にマスク層２３を形成する。この支持基板２１は、化合物半導体層をエピタキシャル成長させるための単結晶構造を有する基板である。このような支持基板２１は、例えば炭化シリコン（ＳｉＣ）、サファイア（α−Ａｌ２Ｏ３）、またはシリコン（Ｓｉ）で構成されている。マスク層２３は、支持基板２１の露出面から化合物半導体層をエピタキシャル成長させる際のマスクとなる層であり、例えば酸化シリコンで構成されている。このマスク層２３は、支持基板２１の一部を露出する開口部２３ａを有する。この開口部２３ａは、素子の形成部分にあわせてストライプ状または島状に形成されている。
このような開口部２３ａを備えたマスク層２３の形成は、酸化シリコン膜を成膜した後、フォトレジストをマスクにして酸化シリコン膜の一部を除去して開口部２３ａを形成することによって行われる。
［図２Ｂ］
次に図２Ｂに示すように、支持基板２１の露出表面からマスク層２３上へのエピタキシャル成長により、支持基板２１およびマスク層２３上に化合物半導体で構成された第１半導体層１１を形成する。ここでは、例えば予めｎ型不純物を高濃度で含有させた状態で、III−Ｖ族窒化物半導体(例えばＧａＮ)で構成された第１半導体層１１を形成する。この際、エピタキシャル成長が開始される支持基板２１の露出面上では、その中心付近において結晶の転位を比較的高密度で発生させながら第１半導体層１１が成長し、結晶の転位密度が高い高転移密度領域Ａが膜厚方向に発達する。この高転移密度領域Ａは、第１半導体層１１を膜厚方向に貫通する状態で発生する。
また、マスク層２３上への第１半導体層１１の成長は、支持基板２１の露出面上に成長した結晶部分から面方向への結晶成長であるため、高転移密度領域Ａの影響を受けることはく、転位密度を低く保ったエピタキシャル成長となる。このように成長させた第１半導体層１１は、マスク層２３の開口部２３ａに対応する部分が、その周囲の膜厚と比較して膜厚が大きい凸部Ｃとなる。この凸部Ｃの中央付近に高転移密度領域Ａが発生することになる。
続いて、第１半導体層１１よりもｎ型不純物の濃度を低くした第２半導体層１２を、第１半導体層１１の表面からエピタキシャル成長させる。ここでは、第１半導体層１１の結晶性を引き継いで第２半導体層１２をエピタキシャル成長させる。このため、第２半導体層１２には、結晶の転位密度が高い高転移密度領域Ａが膜厚方向に貫通して発生する。またこれ以外の部分は、転位密度の低い領域上の結晶成長、もしくは、横方向の結晶成長により形成されるため、結晶の転位密度が低く保たれる。
尚、図面においては、マスク層２３に設けた1箇所の開口部２３ａから第１半導体層１１および第２半導体層１２をエピタキシャル成長させた場合を図示した。しかしながら、マスク層２３に複数の開口部２３ａが形成されている場合であれば、マスク層２３の上方には、複数の開口部２３ａから島状に第１半導体層１１および第２半導体層１２がエピタキシャル成長する。そして、近接してエピタキシャル成長した第１半導体層１１もしくは第２半導体層１２同士が面方向に広がって一体化した場合、その会合部にも貫通転移としての高転移密度領域Ａが発生することになる。
［図２Ｃ］
以上の後、図２Ｃに示すように、第２半導体層１２に、高転移密度領域Ａを除去した開口Ｂを形成する。ここでは、第２半導体層１２を覆う状態で、支持基板２１の上部にレジストパターン(図示省略)を形成する。このレジストパターンには、平面視的に高転移密度領域Ａを完全に包含する開口を設ける。次いで、このレジストパターンをマスクにして第２半導体層１２をエッチングすることにより、第２半導体層１２に形成された高転移密度領域Ａを除去し、この除去部分に開口Ｂを形成する。この際、第１半導体層１１と第２半導体層１２とにおけるｎ型不純物の濃度差を利用し、第１半導体層１１をエッチングストッパとして第２半導体層１２をエッチングしても良い。エッチング終了後には、レジストパターンを除去する。
尚、このような開口Ｂの形成において、開口Ｂの深さｄを第２半導体層１２の膜厚よりも大きくする場合には、引き続きレジストパターンをマスクにして第１半導体層１１をエッチングする。この際、開口Ｂがマスク層２３に達することの無いように、つまり開口Ｂの底部に第１半導体層１１を残す範囲で高転移密度領域Ａを除去する。
［図２Ｄ］
次いで図２Ｄに示すように、開口Ｂの内壁を覆う形状の絶縁膜パターン１５を形成する。この際先ず、第２半導体層１２を覆う状態で、支持基板２１上に絶縁膜を成膜する。この絶縁膜は、例えば開口Ｂの内壁を十分に覆う膜厚で成膜する。ここでは開口Ｂを埋め込む膜厚で、絶縁膜を形成することとする。その後、開口Ｂ内に絶縁膜を残しつつ、開口Ｂ部以外の絶縁膜を除去、もしくは所定の膜厚まで薄くするために、絶縁膜を一部除去する。このような絶縁膜の除去は、絶縁膜を全面エッチバックするか、または化学的機械研磨（ＣＭＰ）によって行われる。これにより、開口Ｂ内に残った絶縁膜を、絶縁膜パターン１５として形成する。この絶縁膜パターン１５は、高転移密度領域Ａを覆うものともなる。
［図３Ａ］
以上の後には、図３Ａに示すように、絶縁膜パターン１５を覆うと共に、第２半導体層１２に接する状態でショットキー電極１７ｓを形成する。ここでは、絶縁膜パターン１５上を覆うと共に第２半導体層１２に接する状態で、必要に応じて一つの素子（ダイオード）に対応する形状にパターニングされたショットキー電極１７ｓを形成する。このようなショットキー電極１７ｓの形成は、支持基板２１の上方に、第２半導体層１２に対してショットキー接合する電極材料膜を成膜した後、必要に応じて電極材料膜をパターンエッチングすることによって行われる。またこの他にも、ショットキー電極１７ｓの形成には、リフトオフ法や印刷法を適用しても良い。
［図３Ｂ］
次いで図３Ｂに示すように、ショットキー電極１７ｓ側に貼合せ基板２５を貼り合わせる。しかる後、第１半導体層１１側から支持基板２１を剥離し、さらにマスク層２３を除去する。これにより、第１半導体層１１を露出させる。この状態においては、第１半導体層１１の高転移密度領域Ａも、露出した状態となる。また、マスク層２３の開口部２３ａに相当する第１半導体層１１部分は、マスク層２３の厚みに対応した凸部Ｃが形成される。この凸部Ｃの中央に、第１半導体層１１を貫通する高転移密度領域Ａが位置する。
［図３Ｃ］
その後、図３Ｃに示すように、第１半導体層１１の露出面上に、ショットキー電極１７ｓに対する対向電極として、オーミック電極１９ｈを形成する。このオーミック電極１９ｈは、ショットキー電極１７ｓとの間に、第１半導体層１１と第２半導体層１２と絶縁膜パターン１５とを挟持する状態で設けられ、高転移密度領域Ａを含んで第１半導体層１１に接する状態で形成される。またオーミック電極１９ｈは、第１半導体層１１の凸部Ｃを覆い、これを埋め込む状態で形成される。さらにオーミック電極１９ｈは、必要に応じて一つの素子（ダイオード）に対応する形状にパターニングされることとする。
このようなオーミック電極１９ｈの形成は、第１半導体層１１の上方に、電極材料膜を成膜した後、必要に応じてレジストパターンをマスクにしてこの電極材料膜をパターンエッチングすることによって行われる。またこの他にも、オーミック電極１９ｈの形成には、リフトオフ法や印刷法を適用しても良い。
以上により、図１を用いて説明した縦型のショットキーダイオードとしてのダイオード１-1が得られる。
＜第１実施形態の効果＞
以上説明した第１実施形態のダイオード１-1によれば、高転移密度領域Ａを除去した第２半導体層１２の開口Ｂ内に設けられた絶縁膜パターン１５の存在により、ショットキー電極１７ｓは、高転移密度領域Ａに接触することなく設けられたものとなる。このため、高転移密度領域Ａに影響されずに、高転移密度領域Ａも含めた広い範囲に、第１半導体層１１と第２半導体層１２との積層体を、ショットキー電極１７ｓ−オーミック電極１９ｈ間に挟持した縦型のショットキーダイオード（ダイオード１-1）を設けることができる。
また特に、このような縦型のショットキーダイオード（ダイオード１-1）において、絶縁膜パターン１５が設けられる開口Ｂは、第１半導体層１１を露出させる状態で第２半導体層１２に形成される。このため、高転移密度領域Ａは、オーミック電極１９ｈと絶縁膜パターン１５との間に挟持された状態で、第１半導体層１１部分のみに存在することになる。ここで、ｎ型高濃度領域である第１半導体層１１に対して、開口Ｂが設けられる第２半導体層１２はｎ型不純物濃度が低いｎ型低濃度領域である。このため、電流オフ動作時にショットキー電極１７ｓ−オーミック電極１９ｈ間に逆バイアスを印加した場合に、第１半導体層１１との界面付近にまで第２半導体層１２内に空乏層が形成されても、この空乏層が高転移密度領域Ａに達することはない。したがって、高転移密度領域Ａが存在しないことによって耐圧が確保された空乏層によって、電流オフ動作時のリーク電流の発生を確実に防止することが可能である。
≪２．第２実施形態≫
（開口内から張り出した絶縁膜パターンを有する例）
図４は、第２実施形態のダイオードの断面図である。以下この図に基づいて第２実施形態のダイオード１-2の構成を説明する。
図４に示す第２実施形態のダイオード１-2が、図１を用いて説明した第１実施形態のダイオードと異なるところは、絶縁膜パターン１５-2の形状である。他の構成は第１実施形態と同様であるため、重複する構成の説明は省略する。
＜絶縁膜パターン１５-2＞
絶縁膜パターン１５-2は、開口Ｂの内壁から第２半導体層１２の上部に張り出してパターニングされている。このような絶縁膜パターン１５-2は、開口Ｂの外周側の全周にわたって、第２半導体層１２の上部に張り出して設けられた庇部ａを備えている。この庇部ａにおける開口Ｂからの張り出し幅Ｗ３は、ショットキー電極１７ｓと第２半導体層１２とのショットキー接合面を十分な大きさ確保できる程度に抑えられていることとする。また庇部ａの膜厚ｔは、ショットキー電極１７ｓへの電圧印加により第２半導体層１２における庇部ａの直下の電界を制御できる程度であることとする。
尚、絶縁膜パターン１５-2は、このダイオード１-2の駆動に際して絶縁破壊が防止できる膜厚の範囲において開口Ｂの内壁を覆って設けられていれば良く、開口Ｂ内を完全に埋め込んで形成されても良いし、開口Ｂ内に空洞が形成されていても良い。さらに、絶縁膜パターン１５-2は、例えば酸化シリコンや窒化シリコンなどの絶縁性材料で構成され、また単層構造であることに限定されることはなく、複数の絶縁性材料を積層した積層構造であっても良い。以上は第１実施形態と同様である。
＜ダイオード１-2の製造方法＞
このような絶縁膜パターン１５-2を有するダイオード１-2の製造方法は、上述した第１実施形態の製造方法における絶縁膜パターンの形成工程において、庇部ａを有する絶縁膜パターン１５-2をパターン形成すれば良い。この際、開口Ｂを有する第２半導体層１２上に絶縁膜を形成した後、レジストパターンをマスクにして絶縁膜をパターンエッチングすることにより、開口Ｂの外周側に全周にわたって第２半導体層１２の上部に張り出す形状で庇部ａを備えた絶縁膜パターン１５-2を形成する。
＜第２実施形態の効果＞
以上説明した第２実施形態のダイオード１-2によれば、第１実施形態のダイオードの効果の他に、さらに絶縁膜パターン１５-2が庇部ａを備えたことによる効果を得ることができる。すなわち、庇部ａを設けた部分においては、第２半導体層１２上に、庇部ａを介してショットキー電極１７ｓを設けたフィールドプレート構造が形成されることになる。これにより、ショットキー電極１７ｓに逆バイアスを印加した際には、庇部ａ直下の第２半導体層１２の界面領域の近傍が空乏化する。このため、高転移密度領域Ａから絶縁膜パターン１５-2の界面を通るショットキー電極１７ｓ−オーミック電極１９ｈ間のリークパスを、庇部ａ直下で分断することができる。したがって、第１実施形態よりも、さらに電流オフ動作時のリーク電流の発生を防止する効果が高くなる。
≪３．第３実施形態≫
（電極間を近接させた例）
図５は、第３実施形態のダイオードの断面図である。以下この図に基づいて第３実施形態のダイオード１-3の構成を説明する。
図５に示す第３実施形態のダイオード１-3が、図１を用いて説明した第１実施形態のダイオードと異なるところは、第１半導体層１１-3が凹部１１ａを有するところにある。他の構成は第１実施形態と同様であるため、重複する構成の説明は省略する。
＜第１半導体層１１-3＞
第１半導体層１１-3は、オーミック電極１９ｈ側の表面層に形成された凹部１１ａを有する。この凹部１１ａは、第１半導体層１１-3における高転移密度領域Ａの脇に設けられている。この凹部１１ａは、第１半導体層１１-3を部分的に薄膜化し、これによってショットキー電極１７ｓとオーミック電極１９ｈとの間隔を部分的に近接させるために形成されている。
このため凹部１１ａは、高転移密度領域Ａの脇に設けられる。また、第１半導体層１１に、第１実施形態で説明した凸部Ｃが形成されている場合であれば、凹部１１ａは凸部Ｃの脇に設けられる。さらに凹部１１ａは、開口Ｂに達することの無い深さおよび位置に設けられていることとする。このため凹部１１ａは、開口Ｂの脇に開口Ｂに重なることなく設けられていることが好ましい。
以上のような凹部１１ａは、第１半導体層１１-3において、高転位密度領域Ａには達しない範囲で、できるだけ広い範囲に設けられていることが好ましい。したがって、図示した例では、第１半導体層１１-3の周縁に凹部１１ａを形成しない厚膜部分を残しているが、第１半導体層１１-3の周縁も薄膜化して凹部１１ａとしても良い。
尚、このような凹部１１ａを有する第１半導体層１１-3に接して設けられたオーミック電極１９ｈは、高転移密度領域Ａを含む第１半導体層１１-3の上部から凹部１１ａ内にかけて設けられ、広く第１半導体層１１-3に接して設けられていることとする。
＜ダイオード１-3の製造方法＞
図６は、上述した構成を有するダイオード１-3の製造方法の特徴部を示す断面工程図である。次にこれらの図に基づいて、本第３実施形態の製造方法の特徴部の製造工程を説明する。
先ず本第３実施形態の特徴部の製造工程に先立ち、第１実施形態において図２Ａを用いて説明したと同様の手順を行うことにより、単結晶構造を有する支持基板２１上にマスク層２３を形成する。ただしこのマスク層２３には、素子の形成部分に合わせた位置に開口部２３ａを形成すると同時に、素子の形成に影響のない位置に、ここでの図示を省略した位置合わせ用の開口パターンを形成する。
その後は、第１実施形態において図２Ｂ〜図２Ｄ、および図３Ａ〜図３Ｂを用いて説明したと同様の手順を行う。
［図６Ａ］
これにより図６Ａに示すように、第１半導体層１１、第２半導体層１２、絶縁膜パターン１５、およびショットキー電極１７ｓを形成し、ショットキー電極１７ｓ側に貼合せ基板２５を張り合わせた状態とする。そして、第１半導体層１１側からは、ここでの図示を省略した支持基板およびマスク層が除去され、第１半導体層１１が露出された状態とする。この状態においては、先の第１実施形態で説明したと同様に、第１半導体層１１の露出面側には、上述したマスク層の開口部に対応した凸部Ｃが形成される。またこれと共に、特に本第３実施形態の手順では、上述したマスク層の位置合わせ用の開口パターンに対応した位置に、凸状の位置合わせパターン（図示省略）も形成された状態となる。
［図６Ｂ］
このような状態において、その後図６Ｂに示すように、第１半導体層１１の露出表面側に、凹部１１ａを形成する。この際先ず、凸部Ｃと同様の工程で形成された凸状の位置合わせパターン（図示省略）を、位置合わせマークとして用いたリソグラフィーを行う。これにより、高転移密度領域Ａおよび凸部Ｃの脇となる位置、さらに好ましくは開口Ｂに重なることのない位置に開口を有するレジストパターンを、第１半導体層１１の露出面の上部に形成する。次に、このレジストパターンをマスクに用いて第１半導体層１１をエッチングすることにより、この第１半導体層１１に凹部１１ａを形成する。この際、凹部１１ａの底部において、第１半導体層１１が深さ方向に完全に除去されることのないように、エッチング時間を制御する。
以上により、第１半導体層１１において、ショットキー電極１７ｓとは逆側の面に凹部１１ａが設けられた第１半導体層１１-3を形成する。尚、エッチング終了後にはレジストパターンを除去する。
［図６Ｃ］
次いで図６Ｃに示すように、第１半導体層１１-3における凹部１１ａの形成面上に、オーミック電極１９ｈを形成する。このオーミック電極１９ｈは、ショットキー電極１７ｓとの間に、第１半導体層１１-3と第２半導体層１２と絶縁膜パターン１５とを挟持すると共に、高転移密度領域Ａを含んで第１半導体層１１に接する状態で形成される。またオーミック電極１９ｈは、第１半導体層１１の凸部Ｃを覆い、この凸部Ｃおよび凹部１１ａを埋め込む状態で形成される。さらにオーミック電極１９ｈは、必要に応じて一つの素子（ダイオード）に対応する形状にパターニングされる。
このようなオーミック電極１９ｈの形成は、第１半導体層１１-3の上方に、電極材料膜を成膜した後、必要に応じてレジストパターンをマスクにしてこの電極材料膜をパターンエッチングすることによって行われる。またこの他にも、オーミック電極１９ｈの形成には、リフトオフ法や印刷法を適用しても良い。オーミック電極１９ｈをパターン形成する場合には、凹部１１ａの形成と同様に、第１半導体層１１-3に形成された凸状の位置合わせパターン（図示省略）をアライメントマークに用いる。
以上により、図５を用いて説明した縦型のショットキーダイオードとしてのダイオード１-3が得られる。
＜第３実施形態の効果＞
以上説明した第３実施形態のダイオード１-3によれば、第１実施形態のダイオードの効果の他に、さらに第１半導体層１１-3に凹部１１ａを備えたことによる効果を得ることができる。すなわち、第１半導体層１１-3は、これを貫通する高転移密度領域Ａの脇に凹部１１ａを設けた構成である。このため、第１半導体層１１-3の結晶状態が良好な部分において、オーミック電極１９ｈをショットキー電極１７ｓに対して近づけて配置することができる。これにより、オーミック電極１９ｈとショットキー電極１７ｓとの間においては、電極間の距離が近く第１半導体層１１-3において結晶状態が良好な部分に集中して電流が流れるようになり、高転移密度領域Ａの影響をより小さく抑えた駆動が可能になる。
そして第３実施形態の製造方法によれば、第１半導体層１１-3の露出面側に凹部１１ａを形成する際に、第１半導体層１１-3の露出面側に形成された凸状の位置合わせパターンをアライメントマークに用いることができる。同様に、第１半導体層１１-3の露出面に接するオーミック電極１９ｈをパターン形成する際にも、第１半導体層１１-3の露出面側に形成された凸状の位置合わせパターンをアライメントマークに用いることができる。このため、裏面アライナーのような特殊な装置を用いた特別なリソグラフィー工程を行うことなく、通常のリソグラフィー工程のみでダイオード１-3を製造することが可能である。
尚、本第３実施形態の構成は、上述した第２実施形態の構成と組み合わせることができ、絶縁膜パターンを第２半導体層１２の上部に張り出した形状としても良い。これにより、第２実施形態の効果を奏することが可能になる。
≪４．第４実施形態≫
図７は、第４実施形態のダイオードの断面図である。以下この図に基づいて第４実施形態のダイオード１-4の構成を説明する。
図７に示す第４実施形態のダイオード１-4が、図１を用いて説明した第１実施形態のダイオードと異なるところは、絶縁膜パターン１５-4の形状、およびショットキー電極１７ｓに接続された埋込電極１７-4を有するところにある。他の構成は第１実施形態と同様であるため、重複する構成の説明は省略する。
＜絶縁膜パターン１５-4＞
絶縁膜パターン１５-4は、開口Ｂの内壁に沿ってその内壁を覆うと共に、開口Ｂ内を完全に埋め込むことのない膜厚で設けられている。ただし、絶縁膜パターン１５-4は、このダイオード１-4の駆動に際して絶縁破壊が防止できる膜厚の範囲の膜厚であることは、第１実施形態と同様である。また、絶縁膜パターン１５-4は、例えば酸化シリコンや窒化シリコンなどの絶縁性材料で構成され、また単層構造であることに限定されることはなく、複数の絶縁性材料を積層した積層構造であっても良いことも第１実施形態と同様である。
さらに、絶縁膜パターン１５-4の膜厚は、ショットキー電極１７ｓもしくは、埋込電極１７-4への電圧印加により、第１半導体層１１および第２半導体層１２に埋込電極１７-4によるフィールドプレートの効果が得られるとともに、絶縁膜パターン１５-4が絶縁破壊を起こさない程度であることとする。
＜埋込電極１７-4＞
埋込電極１７-4は、絶縁膜パターン１５-4を介して開口Ｂの内部に埋め込まれており、絶縁膜パターン１５-4上を覆うショットキー電極１７ｓに接続した状態で設けられている。このような埋込電極１７-4は、導電性材料を用いて構成されていれば良く、用いられる導電性材料としては例えばニッケル（Ｎｉ）、金（Ａｕ）、またはポリシリコンなどが例示される。また埋込電極１７-4は、ショットキー電極１７ｓの一部として、これに連続して形成されても良い。
＜ダイオード１-4の製造方法＞
このようなダイオード１-4の製造方法は、上述した第１実施形態の製造方法における絶縁膜パターンの形成工程において、開口Ｂを埋め込むことのない膜厚の絶縁膜を開口Ｂの内壁に沿って成膜した後、開口Ｂを埋め込む状態で埋込電極材料を成膜すれば良い。その後は、開口Ｂ内に絶縁膜および埋込電極材料が残るように、第２半導体層１２の上部の絶縁膜および埋込電極材料を除去する。これにより、開口Ｂ内に残った絶縁膜を絶縁膜パターン１５-4とし、さらにこの絶縁膜パターン１５-4を介して開口Ｂ内に残った埋込電極材料を埋込電極１７-4として形成する。
＜第４実施形態の効果＞
以上説明した第４実施形態のダイオード１-4によれば、第１実施形態のダイオードの効果の他に、さらに開口Ｂ内にショットキー電極１７ｓに接続された埋込電極１７-4を設けたことによる効果を得ることができる。すなわち、開口Ｂ内に埋込電極１７-4を設けたことにより、電流オフ動作時にショットキー電極１７ｓに逆バイアスを印加した際には、第１半導体層１１との界面付近にまで第２半導体層１２内に空乏層が形成される。またこれと共に、電流オフ動作時には、絶縁膜パターン１５-4に接する第１半導体層１１および第２半導体層１２の界面に沿った位置にも空乏層が形成される。
ここで、一般的なシリコン半導体と比較して、化合物半導体は、良好な半導体―絶縁体界面を形成することが難しい。このため、開口Ｂの内壁を覆って設けられた絶縁膜パターン１５-4に接する第１半導体層１１および第２半導体層１２の界面には、リークパスが生じる場合もある。しかしながら本第４実施形態の構成によれば、逆バイアス印加時（電流オフ動作時）には、高転移密度領域Ａから絶縁膜パターン１５-4の界面を通るショットキー電極１７ｓ−オーミック電極１９ｈ間のリークパスのほとんどの部分を、第１半導体層１１および第２半導体層１２の界面に沿った空乏層によって分断することができる。したがって、第１実施形態よりも、さらに確実にリーク電流の発生を防止することが可能である。
尚、本第４実施形態の構成は、上述した第２実施形態および第３実施形態のそれぞれの構成と組み合わせることが可能である。例えば、図４を用いて説明した第２実施形態と組み合わせ、絶縁膜パターン１５-4を第２半導体層１２の上部に張り出した形状としても良い。さらに、図５を用いて説明した第３実施形態と組み合わせ、第１半導体層１１のオーミック電極１９ｈ側に凹部を設けても良い。さらに、第２実施形態と第３実施形態の両方の構成を備えても良い。このように本第４実施形態の構成を、第２実施形態および第３実施形態のそれぞれの構成と組み合わせることにより、各実施形態の効果を奏することが可能になる。
≪５．第５実施形態≫
（開口内に絶縁膜パターンを設けたｐｎ接合ダイオードの例）
図８は、第５実施形態のダイオードの断面図である。以下この図に基づいて第５実施形態のダイオード１-5の構成を説明する。
図８に示す第５実施形態のダイオード１-5が、図１を用いて説明した第１実施形態のダイオードと異なるところは、第２半導体層１２-5が異なる２つの導電型の半導体層を積層して構成されているところにある。また、この第２半導体層１２-5に対して、第２半導体層１２-5の電位を取り出す電極としてオーミック電極１７ｈが接続されているとろにある。他の構成は第１実施形態と同様であるため、重複する構成の説明は省略する。
＜第２半導体層１２-5＞
第２半導体層１２-5は、第１半導体層１１側の低濃度半導体層１２ａと、オーミック電極１７ｈ側に設けられた第２導電型の逆導電型半導体層１２ｂとの積層構造である。これらの低濃度半導体層１２ａと逆導電型半導体層１２ｂとは、第１半導体層１１から連続する結晶構造を有する化合物半導体で構成されている。
このうち低濃度半導体層１２ａは、第１半導体層１１と同一の第１導電型であり、ここではｎ型である。この低濃度半導体層１２ａは、第１半導体層１１よりもｎ型不純物濃度が低い。一方、逆導電型半導体層１２ｂは、第１半導体層１１と逆導電型であり、ここではｐ型である。この逆導電型半導体層１２ｂがIII−Ｖ族窒化物半導体であれば、ｐ型不純物としてマグネシウム（Ｍｇ）などが用いられる。
＜オーミック電極１７ｈ＞
オーミック電極１７ｈは、絶縁膜パターン１５上を覆うと共に、第２半導体層１２-5の逆導電型半導体層１２ｂに接して設けられている。このオーミック電極１７ｈは、第２半導体層１２-5のうち、逆導電型半導体層１２ｂの電位を取り出す電極として設けられており、一例として逆導電型半導体層１２ｂに対してオーミック接合する材料で構成されている。
以上のように、ｐ型の逆導電型半導体層１２ｂにオーミック電極１７ｈを接合させ、ｎ型高濃度領域として構成された第１半導体層１１にオーミック電極１９ｈを接合させたことにより、縦型のｐｎ接合ダイオードが構成されている。尚、ここでは、逆導電型半導体層１２ｂに接して設けられた電極をオーミック電極１７ｈとしたが、このオーミック電極１７ｈは、逆導電型半導体層１２ｂの電位を取り出す電極として設けられていればよく、必ずしも逆導電型半導体層１２ｂに対してオーミック接合されている必要はない。
＜ダイオード１-5の製造方法＞
以上のようなダイオード１-5の製造方法は、上述した第１実施形態の製造方法における第２半導体層の形成工程において、低濃度半導体層１２ａと逆導電型半導体層１２ｂとをこの順に形成すれば良い。この場合、先ず、ｎ型の第１半導体層１１の上部に、第１半導体層１１の結晶性を引き継いでｎ型の低濃度半導体層１２ａをエピタキシャル成長させ、さらに続けてｐ型の逆導電型半導体層１２ｂをエピタキシャル成長させる。
＜第５実施形態の効果＞
以上説明した第５実施形態のダイオード１-5であっても、高転移密度領域Ａを除去した第２半導体層１２-5の開口Ｂ内に設けられた絶縁膜パターン１５の存在により、オーミック電極１７ｈは、高転移密度領域Ａに接触することなく設けられたものとなる。このため、高転移密度領域Ａも含めた広い範囲に、化合物半導体で構成された第１半導体層１１と第２半導体層１２との積層体を、オーミック電極１７ｈとオーミック電極１９ｈとの間に挟持した縦型のｐｎ接合ダイオード（ダイオード１-5）を設けることができる。
また特に、このような縦型のｐｎ接合ダイオード（ダイオード１-5）において、絶縁膜パターン１５が設けられる開口Ｂは、第１半導体層１１を露出させる状態で第２半導体層１２-5に形成される。このため、高転移密度領域Ａは、オーミック電極１９ｈと絶縁膜パターン１５との間に挟持された状態で、第１半導体層１１部分のみに存在することになる。ここで、ｎ型高濃度領域である第１半導体層１１に対して、開口Ｂが設けられる第２半導体層１２-5の第１半導体層１１側の界面領域は、ｎ型不純物濃度が低い低濃度半導体層１２ａである。このため、電流オフ動作時にオーミック電極１７ｈとオーミック電極１９ｈとの間に逆バイアスを印加した場合に、第１半導体層１１との界面付近にまで第２半導体層１２-5内に空乏層が形成されても、この空乏層が高転移密度領域Ａに達することはない。したがって、他の実施形態と同様に、高転移密度領域Ａが存在しないことによって耐圧が確保された空乏層によって、電流オフ動作時のリーク電流の発生を確実に防止することが可能である。
尚、本第５実施形態の構成は、上述した第２実施形態〜第４実施形態のそれぞれの構成と組み合わせることが可能である。例えば、図４を用いて説明した第２実施形態と組み合わせ、絶縁膜パターン１５を第２半導体層１２-5の上部に張り出した形状としても良い。さらに、図５を用いて説明した第３実施形態と組み合わせ、第１半導体層１１のオーミック電極１９ｈ側に凹部を設けても良い。さらに図７を用いて説明した第４実施形態と組み合わせ、オーミック電極１７ｈに接続された埋込電極を、絶縁膜パターンを介して開口Ｂの内部に埋め込んだ構成としても良い。
以上のように本第５実施形態の構成を、第２実施形態〜第４実施形態のそれぞれの構成と組み合わせることにより、各実施形態の効果を奏することが可能になる。
≪６．第６実施形態≫
（開口内に絶縁膜パターンを設けたショットキーダイオードの他の例）
図９は、第６実施形態のダイオードの断面図である。以下この図に基づいて第６実施形態のダイオード１-6の構成を説明する。
図９に示す第６実施形態のダイオード１-6が、図１を用いて説明した第１実施形態のダイオードと異なるところは、ショットキー電極１７ｓとオーミック電極１９ｈとの間に、１層の半導体層１０を挟持させたところにある。以下において、第１実施形態と同様の構成要素には同一の符号を付し、重複する構成の説明は省略する。
すなわち第６実施形態のダイオード１-6は、化合物半導体を用いた縦型のショットキーダイオードである。このダイオード１-6は、半導体層１０と、この半導体層１０を挟持して配置されたショットキー電極１７ｓと、これに対応する対向電極としてのオーミック電極１９ｈとを備え、膜厚方向に電流が流れる縦型の素子構造である。半導体層１０には開口Ｂが設けられ、開口Ｂの内壁を覆う状態で絶縁膜パターン１５が設けられている。
以下、第６実施形態のダイオード１-6の構成の詳細を、半導体層１０、開口Ｂ、絶縁膜パターン１５、ショットキー電極１７ｓ、およびオーミック電極１９ｈの順に説明し、その後、ダイオード１-6の製造方法を説明する。
＜半導体層１０＞
半導体層１０は、他の実施形態における第１半導体層と同様のものであり、例えばＥＬＯ（epitaxial lateral overgrowth）法によってエピタキシャル成長によって形成された結晶構造の化合物半導体（例えばIII−Ｖ族窒化物半導体）で構成されている。このため、この半導体層１０は、エピタキシャル成長の開始部分に対応する凸部Ｃを有し、凸部Ｃの中央付近に層を貫通する高転移密度領域Ａが発生したものである。
＜開口Ｂ＞
開口Ｂは、半導体層１０に形成されており、高転移密度領域Ａに対応する部分を除去する状態で設けられている。このような開口Ｂは、半導体層１０における高転移密度領域Ａに重なる部分に設けられている。
またこの開口Ｂは、高転移密度領域Ａを完全に覆う状態で設けられていることとする。このため、高転移密度領域Ａの幅がＷ１であれば、開口Ｂの幅Ｗ２はＷ２＞Ｗ１であり、平面視的に高転移密度領域Ａを完全に覆う状態で開口Ｂが形成されていることとする。尚、この開口Ｂの平面視的な大きさは、半導体層１０の凸部Ｃを覆う大きさであっても良く、凸部Ｃに内包される大きさであっても良い。また開口Ｂは、半導体層１０を貫通することなく設けられていることとする。
＜絶縁膜パターン１５＞
絶縁膜パターン１５は、他の実施形態と同様のものであり、開口Ｂの底部を含む内壁を覆う状態で設けられている。
＜ショットキー電極１７ｓ＞
ショットキー電極１７ｓは、他の実施形態と同様のものであり、絶縁膜パターン１５上を覆うと共に、半導体層１０に接して設けられている。ただしこのショットキー電極１７ｓは、半導体層１０に対して開口Ｂよりも浅い空乏層１０ａを形成する電圧を印加する。
＜オーミック電極１９ｈ＞
オーミック電極１９ｈは、他の実施形態と同様のものである。ただしこのオーミック電極１９ｈは、ショットキー電極１７ｓと共に、半導体層１０に対して開口Ｂよりも浅い空乏層１０ａを形成する電圧を印加する。
以上のように、ダイオード１-6は、ｎ型領域として構成された半導体層１０を、ショットキー電極１７ｓとオーミック電極１９ｈとで挟持した縦型のショットキーダイオードとして構成されている。
＜ダイオード１-6の製造方法＞
以上のようなダイオード１-6の製造方法は、上述した第１実施形態の製造方法における第１半導体層と第２半導体層とのエピタキシャル成長による形成工程において、第２半導体層の形成工程を省略すれば良い。そして、第１半導体層を半導体層１０としてエピタキシャル成長させれば良く、他の工程は第１実施形態と同様である。ただし、開口Ｂを形成する場合には、ダイオード１-6の駆動によって半導体層１０に形成される空乏層１０ａの深さｘを考慮し、この深さｘよりも大きい深さｄで開口Ｂを形成する。
＜第６実施形態の効果＞
以上説明した第６実施形態のダイオード１-6によれば、高転移密度領域Ａを除去して形成された半導体層１０の開口Ｂ内の絶縁膜パターン１５の存在により、ショットキー電極１７ｓは、高転移密度領域Ａに接触することなく設けられたものとなる。このため、高転移密度領域Ａも含めた広い範囲に、化合物半導体で構成された半導体層１０を、ショットキー電極１７ｓとオーミック電極１９ｈとの間に挟持した縦型のショットキーダイオード（ダイオード１-6）を設けることができる。
また特に、このような縦型のショットキーダイオード（ダイオード１-6）において、絶縁膜パターン１５が設けられる開口Ｂは、ショットキー電極１７ｓとオーミック電極１９ｈとに印加される電圧によって半導体層１０内に生じる空乏層１０ａを越える深さｄである。このため、電流オフ動作時に、空乏層１０ａが高転移密度領域Ａに達することはない。したがって、他の実施形態と同様に、高転移密度領域Ａが存在しないことによって耐圧が確保された空乏層によって、電流オフ動作時のリーク電流の発生を確実に防止することが可能である。
尚、本第６実施形態の構成は、上述した第２実施形態〜第４実施形態のそれぞれの構成と組み合わせることが可能である。例えば、図４を用いて説明した第２実施形態と組み合わせ、絶縁膜パターン１５を半導体層１０の上部に張り出した形状としても良い。さらに、図５を用いて説明した第３実施形態と組み合わせ、半導体層１０のオーミック電極１９ｈ側に凹部を設けても良い。この場合、凹部の深さは半導体層１０に形成される空乏層１０ａに達することのない深さとする。さらに図７を用いて説明した第４実施形態と組み合わせ、ショットキー電極１７ｓに接続された埋込電極を、絶縁膜パターン１５を介して開口Ｂの内部に埋め込んだ構成としても良い。
以上のように本第６実施形態の構成を第２実施形態〜第４実施形態のそれぞれの構成と組み合わせることにより、各実施形態の効果を奏することが可能になる。
尚、本技術は以下のような構成も取ることができる。
（１）
第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層と、
前記第１半導体層を膜厚方向に貫通する高転移密度領域と、
前記第１半導体層に連続する結晶構造を有して当該第１半導体層に積層されると共に、当該第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低く、かつ当該第１半導体層を露出させる状態で前記高転移密度領域に対応する部分が除去された開口を有する第２半導体層と、
前記開口の底部を含む内壁を覆う状態で設けられた絶縁膜パターンと、
前記絶縁膜パターン上を覆うと共に前記第２半導体層に接して設けられた電極と、
前記電極との間に前記第１半導体層と前記第２半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該第１半導体層に接して設けられた対向電極とを備えた
ダイオード。
（２）
前記第２半導体層に設けられた開口は、当該第２半導体層の膜厚よりも深く形成されている
（１）記載のダイオード。
（３）
前記絶縁膜パターンは、前記開口の内壁から前記第２半導体層の上部に張り出して設けられた
（１）または（２）記載のダイオード。
（４）
前記第１半導体層は、前記対向電極側における前記高転移密度領域の脇に凹部を有し、
前記対向電極は、前記第１半導体層の上部から前記凹部内にかけて設けられている
（１）〜（３）の何れかに記載のダイオード。
（５）
前記開口内には、前記電極に接続されると共に、前記絶縁膜パターンを介して当該開口の内部に埋め込まれた埋込電極が設けられている
（１）〜（４）の何れかに記載のダイオード。
（６）
前記開口は、前記高転移密度領域を完全に覆う幅で形成されている
（１）〜（５）の何れかに記載のダイオード。
（７）
前記第２半導体層は、その全領域が前記第１半導体層よりも第１導電型の不純物の濃度が低い低濃度領域として構成されている
（１）〜（６）の何れかに記載のダイオード。
（８）
前記電極は、前記第２半導体層に対するショットキー電極として設けられ、
前記対向電極は、前記第１半導体層の電位を取り出す電極として設けられている
（１）〜（７）の何れかに記載のダイオード。
（９）
前記第２半導体層は、前記第１半導体層側に設けられた第1導電型の低濃度半導体層と、前記電極側に設けられた第２導電型の逆導電型半導体層との積層構造である
（１）〜（６）の何れかに記載のダイオード。
（１０）
前記電極は、前記第２半導体層における前記逆導電型半導体層の電位を取り出す電極として設けられ、
前記対向電極は、前記第１半導体層の電位を取り出す電極として設けられている
（９）記載のダイオード。
（１１）
前記第１半導体層および第２半導体層は、III−Ｖ族窒化物半導体で構成された
（１）〜（１０）の何れかに記載のダイオード。
（１２）
前記第１半導体層および第２半導体層は、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎｘＧａ1-xＮ：０＜ｘ≦１）、または窒化アルミニウムガリウム（ＡｌｘＧａ1-xＮ：０＜ｘ≦１）の何れかで構成された
（１）〜（１０）の何れかに記載のダイオード。
（１３）
結晶構造の化合物半導体で構成されると共に膜厚方向に層を貫通する高転移密度領域を有し、一主面側に当該高転移密度領域が除去された開口を有する半導体層と、
前記開口の底部を含む内壁を覆う状態で設けられた絶縁膜パターンと、
前記絶縁膜パターン上を覆うと共に前記半導体層に接して設けられた電極と、
前記電極との間に前記半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該半導体層に接して設けられ、前記電極と共に当該半導体層に前記開口よりも浅い空乏層を形成する電圧を印加する対向電極とを備えた
ダイオード。
（１４）
支持基板上に開口部を有するマスク層を形成する工程と、
前記開口部における前記支持基板の露出表面から前記マスク層上へのエピタキシャル成長により、当該開口部に対応して膜厚方向に貫通する高転移密度領域を有すると共に、第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層を形成する工程と、
前記第１半導体層から連続するエピタキシャル成長により、当該第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低い第２半導体層を形成する工程と、
前記第２半導体層に、前記第１半導体層を露出させる状態で前記高転移密度領域に対応する部分を除去した開口を形成する工程と、
前記開口の底部を含む内壁を覆う状態で絶縁膜パターンを形成する工程と、
前記絶縁膜パターンを覆うと共に前記第２半導体層に接する電極を形成する工程と、
前記第１半導体層から前記支持基板と前記マスク層とを除去する工程と、
前記電極との間に前記第１半導体層と前記第２半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該第１半導体層に接する対向電極を形成する工程とを含む
ダイオードの製造方法。
（１５）
前記開口を形成する工程では、前記第２半導体層よりも深く当該開口を形成する
（１４）記載のダイオードの製造方法。
（１６）
前記絶縁膜パターンを形成する工程では、前記開口の内壁から前記第２半導体層の上部に張り出す形状で当該絶縁膜パターンを形成する
（１４）または（１５）記載のダイオードの製造方法。
（１７）
前記第１半導体層から前記支持基板と前記マスク層とを除去した後、当該第１半導体層における前記高転移密度領域の脇に凹部を形成する工程を行い、
前記対向電極を形成する工程では、前記第１半導体層の上部から前記凹部内にかけて当該対向電極を形成する
（１４）〜（１６）の何れかに記載のダイオードの製造方法。
（１８）
前記マスク層を形成する工程では、当該マスク層に前記開口部と共に位置合わせ用の開口パターンを形成し、
前記第１半導体層を形成する工程では、前記開口部および前記開口パターンにおける前記支持基板の露出表面から前記マスク層上へのエピタキシャル成長を行い、
前記凹部を形成する工程では、前記開口パターンの形成位置に形成された前記第１半導体層の凸部を位置合わせマークとして用いる
（１７）記載のダイオードの製造方法。
１-1，１-2,１-3，１-4，１-5，１-6…ダイオード
１０…は１１，１１-3…第１半導体層
１１ａ…凹部
１２，１２-5…第２半導体層
１２ａ…低濃度領域
１２ｂ…逆導電型領域
１５，１５-2，15-4…絶縁膜パターン
１７…電極
１７ｓ…ショットキー電極
１７ｈ…オーミック電極
１７-4…埋込電極
１９ｈ…オーミック電極（対向電極）
２１…支持基板
２３ａ…開口部
２３…マスク層
Ａ…高転移密度領域
Ｂ…開口
ｄ…深さ
Ｗ１…幅（高転移密度領域）
Ｗ２…幅（開口）

Claims (18)

  1. 第１導電型の不純物を含有する化合物半導体で構成された第１半導体層と、
    前記第１半導体層を膜厚方向に貫通する高転移密度領域と、
    前記第１半導体層に連続する結晶構造を有して当該第１半導体層に積層されると共に、当該第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低く、かつ当該第１半導体層を露出させる状態で前記高転移密度領域に対応する部分が除去された開口を有する第２半導体層と、
    前記開口の底部を含む内壁を覆う状態で設けられた絶縁膜パターンと、
    前記絶縁膜パターン上を覆うと共に前記第２半導体層に接して設けられた電極と、
    前記電極との間に前記第１半導体層と前記第２半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該第１半導体層に接して設けられた対向電極とを備えた
    ダイオード。
  2. 前記第２半導体層に設けられた開口は、当該第２半導体層の膜厚よりも深く形成されている
    請求項１記載のダイオード。
  3. 前記絶縁膜パターンは、前記開口の内壁から前記第２半導体層の上部に張り出して設けられた
    請求項１記載のダイオード。
  4. 前記第１半導体層は、前記対向電極側における前記高転移密度領域の脇に凹部を有し、
    前記対向電極は、前記第１半導体層の上部から前記凹部内にかけて設けられている
    請求項１記載のダイオード。
  5. 前記開口内には、前記電極に接続されると共に、前記絶縁膜パターンを介して当該開口の内部に埋め込まれた埋込電極が設けられている
    請求項１記載のダイオード。
  6. 前記開口は、前記高転移密度領域を完全に覆う幅で形成されている
    請求項１記載のダイオード。
  7. 前記第２半導体層は、その全領域が前記第１半導体層よりも第１導電型の不純物の濃度が低い低濃度領域として構成されている
    請求項１記載のダイオード。
  8. 前記電極は、前記第２半導体層に対するショットキー電極として設けられ、
    前記対向電極は、前記第１半導体層の電位を取り出す電極として設けられている
    請求項１記載のダイオード。
  9. 前記第２半導体層は、前記第１半導体層側に設けられた第1導電型の低濃度半導体層と、前記電極側に設けられた第２導電型の逆導電型半導体層との積層構造である
    請求項１記載のダイオード。
  10. 前記電極は、前記第２半導体層における前記逆導電型半導体層の電位を取り出す電極として設けられ、
    前記対向電極は、前記第１半導体層の電位を取り出す電極として設けられている
    請求項９記載のダイオード。
  11. 前記第１半導体層および第２半導体層は、III−Ｖ族窒化物半導体で構成された
    請求項1記載のダイオード。
  12. 前記第１半導体層および第２半導体層は、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎｘＧａ1-xＮ：０＜ｘ≦１）、または窒化アルミニウムガリウム（ＡｌｘＧａ1-xＮ：０＜ｘ≦１）の何れかで構成された
    請求項1記載のダイオード。
  13. 結晶構造の化合物半導体で構成されると共に膜厚方向に層を貫通する高転移密度領域を有し、一主面側に当該高転移密度領域が除去された開口を有する半導体層と、
    前記開口の底部を含む内壁を覆う状態で設けられた絶縁膜パターンと、
    前記絶縁膜パターン上を覆うと共に前記半導体層に接して設けられた電極と、
    前記電極との間に前記半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該半導体層に接して設けられ、前記電極と共に当該半導体層に前記開口よりも浅い空乏層を形成する電圧を印加する対向電極とを備えた
    ダイオード。
  14. 支持基板上に開口部を有するマスク層を形成する工程と、
    前記開口部における前記支持基板の露出表面から前記マスク層上へのエピタキシャル成長により、当該開口部に対応して膜厚方向に貫通する高転移密度領域を有すると共に、第１導電型の不純物を含有する結晶構造の化合物半導体で構成された第１半導体層を形成する工程と、
    前記第１半導体層から連続するエピタキシャル成長により、当該第１半導体層との界面側の領域における前記不純物の濃度が当該第１半導体層よりも低い第２半導体層を形成する工程と、
    前記第２半導体層に、前記第１半導体層を露出させる状態で前記高転移密度領域に対応する部分を除去した開口を形成する工程と、
    前記開口の底部を含む内壁を覆う状態で絶縁膜パターンを形成する工程と、
    前記絶縁膜パターンを覆うと共に前記第２半導体層に接する電極を形成する工程と、
    前記第１半導体層から前記支持基板と前記マスク層とを除去する工程と、
    前記電極との間に前記第１半導体層と前記第２半導体層と前記絶縁膜パターンとを挟持する状態で、前記高転移密度領域を含んで当該第１半導体層に接する対向電極を形成する工程とを含む
    ダイオードの製造方法。
  15. 前記開口を形成する工程では、前記第２半導体層よりも深く当該開口を形成する
    請求項１４記載のダイオードの製造方法。
  16. 前記絶縁膜パターンを形成する工程では、前記開口の内壁から前記第２半導体層の上部に張り出す形状で当該絶縁膜パターンを形成する
    請求項１４記載のダイオードの製造方法。
  17. 前記第１半導体層から前記支持基板と前記マスク層とを除去した後、当該第１半導体層における前記高転移密度領域の脇に凹部を形成する工程を行い、
    前記対向電極を形成する工程では、前記第１半導体層の上部から前記凹部内にかけて当該対向電極を形成する
    請求項１４記載のダイオードの製造方法。
  18. 前記マスク層を形成する工程では、当該マスク層に前記開口部と共に位置合わせ用の開口パターンを形成し、
    前記第１半導体層を形成する工程では、前記開口部および前記開口パターンにおける前記支持基板の露出表面から前記マスク層上へのエピタキシャル成長を行い、
    前記凹部を形成する工程では、前記開口パターンの形成位置に形成された前記第１半導体層の凸部を位置合わせマークとして用いる
    請求項１７記載のダイオードの製造方法。
JP2012191476A 2012-08-31 2012-08-31 ダイオードおよびダイオードの製造方法 Pending JP2014049616A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012191476A JP2014049616A (ja) 2012-08-31 2012-08-31 ダイオードおよびダイオードの製造方法
US13/972,037 US9257574B2 (en) 2012-08-31 2013-08-21 Diode and method of manufacturing diode
CN201310367436.XA CN103681879B (zh) 2012-08-31 2013-08-21 二极管及制造二极管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012191476A JP2014049616A (ja) 2012-08-31 2012-08-31 ダイオードおよびダイオードの製造方法

Publications (1)

Publication Number Publication Date
JP2014049616A true JP2014049616A (ja) 2014-03-17

Family

ID=50186306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012191476A Pending JP2014049616A (ja) 2012-08-31 2012-08-31 ダイオードおよびダイオードの製造方法

Country Status (3)

Country Link
US (1) US9257574B2 (ja)
JP (1) JP2014049616A (ja)
CN (1) CN103681879B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153609A1 (ja) * 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
WO2021220690A1 (ja) * 2020-04-27 2021-11-04 京セラ株式会社 半導体素子の製造方法及び半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
EP3441115B1 (en) 2017-08-11 2020-05-27 Procter & Gamble International Operations SA Photosensitive microcapsules
CN109346406A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种并联结构的氮化镓sbd的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP2004193330A (ja) * 2002-12-11 2004-07-08 Sharp Corp モノリシック多波長レーザ素子とその製法
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4322187B2 (ja) * 2004-08-19 2009-08-26 シャープ株式会社 窒化物半導体発光素子
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP4617907B2 (ja) * 2005-02-03 2011-01-26 ソニー株式会社 光集積型半導体発光素子
JP4432827B2 (ja) * 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5531959B2 (ja) * 2008-08-05 2014-06-25 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP4730422B2 (ja) * 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
WO2011151901A1 (ja) * 2010-06-02 2011-12-08 株式会社日立製作所 半導体装置
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
WO2013011751A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153609A1 (ja) * 2020-01-27 2021-08-05 株式会社Flosfia 半導体装置および半導体装置の製造方法
WO2021220690A1 (ja) * 2020-04-27 2021-11-04 京セラ株式会社 半導体素子の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20140061846A1 (en) 2014-03-06
CN103681879A (zh) 2014-03-26
US9257574B2 (en) 2016-02-09
CN103681879B (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
US10580877B2 (en) Semiconductor device and method for manufacturing the same
JP5303819B2 (ja) 半導体装置およびその製造方法
JP2014049616A (ja) ダイオードおよびダイオードの製造方法
JP2010109221A (ja) 半導体装置
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
CN109417089B (zh) 碳化硅半导体装置及其制造方法
US11164953B2 (en) Semiconductor device
JP5715461B2 (ja) 半導体装置の製造方法
TWI750875B (zh) 肖特基能障二極體
TWI797493B (zh) 肖特基能障二極體
JP5270997B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
CN112750700A (zh) 高电子迁移率晶体管及其制作方法
WO2022009328A1 (ja) 半導体装置及び半導体装置の製造方法
JP2014078743A (ja) オプトエレクトロニクス半導体本体およびオプトエレクトロニクス半導体本体の製造方法
US20230395732A1 (en) Schottky barrier diode
WO2022217538A1 (zh) 半导体结构及其制备方法
KR102066587B1 (ko) 수직형 질화물계 트랜지스터의 제조 방법
JP6937011B2 (ja) 半導体素子及びその製造方法
KR20160099239A (ko) 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법
KR20160102613A (ko) 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터
CN117153891A (zh) 肖特基势垒二极管
JP5566798B2 (ja) 半導体整流素子
KR20170033034A (ko) 쇼트키 장벽 질화물계 다이오드 소자 및 이의 제조 방법
KR20160072762A (ko) 전계 완화 패턴층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법
KR20140143595A (ko) 트렌치형 절연분리막을 구비하는 질화물계 트랜지스터 및 이의 제조 방법