KR20160102613A - 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 - Google Patents
질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 Download PDFInfo
- Publication number
- KR20160102613A KR20160102613A KR1020150024891A KR20150024891A KR20160102613A KR 20160102613 A KR20160102613 A KR 20160102613A KR 1020150024891 A KR1020150024891 A KR 1020150024891A KR 20150024891 A KR20150024891 A KR 20150024891A KR 20160102613 A KR20160102613 A KR 20160102613A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- pattern layer
- semiconductor pattern
- material layer
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 267
- 239000004065 semiconductor Substances 0.000 claims abstract description 130
- 239000000463 material Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 27
- 229910002704 AlGaN Inorganic materials 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 229910052749 magnesium Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 34
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 239000010931 gold Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000011777 magnesium Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011575 calcium Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 150000002815 nickel Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
일 실시 예에 따르는 질화물계 트랜지스터는 n형 도핑된 질화물계 제1 반도체 패턴층, 상기 제1 반도체 패턴층의 하부에서 상기 제1 반도체 패턴층의 일부분과 중첩되도록 배치되는 p형 도핑된 질화물계 제2 반도체 패턴층, 및 적어도 상기 제2 반도체 패턴층과 중첩된 제1 반도체 패턴층을 커버하도록 상기 제1 반도체 패턴층 상에 순차적으로 배치되는 질화물계 게이트 유전층 및 게이트 전극층을 포함한다. 상기 게이트 전극층에 문턱 전압 이상의 전압이 인가될 때, 상기 제1 반도체 패턴층의 내부에 형성되는 공핍층을 극복하여 채널층을 형성한다.
Description
본 개시(disclosure)는 대체로(generally) 질화물계 트랜지스터에 관한 것으로서, 보다 상세하게는 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터에 관한 것이다.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 고내압 트랜지스터의 요청이 증가하고 있다. 이에, 최근에 등장한 Ⅲ-Ⅴ족 반도체 물질을 적용하는 질화갈륨계 트랜지스터는 종래의 실리콘 트랜지스터에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성을 통해 고전압 환경에 적용할 수 있는 장점이 있어 업계의 주목을 받고 있다.
이러한, 질화갈륨계 트랜지스터는 수평형 구조 또는 수직형 구조로 제조될 수 있다. 수평형 구조는 소스 전극층으로부터 드레인 전극층으로의 전하 전도가 측면 방향(lateral direction)으로 이루어지고 있는 구조를 의미하며, 일반적으로, 소스 전극층, 게이트 전극층 및 드레인 전극층이 기판 상의 동일면 상에 배치되는 구조이다.
최근에 등장한 수직형 구조는, 상술한 수평형 구조와는 달리, 소스 전극층으로부터 드레인 전극층으로의 전하 전도가 수직 방향(vertical direction)으로 이루어지고 있는 구조를 의미하며, 미국공개특허 2012-0319127에 개시된 전류구경수직전자트랜지스터(CAVET; Current Aperture Vertical ElectronTransistor)를 일 예로서 제시할 수 있다. 상기 CAVET에 따르면, 소스 전극층과 드레인 전극층은 수직 방향으로 서로 대향되게 배치되고, 그 사이에 전류 장벽층으로서 p형 갈륨나이트라이드(p-GaN)층이 배치된다. 그리고, 전류는 p형갈륨나이트라이드(p-GaN)층에 의해 제공되는 구경(aperture)을 통해 소스 전극층으로부터 드레인 전극층까지 수직 방향으로 흐른다.
한편, 상술한 수평형, 수직형 구조의 상용화를 위해서는, 채널층을 통한 온-오프 스위칭 동작에 대한 신뢰성을 확보하는 기술 등이 여전히 요청되고 있다.
본 개시의 실시 예는 게이트 유전층에 기인하는 소자 신뢰성을 향상시킬 수 있는 질화물계 트랜지스터를 제공한다.
일 측면에 따르는 질화물계 트랜지스터는 n형 도핑된 질화물계 제1 반도체 패턴층, 상기 제1 반도체 패턴층의 하부에서 상기 제1 반도체 패턴층의 일부분과 중첩되도록 배치되는 p형 도핑된 질화물계 제2 반도체 패턴층, 및 적어도 상기 제2 반도체 패턴층과 중첩된 제1 반도체 패턴층을 커버하도록 상기 제1 반도체 패턴층 상에 순차적으로 배치되는 질화물계 게이트 유전층 및 게이트 전극층을 포함한다. 상기 게이트 전극층에 문턱 전압 이상의 전압이 인가될 때, 상기 제1 반도체 패턴층의 내부에 형성되는 공핍층을 극복하여 채널층을 형성한다.
다른 측면에 따르는 질화물계 트랜지스터의 제조 방법이 개시된다. 상기 질화물계 트랜지스터의 제조 방법에 있어서, 성장 기판 상에 절연성 질화물계 제1 물질층, n형 도핑되는 질화물계 제2 물질층, 및 고농도의 n형 도핑되는 질화물계 제1 패턴층을 순차적으로 형성한다. 상기 질화물계 제2 물질층 상에서 상기 질화물계 제1 패턴층을 둘러싸는 p형 도핑되는 질화물계 제3 물질층을 형성한다. 상기 질화물계 제3 물질층을 선택적으로 식각하여, 상기 질화물계 제2 물질층을 노출시키는 질화물계 제2 패턴층을 형성한다. 상기 질화물계 제2 물질층 상에서 상기 질화물계 제2 패턴층을 둘러싸는 n형 도핑되는 질화물계 제4 물질층을 형성한다. 상기 질화물계 제4 물질층 상에 드레인 전극층을 형성한다. 상기 성장 기판을 제거하여 상기 질화물계 제1 물질층을 노출시킨다. 상기 질화물계 제1 및 제2 물질층을 선택적으로 식각하여 상기 질화물계 제1 패턴층 및 상기 질화물계 제2 패턴층을 노출시키는 질화물계 제3 패턴층 및 질화물계 제4 패턴층을 형성한다. 이때, 상기 질화물계 제3 패턴층은 게이트 유전층으로 기능한다. 상기 질화물계 제3 패턴층 상에 게이트 전극층을 형성한다. 상기 노출되는 상기 질화물계 제1 패턴층 및 상기 질화물계 제2 패턴층 상에 소스 전극층을 형성한다.
본 개시의 일 실시 예에 따르면, 질화물계 트랜지스터의 게이트 유전층으로서, 하부 질화물계 반도체층과 실질적으로 동일한 질화물계 구성 원소를 구비하는 물질층을 적용한다.
이에 따라, 게이트 유전층과 상기 하부 질화물계 반도체층 사이의 격자 상수 차이에 기인하는 결함 밀도를 감소시킬 수 있다. 그리고, 상기 하부 질화물계 반도체층과 게이트 유전층의 계면에서 발생하는 전하 트랩 사이트의 발생을 억제하여, 트랜지스터 소자의 동작 중에 문턱 전압 값이 변화하는 것을 방지할 수 있다.
상기 게이트 유전층을 고온의 에픽텍셜 공정으로 형성함으로써, 종래의 저온 PECVD 공정에 의해 형성되는 실리콘 산화막, 실리콘 질화막 또는 알루미늄 산화막과 대비하여, 고밀도의 박막이 형성될 수 있다. 이로써, 게이트 유전층 내부의 결함 밀도를 낮추어, 유전 특성을 향상시킬 수 있다.
상술한 본 개시된 기술의 효과는 본 개시의 일 실시 예의 구성으로부터 도출되는 다양한 효과 중 어느 하나를 예시하는 것이며, 제시하는 실시예의 구성으로부터 자명하게 도출될 수 있는 다른 다양한 효과를 배제하는 것은 아니다.
도 1은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 동작 방법을 개략적으로 설명하는 도면이다.
도 3 내지 도 10은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다.
도 2는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 동작 방법을 개략적으로 설명하는 도면이다.
도 3 내지 도 10은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다.
본 명세서에서 일 요소가 다른 요소 '위' 또는 '아래'에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 '위' 또는 '아래'에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 본 명세서에서, '상부' 또는 '하부' 라는 용어는 관찰자의 시점에서 설정된 상대적인 개념으로, 관찰자의 시점이 달라지면, '상부' 가 '하부'를 의미할 수도 있고, '하부'가 '상부'를 의미할 수도 있다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 소스 전극층 및 드레인 전극층은 전류의 방향을 고려하여, 편의상 구분하여 명명한 것으로서, 인가되는 전압 극성의 변화에 의해 전류 방향이 변화하는 경우, 소스 전극층은 드레인 전극층을, 드레인 전극층은 소스 전극층을 의미할 수도 있다.
본 명세서에서, 일 박막층과 다른 박막층 사이의 계면 영역이라 함은, 일 박막층과 다른 박막층의 경계면 뿐만 아니라, 상기 경계면과 인접하는 일 박막층 또는 다른 박막층의 표면으로부터 소정 깊이의 내부 영역을 포괄하는 것으로 해석될 수 있다.
본 명세서에서, 질화물계 반도체층 또는 질화물계 물질층은 일 예로서, AlxInyGa1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물을 포함할 수 있다. 상기 질화물계 반도체층 또는 질화물계 물질층은 일 예로서, 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 이용하여 에픽텍셜 형성할 수 있다. 상기 에픽텍셜 형성 방법은 일 예로서, 1000 ℃ 내지 1100 ℃의 온도에서 진행될 수 있다.
본 명세서에서, n형 또는 p형으로 도핑된다는 의미는 질화물계 반도체층 또는 질화물계 물질층 내에 n형은 도펀트가 약 1E16/cm3 이상, p형은 도펀트가 1E17/cm3 이상 주입되는 것을 의미할 수 있다. 또한, '고농도의 n형으로 도핑된다'는 의미는 질화물계 반도체 내에, n형 도펀트가 약 1E19 /cm3 이상 주입됨으로써, 고농도로 도핑되는 것을 의미할 수 있다.
본 명세서에서, 질화물계 반도체층을 n형 또는 p형으로 도핑할 때, 일 예로서, n형으로 도핑하는 경우, 도펀트로서 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 텔루륨(Te) 등을 적용할 수 있으며, p형으로 도핑하는 경우, 도펀트로서 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 등을 적용할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 질화물계 트랜지스터(10)는 n형 도핑된 질화물계 제1 반도체 패턴층(110), 제1 반도체 패턴층(110)의 하부에 위치하는 p형 도핑된 질화물계 제2 반도체 패턴층(120), 질화물계 제1 반도체 패턴층(110) 상에 순차적으로 배치되는 질화물계 게이트 유전층(130) 및 게이트 전극층(140)을 포함한다. 또한, 질화물계 트랜지스터(10)는 게이트 전극층(140)의 측면 방향에 배치되는 소스 전극층(160), 및 소스 전극층(160)과 상하 방향으로 이격하여 배치되는 드레인 전극층(190)을 포함한다.
질화물계 제1 반도체 패턴층(110)과 질화물계 제2 반도체 패턴층(120)의 계면 영역에는 PN 접합에 따르는 공핍층(Ad1)이 형성될 수 있다. 설명의 편의상, 도 1에서는, p형 도핑된 질화물계 제2 반도체 패턴층(120) 내부로 형성되는 공핍층은 도시를 생략하고, n형 도핑된 질화물계 제1 반도체 패턴층(110) 및 제4 반도체 패턴층(170) 내부로 형성되는 공핍층(Ad1, Ad2)을 도시하고 있다.
도 1을 참조하면, 질화물계 제2 반도체 패턴층(120)은 질화물계 제1 반도체 패턴층(110)의 일부분과 중첩되도록 배치될 수 있다. 질화물계 제1 반도체 패턴층(110)과 질화물계 제2 반도체 패턴층(120)이 중첩된 계면 영역에는 PN 접합에 따르는 공핍층(Ad1)이 형성될 수 있다. 상기 공핍층(Ad1)은 제1 반도체 패턴층(110) 내에서의 전하 이동을 차단할 수 있다.
질화물계 게이트 유전층(130)은 적어도 질화물계 제2 반도체 패턴층(120)과 중첩된 질화물계 제1 반도체 패턴층(110)을 커버하도록 배치될 수 있다. 질화물계 게이트 유전층(130)은 절연성 질화물계 물질을 포함할 수 있다.
일 실시 예에 있어서, 질화물계 제1 반도체 패턴층(110)은 n형 도핑된 GaN층이며, 질화물계 제2 반도체 패턴층(120)은 p형 도핑된 GaN층이며, 질화물계 게이트 유전층(130)은 일 예로서, 의도적으로 도핑 처리가 수행되지 않은 GaN층일 수 있다. 이와 같이, 전도성 도펀트를 주입하는 상기 도핑 처리가 수행되지 않음으로써, GaN층은 고저항 특성을 가질 수 있다. 다만, 이 경우라 하더라도, 질화물계 게이트 유전층(130)의 형성 과정에서, 반응기(reactor) 내에 존재하는 미량의 탄소(C)와 같은 불순물이 질화물계 게이트 유전층(130) 내에 유입될 수는 있다. 다른 예로서, 질화물계 게이트 유전층(130)은 Mg, C, 또는 Fe가 도펀트로서 도핑된 GaN층일 수 있다. 상기 도펀트가 도핑됨에 따라, GaN층은 고저항 특성을 가질 수 있다.
다른 실시 예에 있어서, 질화물계 제1 반도체 패턴층(110)은 n형 도핑된 GaN층이며, 질화물계 제2 반도체 패턴층(120)은 p형 도핑된 GaN층이며, 질화물계 게이트 유전층(130)은 AlGaN층일 수 있다. 상기 AlGaN층은 고저항 특성을 가질 수 있다. 일 예로서, 질화물계 게이트 유전층(130)은 일 예로서, 의도적으로 도핑 처리가 수행되지 않은 AlGaN층일 수 있다. 이와 같이, 전도성 도펀트를 주입하는 상기 도핑 처리가 수행되지 않음으로써, AlGaN층은 고저항 특성을 가질 수 있다. 다만, 이 경우라 하더라도, 질화물계 게이트 유전층(130)의 형성 과정에서, 반응기(reactor) 내에 존재하는 미량의 탄소(C)와 같은 불순물이 질화물계 게이트 유전층(130) 내에 유입될 수는 있다. 다른 예로서, 질화물계 게이트 유전층(130)은 Mg, C, 또는 Fe가 도펀트로서 도핑된 AlGaN층일 수 있다. 상기 도펀트가 도핑됨에 따라, AlGaN층은 고저항 특성을 가질 수 있다.
한편, AlGaN층과 GaN층의 계면에는 고밀도의 2DEG(2-dimensional electron gas)층이 형성될 수 있다. 일반적으로, GaN층의 Ga-면(Ga-face)과 AlGaN층이 서로 접하도록 적층되는 경우, GaN층과 AlGaN층의 계면 인근의 GaN층 내부로 2DEG층이 형성될 수 있다. 본 실시 예에서는 후술하는 제조 공정에서와 같이, GaN층의 N-면(N-face)과 AlGaN층이 서로 접하도록 적층되므로, GaN층과 AlGaN층의 계면 영역에서 2DEG층이 형성되지 않을 수 있다. 이에 의해, GaN층 내부에서 전기적으로 고저항 상태가 유지될 수 있다.
게이트 전극층(140)은 제1 반도체 패턴층(110) 내부의 공핍층(Ad1)의 양을 제어할 수 있다. 일 실시 예에 있어서, 게이트 전극층(140)에 문턱 전압 이상의 전압이 인가될 때, 제1 반도체 패턴층(110)의 내부에 형성되는 공핍층(Ad1)이 제거되고 제1 반도체 패턴층(110)의 전도성이 회복됨으로써, 제1 반도체 패턴층(110)이 채널층으로서 기능할 수 있다.
일 실시 예에 있어서, 게이트 전극층(140)은 제1 반도체 패턴층(110)과 쇼트키 접합을 이루는 물질을 포함할 수 있다. 게이트 전극층(140)과의 쇼트키 접합에 의해, 제1 반도체 패턴층(110) 내부에 추가적인 공핍층이 생성될 수 있다. 이에 따라, 문턱 전압 미만의 전압이 인가되었을 경우, 제1 반도체 패턴층(110)을 통한 전하 전도를 추가적으로 억제할 수 있다.
게이트 전극층(140)은 일 예로서, 니켈(Ni), 금(Au), 타이타늄(Ti), 알루미늄(Al)등의 금속을 포함할 수 있다. 게이트 전극층(140)은 다른 예로서, 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 또는 이들의 조합을 포함하는 도펀트가 도핑된 p형 GaN 반도체를 포함할 수 있다. 게이트 전극층(140)은 또다른 예로서, 니켈(Ni)층과 금(Au)층의 적층 구조를 가질 수 있다.
도 1을 다시 참조하면, 질화물계 제1 반도체 패턴층(110)의 하부에서 질화물계 제2 반도체 패턴층(120)과 접하는 질화물계 제3 반도체 패턴층(150)이 배치될 수 있다. 질화물계 제3 반도체 패턴층(150)은 고농도의 n형 도핑될 수 있다. 질화물계 제3 반도체 패턴층(150)은 소스 전극층(160)으로부터 제공받은 전하를 질화물계 제1 반도체 패턴층(110)으로 공급하는 역할을 수행할 수 있다. 질화물계 제3 반도체 패턴층(150)은 질화물계 제2 반도체 패턴층(120)에 의해 둘러싸일 수 있다. 한편, 질화물계 제2 반도체 패턴층(120)의 상면과 질화물계 제3 반도체 패턴층(150)의 상면은 동일 평면 상에 배치될 수 있다.
소스 전극층(160)은 질화물계 제2 반도체 패턴층(120) 및 질화물계 제3 반도체 패턴층(150)과 접하도록 배치될 수 있다. 소스 전극층(160)은 일 예로서, 니켈(Ni), 금(Au), 타이타늄(Ti), 알루미늄(Al)등의 금속을 포함할 수 있다. 일 실시 예에 있어서, 소스 전극층(160)은 니켈(Ni)층과 금(Au)층의 적층 구조를 가질 수 있다. 이때, 니켈(Ni)층은 질화물계 제2 반도체 패턴층(120)과 오믹 접합을 이루며, 고농도 n형 도핑되는 질화물계 제1 반도체 패턴층(110)과는 터널링에 의한 전도성 접합을 이룰 수 있다.
도 1을 다시 참조하면, 질화물계 제1 반도체 패턴층(110)의 하부에서, 질화물계 제2 반도체 패턴층(120)을 둘러싸는 질화물계 제4 반도체 패턴층(170)이 배치될 수 있다. 질화물계 제4 반도체 패턴층(170)은 n형 도핑될 수 있다. 질화물계 제4 반도체 패턴층(170)과 질화물계 제2 반도체 패턴층(120)의 계면 영역에는 PN 접합에 따르는 공핍층(Ad2)가 형성될 수 있다. 공핍층(Ad2)은 각각 제1 폭(W1)의 너비를 가지도록 형성될 수 있다.
게이트 전극층(140)에 문턱 전압 이상의 전압이 인가될 때, 제4 반도체 패턴층(110)의 내부에 형성되는 공핍층(Ad2)이 적어도 일부분 제거되고 제4 반도체 패턴층(140)의 전도성이 부분적으로 회복됨으로써, 전도성을 회복한 제4 반도체 패턴층(140) 내부를 전하가 유동할 수 있다.
질화물계 제4 반도체 패턴층(170)의 하부에는 고농도의 n형으로 도핑되는 하부 질화물계 반도체층(180)이 배치될 수 있다. 하부 질화물계 반도체층(180)의 하부에는, 하부 질화물계 반도체층(180)과 전기적으로 연결되는 드레인 전극층(190)이 배치될 수 있다. 드레인 전극층(190)은 타이타늄층(Ti), 알루미늄(Al)층을 포함하는 적층 구조일 수 있다.
드레인 전극층(190)의 하부에는, 방열 기판(195)이 배치될 수 있다. 방열 기판(195)은 열전도 효율이 우수한 금속 재질을 포함할 수 있다.
상술한 바와 같이, 본 실시 예에서, 질화물계 트랜지스터의 게이트 유전층으로서, 질화물계 제1 반도체층과 실질적으로 동일한 질화물계 구성 원소를 구비하는 물질층을 적용한다. 이에 따라, 게이트 유전층과 상기 질화물계 제1 반도체층 사이의 격자 상수 차이에 기인하는 결함 밀도를 감소시킬 수 있다. 그리고, 상기 질화물계 제1 반도체층과 게이트 유전층의 계면에서 발생하는 전하 트랩 사이트의 발생을 억제할 수 있다.
한편, 후술하는 바와 같이, 상기 게이트 유전층을 고온의 에픽텍셜 공정인 질화물계 반도체층의 제조 공정을 적용하여 형성함으로써, 종래의 저온 PECVD 공정에 의해 형성되는 실리콘 산화막, 실리콘 질화막 또는 알루미늄 산화막과 대비하여, 고밀도의 박막으로 구성할 수 있다. 이로서, 게이트 유전층 내부의 결함 밀도를 낮추어, 유전 특성을 향상시킬 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 동작 방법을 개략적으로 설명하는 도면이다. 게이트 전극층(140)에 문턱 전압 미만의 전압이 인가되는 경우, 도 1에 도시되는 바와 같이, 질화물계 제1 반도체 패턴층(110)과 질화물계 제2 반도체 패턴층(120) 사이의 PN 접합에 의한 공핍층(Ad1), 질화물계 제4 반도체 패턴층(170)과 질화물계 제2 반도체 패턴층(120) 사이의 PN 접합에 의한 공핍층(Ad2)에 의해, 소스 전극층(160)으로부터, 질화물계 제1 반도체 패턴층(110) 및 제4 반도체 패턴층(140)을 경유하는 전하 전도가 억제될 수 있다.
게이트 전극층(140)에 문턱 전압 이상의 전압이 인가되고, 소스 전극층(160)과 드레인 전극층(190) 사이에 동작 전압이 인가되는 경우, 질화물계 제1 반도체 패턴층(110) 내부의 공핍층(Ad1)이 제거되고, 질화물계 제3 반도체 패턴층(150)으로부터 공급되는 전하가 측면 방향(Fd1)으로 전도할 수 있다. 한편, 질화물계 제4 반도체 패턴층(170) 내부의 공핍층(Ad2) 중 적어도 일부분이 제거됨으로써, 즉, 공핍층(Ad2)의 폭이 제1 폭(W1)으로부터 제2 폭(W2)으로 감소되거나, 또는 공핍층(Ad2)이 실질적으로 제거됨으로써, 제1 반도체 패턴층(110) 내부의 전하가 제4 반도체 패턴층(170) 내부를 상하 방향(Fd2)으로 전도할 수 있다. 상기 전하는 하부 질화물계 반도체층(180)을 경유하여 드레인 전극층(190)으로 유동할 수 있다.
도 3 내지 도 10은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다. 도 3을 참조하면, 성장 기판(210) 상에 절연성 질화물계 제1 물질층(220), n형 도핑되는 질화물계 제2 물질층(230), 및 고농도의 n형 도핑되는 질화물계 고농도층(240)을 순차적으로 형성한다. 성장 기판(210)은 질화물계 물질을 성장시키기 위한 기판으로서, 일 예로서, Si 기판, SiC 기판, 사파이어 기판 등 일 수 있다.
일 실시 예에 있어서, 성장 기판(210)은 사파이어 기판, 절연성 질화물계 제1 물질층(220)은 Mg, C, 또는 Fe가 도펀트로서 도핑된 GaN층이며, 질화물계 제2 물질층(230)은 n형으로 도핑되는 GaN층이며, 질화물계 고농도층(240)은 고농도의 n형으로 도핑되는 GaN층일 수 있다. 일 예로서, C 또는 Fe가 도핑되는 경우, 도핑 농도는 각각 1E19 /cm3 이상일 수 있다.
다른 실시 예에 있어서, 성장 기판(210)은 사파이어 기판, 절연성 질화물계 제1 물질층(220)은 AlGaN층이고, 질화물계 제2 물질층(230)은 n형으로 도핑되는 GaN층이며, 질화물계 고농도층(240)은 고농도의 n형으로 도핑되는 GaN층일 수 있다. 본 실시 예에서, 질화물계 제2 물질층(230)은 상기 AlGaN층(220) 상에서 하부면이 N-면(N-face)이며 상부면이 Ga-면(Ga-face)인 상태로 성장할 수 있다. 이와 같이, 질화물계 제2 물질층(230)은 AlGaN층(220)과의 계면으로 N-면을 구비하며, 따라서, 질화물계 제2 물질층(230)인 GaN층과 AlGaN층(220)의 계면 영역에 2DEG층이 형성되지 않을 수 있다.
도 4를 참조하면, 질화물계 고농도층(240)을 선택적으로 식각하여 질화물계 제2 물질층 상에서, 질화물계 제1 패턴층(245)를 형성한다.
도 5를 참조하면, 질화물계 제2 물질층(230) 상에서 질화물계 제1 패턴층(245)을 둘러싸는 p형 도핑되는 질화물계 제3 물질층(250)을 형성한다.
일 실시 예에 있어서, 질화물계 제2 물질층(230)이 n형 도핑되는 GaN층이고, 질화물계 제1 패턴층(245)이 고농도 n형 도핑되는 GaN층일 때, 질화물계 제3 물질층(250)은 p형 도핑되는 GaN층일 수 있다.
도 6을 참조하면, 질화물계 제3 물질층(250)을 선택적으로 식각하여, 질화물계 제2 물질층(230)을 노출시키는 질화물계 제2 패턴층(255)을 형성한다.
본 단계는, 질화물계 제2 패턴층(255)이 질화물계 제2 물질층(230) 상에서 질화물계 제1 패턴층(245)을 둘러싸도록 진행될 수 있다. 그 결과, 질화물계 제2 패턴층(255)의 적어도 일부분이 질화물계 제2 물질층(255)과 접하도록 배치될 수 있다.
도 7을 참조하면, 질화물계 제2 물질층(230) 상에서 질화물계 제2 패턴층(255)을 둘러싸는 n형 도핑되는 질화물계 제4 물질층(260)을 형성한다. 이어서, 질화물계 제4 물질층(260) 상에 고농도의 n형 도핑되는 질화물계 제5 물질층(270)을 형성한다.
일 실시 예에 있어서, 질화물계 제2 물질층(230)이 n형 도핑되는 GaN층이고, 질화물계 제1 패턴층(245)이 고농도 n형 도핑되는 GaN층, 질화물계 제2 패턴층(255)이 p형 도핑되는 GaN층일 때, 질화물계 제4 물질층(250)은 n형 도핑되는 GaN층이며, 질화물계 제5 물질층(270)은 고농도 n형 도핑되는 GaN층일 수 있다.
도 8을 참조하면, 질화물계 제5 물질층(270) 상에 드레인 전극층으로서, 질화물계 제5 물질층(270)과 오믹 접합하는 금속층(280)을 형성한다. 금속층(280)은 타이타늄층(Ti), 알루미늄(Al)층을 포함하는 적층 구조일 수 있다.
이어서, 방열 기판(290)을 준비하고, 금속층(280)의 일면과 방열 기판(290)을 접합할 수 있다. 방열 기판(290)은 구리, 알루미늄을 포함함으로써 같은 열 전도 효율이 우수한 금속 기판일 수 있다.
이어서, 성장 기판(210)을 제거하여, 질화물계 제1 물질층(220)을 노출시킨다. 성장 기판(210)을 제거하는 방법은 일 예로서, 레이저 리프트-오프 방법을 적용할 수 있다. 레이저 리프트-오프 과정에서 질화물계 제1 물질층(220)이 받은 물리적 손상을 치유하기 위해, 노출되는 질화물계 제1 물질층(220)의 표면 일부를 건식 또는 습식 식각 방법에 의해 제거할 수도 있다.
도 9를 참조하면, 질화물계 제1 및 제2 물질층(220, 230)을 선택적으로 식각하여 질화물계 제1 패턴층(245) 및 질화물계 제2 패턴층(255)을 노출시키는, 질화물계 제3 패턴층(225) 및 질화물계 제4 패턴층(235)를 형성한다. 이때, 질화물계 제3 패턴층(225)은 게이트 유전층으로 기능할 수 있다.
도 10을 참조하면, 질화물계 제3 패턴층(225) 상에 게이트 전극층(310)을 형성한다. 게이트 전극층(310)은 일 예로서, 니켈(Ni), 금(Au), 타이타늄(Ti), 알루미늄(Al)등의 금속을 포함할 수 있다. 게이트 전극층(310)은 다른 예로서, 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 또는 이들의 조합을 포함하는 도펀트가 도핑된 p형 GaN 반도체를 포함할 수 있다. 게이트 전극층(310)은 또다른 예로서, 니켈(Ni)층과 금(Au)층의 적층 구조를 가질 수 있다.
이어서, 노출된 질화물계 제1 패턴층(245) 및 질화물계 제2 패턴층(255) 상에 소스 전극층(320)을 형성한다. 소스 전극층(320)은 일 예로서, 타이타늄(Ti), 알루미늄(Al), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 크롬(Cr), 백금(Pt), 금(Au), 은(Ag) 또는 이들의 조합을 포함할 수 있다.
상술한 공정을 거쳐서, 본 실시 예에 따르는 질화물계 트랜지스터를 제조할 수 있다. 본 제조 공정에서는, 게이트 유전층을 고온의 에픽텍셜 공정의 질화물계 물질층으로 형성함으로써, 종래의 저온 PECVD 공정에 의해 형성되는 실리콘 산화막, 실리콘 질화막 또는 알루미늄 산화막과 대비하여, 고밀도의 박막이 형성될 수 있다. 이로써, 게이트 유전층 내부의 결함 밀도를 낮추어, 유전 특성을 향상시킬 수 있다.
또한, 게이트 유전층과 계면을 이루는 질화물계 반도체층과 실질적으로 동일한 물질로, 게이트 유전층을 제조함으로써, 계면에서의 전하 트랩 사이트의 밀도를 감소시킬 수 있는 장점이 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 개시의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 질화물계 제1 반도체 패턴층, 120: 질화물계 제2 반도체 패턴층,
130: 질화물계 게이트 유전층, 140: 게이트 전극층,
150: 질화물계 제2 반도체 패턴층, 160: 소스 전극츠,
170: 질화물계 제4 반도체 패턴층, 180: 하부 질화물계 반도체층,
190: 드레인 전극층, 195: 방열 기판,
210: 성장 기판, 220: 절연성 질화물계 제1 물질층,
225: 질화물계 제3 패턴층, 230: 질화물계 제2 물질층,
235: 질화물계 제4 패턴층, 240: 질화물계 고농도층,
245: 질화물계 제1 패턴층, 250: 질화물계 제3 물질층,
255: 질화물계 제2 패턴층, 260: 질화물계 제4 물질층,
270: 질화물계 제5 물질층, 280: 금속층,
290: 방열 기판, 310: 게이트 전극층, 320: 소스 전극층.
130: 질화물계 게이트 유전층, 140: 게이트 전극층,
150: 질화물계 제2 반도체 패턴층, 160: 소스 전극츠,
170: 질화물계 제4 반도체 패턴층, 180: 하부 질화물계 반도체층,
190: 드레인 전극층, 195: 방열 기판,
210: 성장 기판, 220: 절연성 질화물계 제1 물질층,
225: 질화물계 제3 패턴층, 230: 질화물계 제2 물질층,
235: 질화물계 제4 패턴층, 240: 질화물계 고농도층,
245: 질화물계 제1 패턴층, 250: 질화물계 제3 물질층,
255: 질화물계 제2 패턴층, 260: 질화물계 제4 물질층,
270: 질화물계 제5 물질층, 280: 금속층,
290: 방열 기판, 310: 게이트 전극층, 320: 소스 전극층.
Claims (16)
- n형 도핑된 질화물계 제1 반도체 패턴층;
상기 제1 반도체 패턴층의 하부에서 상기 제1 반도체 패턴층의 일부분과 중첩되도록 배치되는 p형 도핑된 질화물계 제2 반도체 패턴층; 및
적어도 상기 제2 반도체 패턴층과 중첩된 제1 반도체 패턴층을 커버하도록 상기 제1 반도체 패턴층 상에 순차적으로 배치되는 질화물계 게이트 유전층 및 게이트 전극층을 포함하되,
상기 게이트 전극층에 문턱 전압 이상의 전압이 인가될 때, 상기 제1 반도체 패턴층의 내부에 형성되는 공핍층을 극복하여 채널층을 형성하는
질화물계 트랜지스터.
- 제1 항에 있어서,
상기 게이트 유전층은
절연성 질화물계 물질을 포함하는
질화물계 트랜지스터.
- 제2 항에 있어서,
상기 제1 반도체 패턴층은 n형 도핑된 GaN층이며,
상기 제2 반도체 패턴층은 p형 도핑된 GaN층이며,
상기 게이트 유전층은 의도적-도핑 처리가 되지 않은 GaN층 또는 의도적-도핑 처리가 되지 않은 AlGaN층인
질화물계 트랜지스터.
- 제2 항에 있어서,
상기 제1 반도체 패턴층은 n형 도핑된 GaN층이며,
상기 제2 반도체 패턴층은 p형 도핑된 GaN층이며,
상기 게이트 유전층은 Mg, C, 및 Fe 중 어느 하나가 도핑된 GaN층 또는 Mg, C, 및 Fe 중 어느 하나가 도핑된 AlGaN층인
질화물계 트랜지스터.
- 제1 항에 있어서,
상기 제1 반도체 패턴층과 접하는 고농도 n형 도핑된 질화물계 제3 반도체 패턴층; 및
상기 제2 반도체 패턴층 및 상기 제3 반도체 패턴층과 접하는 소스 전극층을 더 포함하는
질화물계 트랜지스터.
- 제5 항에 있어서,
상기 제2 반도체 패턴층은 상기 제3 반도체 패턴층을 둘러싸되,
상기 제2 반도체 패턴층의 상면과 상기 제3 반도체 패턴층의 상면은 동일 평면 상에 배치되는
질화물계 트랜지스터.
- 제1 항에 있어서,
상기 제1 반도체 패턴층의 하부에서 상기 제2 반도체 패턴층을 둘러싸는 n형 도핑되는 질화물계 제4 반도체 패턴층;
상기 제4 반도체 패턴층의 하부에 배치되며, 고농도의 n형으로 도핑되는 하부 질화물계 반도체층; 및
상기 하부 질화물계 반도체층과 전기적으로 연결되는 드레인 전극층을 더 포함하는
질화물계 트랜지스터.
- 제7 항에 있어서,
상기 드레인 전극층과 접합하는 방열 기판을 더 포함하는
질화물계 트랜지스터.
- 제1 항에 있어서,
상기 게이트 전극층에 문턱 전압 미만의 전압이 인가될 때, 상기 공핍층은 상기 제1 반도체 패턴층과 상기 제2 반도체 패턴층의 계면 영역에서 PN 접합에 의해 발생하고,
상기 공핍층은 상기 제1 반도체 패턴층 내에서의 전하 이동을 차단하는
질화물계 트랜지스터.
- (a) 성장 기판 상에 절연성 질화물계 제1 물질층, n형 도핑되는 질화물계 제2 물질층, 및 고농도의 n형 도핑되는 질화물계 제1 패턴층을 순차적으로 형성하는 단계;
(b) 상기 질화물계 제2 물질층 상에서 상기 질화물계 제1 패턴층을 둘러싸는 p형 도핑되는 질화물계 제3 물질층을 형성하는 단계;
(c) 상기 질화물계 제3 물질층을 선택적으로 식각하여, 상기 질화물계 제2 물질층을 노출시키는 질화물계 제2 패턴층을 형성하는 단계;
(d) 상기 질화물계 제2 물질층 상에서 상기 질화물계 제2 패턴층을 둘러싸는 n형 도핑되는 질화물계 제4 물질층을 형성하는 단계;
(e) 상기 질화물계 제4 물질층 상에 드레인 전극층을 형성하는 단계;
(f) 상기 성장 기판을 제거하여 상기 질화물계 제1 물질층을 노출시키는 단계;
(g) 상기 질화물계 제1 및 제2 물질층을 선택적으로 식각하여 상기 질화물계 제1 패턴층 및 상기 질화물계 제2 패턴층을 노출시키는 질화물계 제3 패턴층 및 질화물계 제4 패턴층을 형성하되, 상기 질화물계 제3 패턴층은 게이트 유전층으로 기능하는 단계;
(h) 상기 질화물계 제3 패턴층 상에 게이트 전극층을 형성하는 단계; 및
(i) 상기 노출되는 상기 질화물계 제1 패턴층 및 상기 질화물계 제2 패턴층 상에 소스 전극층을 형성하는 단계를 포함하는
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
상기 질화물계 제1 물질층은 의도적-도핑 처리가 되지 않은 GaN층 또는 의도적-도핑 처리가 되지 않은 AlGaN층이고,
상기 질화물계 제2 물질층 및 상기 질화물계 제4 물질층은 n형으로 도핑되는 GaN층이고,
상기 질화물계 제3 물질층은 p형으로 도핑되는 GaN층이고,
상기 질화물계 제1 패턴층은 고농도의 n형으로 도핑되는 GaN층인
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
상기 질화물계 제1 물질층은 Mg, C, 및 Fe 중 어느 하나가 도핑된 GaN층 또는 Mg, C, 및 Fe 중 어느 하나가 도핑된 AlGaN층이고,
상기 질화물계 제2 물질층 및 상기 질화물계 제4 물질층은 n형으로 도핑되는 GaN층이고,
상기 질화물계 제3 물질층은 p형으로 도핑되는 GaN층이고,
상기 질화물계 제1 패턴층은 고농도의 n형으로 도핑되는 GaN층인
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
(c) 단계는
상기 질화물계 제2 패턴층이 상기 질화물계 제2 물질층 상에서 상기 질화물계 제1 패턴층을 둘러싸도록 형성하여, 상기 질화물계 제2 패턴층의 적어도 일부분이 상기 질화물계 제2 물질층과 접하도록 배치되는
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
(e) 단계는
상기 질화물계 제4 물질층의 상면에 고농도의 n형 도핑되는 질화물계 제5 물질층을 형성하는 단계; 및
상기 질화물계 제5 물질층 상에 상기 드레인 전극층으로서, 상기 질화물계 제5 물질층과 오믹 접합하는 금속층을 형성하는 단계를 포함하는
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
(j) 방열 기판을 준비하고, 상기 드레인 전극층의 일면과 상기 방열 기판을 접합하는 단계를 더 포함하는
질화물계 트랜지스터의 제조 방법.
- 제10 항에 있어서,
(g) 단계는
상기 식각된 질화물계 제2 물질층의 일부분과 상기 질화물계 제2 패턴층의 일부분이 계면을 통해 상하 방향으로 서로 중첩되도록 형성하는
질화물계 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150024891A KR20160102613A (ko) | 2015-02-23 | 2015-02-23 | 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150024891A KR20160102613A (ko) | 2015-02-23 | 2015-02-23 | 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160102613A true KR20160102613A (ko) | 2016-08-31 |
Family
ID=56877198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150024891A KR20160102613A (ko) | 2015-02-23 | 2015-02-23 | 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160102613A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018063489A1 (en) * | 2016-09-30 | 2018-04-05 | Hrl Laboratories, Llc | Doped gate dielectric materials |
-
2015
- 2015-02-23 KR KR1020150024891A patent/KR20160102613A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018063489A1 (en) * | 2016-09-30 | 2018-04-05 | Hrl Laboratories, Llc | Doped gate dielectric materials |
| US10903333B2 (en) | 2016-09-30 | 2021-01-26 | Hrl Laboratories, Llc | Doped gate dielectric materials |
| US11437485B2 (en) | 2016-09-30 | 2022-09-06 | Hrl Laboratories, Llc | Doped gate dielectrics materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333006B2 (en) | Termination structure for gallium nitride Schottky diode including junction barriar diodes | |
| US8927402B2 (en) | Method for forming termination structure for gallium nitride Schottky diode | |
| JP2014154887A (ja) | 垂直型ガリウムナイトライドトランジスタおよびその製造方法 | |
| EP2843708A1 (en) | Nitride-based transistors and methods of fabricating the same | |
| US8815688B2 (en) | Method of manufacturing power device | |
| JP2012019186A (ja) | 窒化物系半導体素子及びその製造方法 | |
| US20110006307A1 (en) | Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method | |
| KR20150000115A (ko) | 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160102613A (ko) | 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 | |
| KR20170032642A (ko) | 노멀리-오프 상태를 구현하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20150012019A (ko) | 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20140146849A (ko) | 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160099239A (ko) | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| CN115663015B (zh) | 一种半导体器件结构及其制备方法 | |
| KR20170000612A (ko) | 노멀리-오프를 구현하는 질화물계 트랜지스터 | |
| KR102066587B1 (ko) | 수직형 질화물계 트랜지스터의 제조 방법 | |
| KR102135569B1 (ko) | 전류차단층을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160072762A (ko) | 전계 완화 패턴층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20170033034A (ko) | 쇼트키 장벽 질화물계 다이오드 소자 및 이의 제조 방법 | |
| CN116344608A (zh) | 半导体装置及其制作方法 | |
| KR20130077475A (ko) | 파워소자 및 이의 제조방법 | |
| KR20160111636A (ko) | 서로 분리된 스위칭부 및 전도부를 구비하는 질화물계 트랜지스터 | |
| KR20160145364A (ko) | 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20150062099A (ko) | 트렌치 게이트 전극을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160100524A (ko) | 질화물계 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |