KR20150000115A - 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 - Google Patents

수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150000115A
KR20150000115A KR1020130072091A KR20130072091A KR20150000115A KR 20150000115 A KR20150000115 A KR 20150000115A KR 1020130072091 A KR1020130072091 A KR 1020130072091A KR 20130072091 A KR20130072091 A KR 20130072091A KR 20150000115 A KR20150000115 A KR 20150000115A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
nitride
layer
trench
vertical channel
Prior art date
Application number
KR1020130072091A
Other languages
English (en)
Inventor
이강녕
서일경
정영도
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020130072091A priority Critical patent/KR20150000115A/ko
Publication of KR20150000115A publication Critical patent/KR20150000115A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

일 측면에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터는 제1 형으로 도핑된 제1 반도체층; 상기 제1 반도체층 상에 배치되는 제2 형으로 도핑된 제1 질화물계 제2 반도체층; 상기 제2 반도체층 상에 배치되는 제1 형으로 도핑된 제1 질화물계 제3 반도체층; 적어도 상기 제2 반도체층 및 상기 제3 반도체층을 관통하도록 형성되는 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제3 반도체층 상에 배치되는 제2 질화물계 제4 반도체층; 및 상기 제4 반도체층 상에 형성되는 게이트 전극을 포함한다. 상기 제4 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함한다.

Description

수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법{nitride-based transistor with vertical channel and method of fabricating the same}
본 개시(disclosure)는 대체로(generally) 질화물계 트랜지스터에 관한 것으로, 보다 상세하게는, 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법에 관한 것이다.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 고내압 트랜지스터의 요청이 증가하고 있다. 이에, 최근에 등장한 질화갈륨계 트랜지스터는 종래의 실리콘 트랜지스터에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성을 통해 고전압 환경에 적용할 수 있는 장점이 있어 업계의 주목을 받고 있다. 특히, HEMT(High Electron Mobility Transistor)의 경우, 이종 물질간 계면에서 발생하는 2DEG(2차원 전자가스, two-dimensional electron gas)를 이용함으로써, 전자의 이동도(mobility)를 높일 수 있어 고속 신호 전송에 적합한 장점이 있다.
도 1은 종래의 수평형(lateral) 질화물계 트랜지스터의 일 예를 개략적으로 도시하는 단면도이다. 도면을 참조하면, 질화물계 트랜지스터(100)는 언도프(undoped) GaN 반도체층(110), AlGaN 반도체층(120), 소스 전극(130), 드레인 전극(140) 및 게이트 전극(150)으로 이루어질 수 있다. 상기 2DEG층(125)은 언도프 GaN 반도체층(110) 및 AlGaN 반도체층(120)의 경계면 부근에 형성된다. 이때, 게이트 전극(150)은 게이트 전극(150)의 하부 채널을 통해 이동하는 전류 흐름을 제어할 수 있다. 그런데, 종래의 수평형 질화물계 트랜지스터(100)에서는, 소자 동작 시에 게이트 전극(150)의 단부(Edge)에 전계(Electric Field)가 집중될 때 항복 현상이 발생하는 것으로 보고되고 있다. 이때, 항복 전압은 게이트(Gate)와 드레인(Drain) 사이의 거리(Lgd)에 비례하여 결정되며, 따라서, 항복 전압을 높이기 위해서는 게이트와 드레인 사이의 거리(Lgd)를 일정 거리 이상을 유지할 필요가 있게 된다. 이로 인해, 전체 칩 사이즈(Chip Size)를 감소시키는데 어려움이 있을 수 있다. 이와 함께, 게이트 전극(150)의 단부에 전계가 집중될 때, AlGaN층의 표면을 따라 전자가 트래핑(trapping)되는 현상이 보고되고 있다. 상기 트랩핑된 전자에 기인하는 전계는 하부의 2DEG층의 밀도를 낮추는 역할을 함으로써, 트랜지스터의 턴온 전류가 감소되는 전류 붕괴(current collapse)현상을 발생시킬 수 있다. 이로 인해, 트랜지스터의 동작 신뢰성이 악화될 수 있다.
최근에는, 상술한 어려움을 극복하고 칩 사이즈를 감소시키기 위해, 소스 전극과 드레인 전극을 기판의 맞은편에 각각 배치하는 수직형 질화물계 트랜지스터가 제안되고 있다. 일 예로서, 미국공개특허 2012-0319127에서는, 상술한 수직형 질화물계 트랜지스터의 일종으로서, 전류구멍수직전자트랜지스터(current aperture vertical electron transistor, 이하, CAVET)가 기술되고 있다. 상기 CAVET에서는 소스 전극과 드레인 전극 사이에 전류 장벽층으로서 p형 GaN층을 배치시키고, 상기 p형 GaN층 사이의 개구(Aperture)를 통해 전류가 흐르도록 구성하고 있다.
하지만, 상술한 CAVET의 등장에도 불구하고, 질화물계 트랜지스터의 상용화를 위해서는, 소스 전극과 드레인 전극 사이의 누설 전류를 감소시키는 기술, 채널에서의 전하 이동도를 향상시키는 기술, 및 내부에서 발생하는 열에 대한 방출효율이 향상되는 기술 등에 대한 요청이 여전히 계속되고 있다.
특히, 수직형 트랜지스터는 동작저항을 감소시키기 위해 누설전류가 발생하고 이로 인해 게이트 전극에 전압을 인가하지 않아도 소스 드레인간 전류가 흐르는 노말리 온(Normally on) 특성이 나타나는 구조가 대부분이다. 하지만, 노말리 온 구조는 턴 오프 시에 게이트에 지속적으로 전압을 인가함으로써 발생하는 효율 저하 문제가 있기 때문에 게이트에 전압을 인가하지 않으면 소스 드레인간 전류가 흐르지 않는 노말리 오프(Normally off) 특성이면서 동작저항이 낮은 구조가 요구된다.
본 개시의 실시예는 채널 이동도를 향상시킬 수 있는 수직형 채널을 구비하는 질화물계 트랜지스터를 제공한다.
본 개시의 실시예는 내부의 열 전도도를 향상시킬 수 있는 수직형 채널을 구비하는 질화물계 트랜지스터를 제공한다.
본 개시의 실시예는 오프-상태에서 소스-드레인 전극간 누설 전류를 감소시킬 수 있는 수직형 채널을 구비하는 질화물계 트랜지스터를 제공한다.
본 개시의 실시예는 상술한 특성을 구비하는 수직형 채널의 질화물계 트랜지스터를 제조하는 방법을 제공한다.
상술한 해결하고자 하는 과제는 후술하는 본 개시의 실시 예를 통해 해결될 수 있으나, 이것은 하나의 실시예가 반드시 상기의 과제 전체를 해결하는 것으로 해석되지는 않는다. 즉, 후술하는 실시예들 중 일부 실시 예는 상기 과제를 전부 해결할 수 있으며, 다른 일부 실시 예는 상기 과제 중 일부분만을 해결할 수도 있다.
일 측면에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터가 개시된다. 상기 질화물계 트랜지스터는 제1 형으로 도핑된 제1 반도체층; 상기 제1 반도체층 상에 배치되는 제2 형으로 도핑된 제1 질화물계 제2 반도체층; 상기 제2 반도체층 상에 배치되는 제1 형으로 도핑된 제1 질화물계 제3 반도체층; 적어도 상기 제2 반도체층 및 상기 제3 반도체층을 관통하도록 형성되는 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제3 반도체층 상에 배치되는 제2 질화물계 제4 반도체층; 및 상기 제4 반도체층 상에 형성되는 게이트 전극을 포함한다. 상기 제4 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함한다.
다른 측면에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터가 개시된다. 상기 질화물계 트랜지스터는 제1 형으로 도핑된 제1 반도체층; 상기 제1 반도체층 상에 배치되는 제2 형으로 도핑된 제1 질화물계 제2 반도체층; 적어도 상기 제2 반도체층을 관통하도록 형성되는 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제2 반도체층 상에 배치되는 제2 질화물계 제3 반도체층; 및 상기 제3 반도체층 상에 형성되는 게이트 전극을 포함한다. 상기 제3 반도체층은 상기 제2 반도체층과 대비하여 다른 에너지 밴드갭을 가지는 질화물을 포함한다.
또다른 측면에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법이 개시된다. 상기 질화물계 트랜지스터의 제조 방법은, 기판 상에 제1 형으로 도핑된 제1 반도체층을 형성하는 공정; 상기 제1 반도체층 상부에 제2 형으로 도핑된 제1 질화물계 제2 반도체층 및 제1 형으로 도핑된 제1 질화물계 제3 반도체층을 순차적으로 형성하는 공정; 적어도 상기 제2 반도체층 및 상기 제3 반도체층을 관통하도록 트렌치를 형성하는 공정; 상기 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제3 반도체층 상에 배치되는 제2 질화물계 제4 반도체층을 형성하는 공정; 및 상기 제4 반도체층 상에 게이트 전극을 형성하는 공정을 포함하여 이루어진다. 이때, 상기 제4 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함한다. 일 예로서, Al을 포함하여 제2 및 제3 반도체층 보다 높은 밴드갭을 가질 수 있다.
또다른 측면에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법이 개시된다. 상기 질화물계 트랜지스터의 제조 방법은 기판 상에 제1 형으로 도핑된 제1 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제2 형으로 도핑된 제1 질화물계 제2 반도체층, 제1 형으로 도핑된 제1 질화물계 제3 반도체층 및 제2 질화물계 제4 반도체층을 순차적으로 형성하는 공정; 적어도 상기 제2 반도체층 내지 상기 제4 반도체층을 관통하도록 트렌치를 형성하는 공정; 상기 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제4 반도체층 상에 배치되는 제2 질화물계 제5 반도체층을 형성하는 공정; 및 상기 제5 반도체층 상에 게이트 전극을 형성하는 공정을 포함하여 이루어진다. 이때, 상기 제4 및 제5 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함한다. 일 예로서, Al을 포함하여 제2 및 제3 반도체층 보다 높은 밴드갭을 가질 수 있다.
일 실시 예에 따르면, 질화물계 반도체층간의 이종 접합을 통해 고농도 전하를 구비하는 2DEG층을 형성할 수 있으며, 이 경우, 고농도의 전하를 채널에서의 신호 전달에 이용함으로써, 캐리어 이동도를 향상시킬 수 있다.
일 실시 예에 따르면, 게이트 전압이 인가되지 않는 상태에서 수직형 채널을 따라 2DEG층의 형성을 억제시킴으로써, 노말리 오프(Normally off) 상태를 신뢰성 있게 유지하게 할 수 있다.
일 실시 예에 따르면, 종래의 사파이어층 보다 열전도도가 우수한 SiC 또는 GaN 등의 도전성 반도체층을 질화물계 트랜지스터에 채용할 수 있으며, 이 경우, 트랜지스터의 방열 기능을 개선시킬 수 있다.
일 실시 예에 따르면, 수직 방향으로 배치되는 GaN 층 및 SiC 층 사이에, 절연성 버퍼층을 배치시킬 수 있으며, 이 경우, 상기 절연성 버퍼층을 소스 전극과 드레인 전극 사이의 누설 전류에 대한 장벽층으로 기능하게 할 수 있다.
결론적으로, 수직형 채널을 구비하는 질화물계 트랜지스터에 있어서, 밴드갭이 다른 반도체층을 채널부와 게이트 전극 사이에 개재함으로써 2DEG를 구현하여 채널에서의 캐리어 이동도를 향상시킬 수 있으며, 수직형 구조에 전도성 반도체층을 이용하여 열 전도도를 향상시킬 수 있으며, 또는, 오프-상태에서 소스-드레인 전극간 누설 전류를 감소시킬 수 있게 된다.
상술한 바와 같은 발명의 효과는 하나의 실시예가 반드시 상기의 효과를 전부 나타내는 것으로 해석되지 않을 수 있다. 즉, 후술하는 실시예들 중 일부 실시 예는 상기 효과를 전부 발휘할 수 있으나, 다른 일부 실시 예는 상기 효과 중 일부분만 발휘할 수 있는 것으로 해석되어 질 수 있다.
도 1은 종래의 질화물계 트랜지스터의 일 예를 개략적으로 도시하는 단면도이다.
도 2는 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 3은 본 개시의 다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 4는 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 5는 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 6은 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 7은 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다.
도 8 내지 도 13은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 단면도이다.
도 14는 본 개시의 다른 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다.
본 명세서에서 일 요소가 다른 요소 '위' 또는 '아래'에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 '위' 또는 '아래'에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 본 명세서에서, '상부' 또는 '하부' 라는 용어는 관찰자의 시점에서 설정된 상대적인 개념으로, 관찰자의 시점이 달라지면, '상부' 가 '하부'를 의미할 수도 있고, '하부'가 '상부'를 의미할 수도 있다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 수직형 채널이라는 의미는, 소스 전극으로부터 드레인 전극으로의 전하의 전도가 상하 방향을 포함하는 방향으로 이루어지는 채널을 구비한다는 것을 의미할 수 있다. 따라서, 수직형 채널은 채널층이 기판 면과 같은 기준면에 대하여 수직으로 형성되는 경우뿐만 아니라, 상기 채널층이 상기 기준면에 대하여 소정의 각도로 경사진 경우를 모두 포함하는 의미로 사용될 수 있다. 경사도는 식각 공정에 따라 다르지만 GaN의 격자면에 따라 약 30 내지 90도를 가질 수 있다. 더 자세하게는 건식식각 또는 습식식각 했을 때 약 60 내지 70도의 경사면을 가질 수 있다.
본 명세서에서, 소스 전극 및 드레인 전극은 전류의 방향을 고려하여, 편의상 구분하여 명명한 것으로서, 인가되는 전압 극성의 변화에 의해 전류 방향이 변화하는 경우, 소스 전극은 드레인 전극을, 드레인 전극은 소스 전극을 의미할 수도 있다.
본 명세서에서, 제1 층과 제2 층 사이의 계면 영역이라 함은, 제1 층과 제2 층의 경계면 뿐만 아니라, 상기 경계면과 인접하는 제1 층 또는 제2 층의 소정 깊이로의 내부 영역을 포괄하는 것으로 해석될 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 수직형 채널을 구비하는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 2를 참조하면, 질화물계 트랜지스터(200)은 제1 반도체층(210), 제1 질화물계 제2 반도체층(220), 제1 질화물계 제3 반도체층(230), 트렌치(240)의 내벽을 따라 배치되는 동시에 트렌치(240) 외부의 제3 반도체층(230) 상에 배치되는 제2 질화물계 제4 반도체층(250), 및 게이트 전극(260)을 포함한다. 또한, 질화물계 트랜지스터(200)는 제4 반도체층(250)과 전기적으로 연결되는 소스 전극(280) 및 제1 반도체층(210)과 전기적으로 연결되는 드레인 전극(290)을 포함할 수 있다.
제1 반도체층(210)은 제1 형으로 도핑되어 전도성을 가지는 반도체 물질층일 수 있다. 제1 형은 도핑 타입을 의미하는 것으로, 반도체 물질층 내부에 유입되는 도펀트의 종류에 따라, 일 예로서, n형 또는 p형일 수 있다. 제1 반도체층(210)은 단결정으로 이루어진 에피층일 수 있다. 제1 반도체층(210)은 일 예로서, Si 층, SiC 층 또는 GaN 층일 수 있다.
일 실시 예에 의하면, 질화물계 트랜지스터의 제1 반도체층(210)으로 SiC층 또는 GaN을 채용할 수 있다. 이때, SiC층 또는 GaN층이 Si층일 경우와 대비하여 열전도도가 상대적으로 우수하므로, 제1 반도체층(210)층을 통한 방열 특성이 보다 향상될 수 있다.
제1 반도체층(210)은 도시된 바와 같이, 고농도의 제1 형으로 도핑된 제1-1 반도체층(210a) 및 제1-1 반도체층(210a) 상에 배치되는 저저항 버퍼층(210c), 저저항 버퍼층(210c) 상에서 제1-1 반도체층(210a)보다 노핑 농도가 낮은 제1-2 반도체층(210b)을 구비할 수 있다. 일 실시 예에 있어서, 제1-1 반도체층(210a)은 고농도 n형 SiC층 또는 GaN층 일 수 있으며, 제1-2 반도체층(210b)는 제1-1 반도체층(210a)보다 상대적으로 낮은 농도의 n형 SiC층 또는 GaN층 일 수 있다. 제1 반도체층(210)은, 트랜지스터 구동시에, 제1-2 반도체층(210b)으로부터 제1-1 반도체층(210a)를 거쳐서 드레인 전극(290)으로, 전자 이동이 가능하도록 구성될 수 있다. 제1-1 반도체층(210a) 및 제1-2 반도체층(210b) 중 적어도 하나는 기판(미도시) 상에서 에피 성장된 층일 수 있다. 제1-1 반도체층(210a)과 제1-2 반도체층(210b)사이에 배치되는 저저항 버퍼층은, 제1-1 반도체층(210a)과 제1-2 반도체층(210b)의 격자상수 차이를 완화시킬 수 있다.
몇몇 실시 예들에 있어서, 제1-1 반도체층(210a)은 SiC 또는 GaN 재질의 고농도 도핑된 전도성 기판으로서 제공될 수 있다. 상기 전도성 기판은 일 예로서, 기상성장법(Vapor phase epitaxy)이나 액상성장법(Ammono thermal Liquid phase epitaxy)으로 제작할 수 있으며 상기 공정 중 실리콘(Si), 마그네슘(Mg), 탄소(C), 철(Fe), 베릴륨(Be), 칼슘(Ca) 등과 같은 불순물을 이용하여 도핑할 수 있다. 이어서, 상대적으로 저농도로 도핑된 제1-2 반도체층(210b)는 상기 전도성 기판 상에서 에피 성장된 층일 수 있다. 상기 전도성 기판은 후면이 연마됨으로써, 소정의 두께를 가지는 제1-1 반도체층(210a)으로 형성될 수 있다.
몇몇 다른 실시 예들에 있어서, 제1-2 반도체층(210b)은 SiC 또는 GaN 재질에 대하여 도핑이 수행된 전도성 기판으로 제공될 수 있다. 상대적으로 고농도로 도핑된 제1-1 반도체층(210a)는 상기 전도성 기판의 일정 깊이의 영역에 고농도의 도펀트를 주입함으로써 형성될 수 있다. 이 경우, 제1-2 반도체층(210b)의 재질로 이루어진 전도성 기판 상에, 제2 반도체층(220), 제3 반도체층(230), 트렌치(240), 게이트 전극(260), 소스 전극(280)의 형성 공정 중 적어도 하나 이상의 공정이 진행된 후에, 상기 전도성 기판의 후면으로부터 도펀트 이온을 주입함으로써 상기 전도성 기판 내에 제1-1 반도체층(210a)을 형성할 수 있다.
제2 반도체층(220)이 제1 반도체층(210) 상부에 형성된다. 제2 반도체층(220)은 제1 질화물계 반도체 물질층일 수 있다. 제2 반도체층(220)은 일 예로서, AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물 반도체를 포함할 수 있다. 제2 반도체층(220)은 일 예로서, 에피 성장된 GaN층일 수 있다.
제2 반도체층(220)은 제1 반도체층(210)과 다른 유형의 도핑 타입인 제2 형으로 도핑될 수 있다. 즉, 제1 반도체층(210)이 n형으로 도핑되는 경우 제2 반도체층(220)은 p형으로 도핑될 수 있으며, 제1 반도체층(210)이 p형으로 도핑되는 경우 제2 반도체층(220)은 n형으로 도핑될 수 있다. 일 예로서, n형으로 도핑되는 경우, 도펀트는 실리콘(Si)이 적용될 수 있으며, p형으로 도핑되는 경우, 도펀트는 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 등이 적용될 수 있다.
몇몇 실시 예들에 따르면, 제1 반도체층(210)과 제2 반도체층(220) 사이에 절연성 버퍼층(215)이 배치될 수 있다. 절연성 버퍼층(215)은, 그 층에 인접한 상부층과 하부층이 서로 다른 종류의 반도체 물질로 이루어져 있음으로써 발생하는 격자 상수 불일치를 완화시키는 기능을 수행할 수 있다. 또한 상부층과 하부층이 동일 물질인 경우에도 상부층의 물성(quality)을 향상시키기 위해 형성할 수 있다. 절연성 버퍼층(215)은 일 예로서, AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 4성분계 질화물 반도체를 포함할 수 있고 상기 층이 다층으로 형성될 수도 있다. Al의 조성비가 높을수록 절연 특성이 강화 되지만 상부 인접층과의 격자상수 불일치 또한 커지기 때문에 Al의 조성비가 임계 두께 (critical thickness)를 넘지 않는 범위에서 900도 내지 1400도의 고온에서 성장한다. 추후 후술하는 바와 같이, 상기 절연성 버퍼층(215)은 소스 전극과 드레인 전극 사이에서 누설 전류를 차단하는 장벽층으로 기능할 수도 있다.
제3 반도체층(230)이 제2 반도체층(220) 상에 배치된다. 제3 반도체층(230)은 제2 반도체층(220)과 다른 유형의 도핑 타입인 제1형으로 도핑된 제1 질화물계 반도체층일 수 있다. 즉, 제2 반도체층(220)이 p형으로 도핑되는 경우 제3 반도체층(220)은 n형으로 도핑될 수 있다.
제3 반도체층(230)은 일 예로서, AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물 반도체를 포함할 수 있다.. 제3 반도체층(230)은 일 예로서, 에피 성장된 GaN층일 수 있다.
도면을 참조하면, 트렌치(240)가 적어도 제2 반도체층(220) 및 제3 반도체층(230)을 관통하도록 형성된다. 일 실시예에 따르면, 트렌치(240)의 바닥면이 제1 반도체층(210) 내부에 도달하도록 제3 반도체층(230), 제2 반도체층(220), 절연성 버퍼층(215) 및 제1-2 반도체층(210b)을 선택적으로 식각함으로써, 트렌치(240)가 형성될 수 있다. 도시된 바와 같이, 트렌치(240)의 측벽부는 바닥면과 실질적으로 수직하도록 형성될 수 있다.
제4 반도체층(250)이 트렌치(240)의 내벽을 따라 배치되는 동시에 트렌치(240) 외부의 제3 반도체층(230) 상에 배치될 수 있다. 제4 반도체층(250)은 제2 반도체층(220) 및 제3 반도체층(230)과 다른 종류의 제2 질화물계 반도체층일 수 있다. 제4 반도체층(250)은 제2 반도체층(220) 및 제3 반도체층(230)의 질화물이 가지는 에너지 밴드갭과 다른 에너지 밴드갭을 가지는 질화물을 포함할 수 있다. 상기 서로 다른 에너지 밴드갭을 갖는 질화물계 반도체층이 이종 접합될 때, 계면 영역에서는 2DEG층이 형성될 수 있다. 제4 반도체층(250)은 일 예로서, n형의 전도성을 가질 수 있다.
이하에서는, 일 실시 예로서, 제1 반도체층(210)이 n형 SiC층, 제2 반도체층(220)이 p형 GaN층, 제3 반도체층(230)이 n형 GaN층이고, 제4 반도체층(250)은 AlGaN층인 경우에 대하여 설명하도록 한다. 다만, 이하에서 설명하는 실시예는 본 개시의 사상을 보다 명확하게 설명하기 위해 예시된 것으로서, 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230) 및 제4 반도체층(250)으로서 이하의 실시 예와는 다른 다양한 질화물계 반도체층이 적용될 수도 있다. 즉, 제1 반도체층(210)이 n형 GaN층, 제2 반도체층(220)이 p형 GaN층, 제3 반도체층(230)이 n형 GaN층이고, 제4 반도체층(250)은 AlGaN층일 수도 있다. 또한, 제4 반도체층(250)은 AlGaN 외에도 AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물 반도체를 포함할 수 있다. 마찬 가지로 이하의 실시예와는 다르게 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230)이 제4 반도체층(250)보다 밴드갭이 크고 적층 방향이 [0 0 0 -1] 방향인 경우 2DEG 채널이 제4 반도체층(250) 측 계면에 형성될 수 도 있다.
도면을 참조하면, 트렌치(240) 외부의 제3 반도체층(230)과 제4 반도체층(250)의 계면 영역에는 2DEG층(245)이 형성될 수 있다. 제3 반도체층(230)인 GaN 층은 제4 반도체층(250)인 AlGaN층 보다 에너지 밴드갭이 작기 때문에, 이종 접합시 2DEG층은 접합 계면으로부터 제3 반도체층(230)의 내부 영역에 형성될 수 있다.
트렌치(240)의 측벽에 배치되는 제4 반도체층(250)의 부분은 측면 방향으로 제2 반도체(220) 및 제3 반도체층(230)과 접할 수 있다. 트렌치(250)의 측벽에 형성되는 제4 반도체층(250)의 부분은 트렌치(240)의 바닥면에 형성되는 제4 반도체층(250)의 부분 및 트렌치(240) 외부의 제3 반도체층(230) 상에 형성되는 제4 반도체층(250)의 부분보다 얇게 형성될 수 있다. 이때, 트렌치(240)의 측벽의 제4 반도체층(250)과 접하는 제2 반도체층(220) 및 제3 반도체층(230)의 계면 영역에는 2DEG이 형성되지 않는 2DEG 불연속 영역(A1)이 형성될 수 있다. 반드시 특정한 이론에 한정되어 설명되는 것은 아니지만, 제4 반도체층(250)인 AlGaN층의 두께가 충분히 얇은 경우, 접하는 제2 및 3 반도체층(220 230)인 GaN층과의 계면에서 압전분극 효과가 감소되어 2DEG층이 형성되지 않을 수 있다. 또는, 일반적으로, AlGaN층이 분극효과가 높은 GaN층의 c면 방향으로부터 성장되는 경우, 이에 수직하는 방향인 a면 또는 m면 방향은 분극효과가 낮거나 없을 수 있다. 이와 같이, 제4 반도체층(250)이 c면과 소정의 각도로 경사면에 형성되면 분극효과가 약화될 수 있다. 이에 따라 트렌치(250) 측벽의 제4 반도체층(250)과 접하는 제2 반도체층(220) 및 제3 반도체층(230)의 계면 영역에서는 2DEG층의 전자 농도가 낮거나 또는 2DEG층이 형성되지 않아 질화물계 트랜지스터(200)는 노멀리 오프(Normally off)를 구현할 수 있다. 또한, 제2 반도체층(220)이 p형으로 도핑된 GaN층이므로, 다수 캐리어인 홀이 작용하여 계면 영역의 전자를 재결합하는 효과를 발생시킬 수 있으므로, 제4 반도체층(250)과 접하는 제2 반도체층(220)의 계면 영역에는 2DEG층이 형성되지 않을 수 있다.
게이트 전극(260)이 적어도 트렌치(240) 내부의 제4 반도체층(250) 상에 형성될 수 있으며, 도시된 바와 같이, 트렌치(240) 내부를 메우도록 형성될 수 있다. 또한, 게이트 전극(260)은 트렌치(240) 내부를 메우고, 트렌치(240) 외부의 제4 반도체층(250) 상에 추가적으로 패턴 형태로 존재할 수 있다.
게이트 전극(260)은 제4 반도체층(250)과 쇼트키(schottky) 접합을 이루는 물질을 포함할 수 있다. 일 예로서, 게이트 전극(260)은 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 또는 이들의 조합을 포함하는 도펀트가 도핑된 p형 GaN 반도체를 포함할 수 있다. 다른 예로서, 게이트 전극(260)은 니켈(Ni), 금(Au), 타이타늄(Ti), 알루미늄(Al)등의 금속을 포함할 수 있다.
도시되는 실시예에서와 같이, 게이트 전극(260)과 제4 반도체층(250) 사이에 게이트 유전층(270)이 추가로 배치될 수 있다. 상기 게이트 유전층(270)이 배치되는 경우, 게이트 전극(260)은 상기 쇼트키 접합과 무관하게 다양한 전도체를 포함할 수 있다.
게이트 전극(260)은 질화물 트랜지스터(200)의 턴온 시에, 제4 반도체층(250)과 측면으로 접하는 제2 및 제3 반도체층(220, 230) 내에 수직형 채널을 형성할 수 있다. 상기 채널은 게이트 전압에 의해 상기 2DEG 불연속 영역(A1)을 극복하여, 제4 반도체층(250)과 제1 반도체층(210) 사이에서, 전하 전도의 통로로 기능할 수 있다. 즉, 본 개시의 실시 예에서는 게이트 전극(260)에 문턱 전압 이상의 전압이 인가될 때, 제2 및 제3 반도체층(220, 230) 내에 형성되는 상기 채널을 통하여, 턴온 동작이 이루어질 수 있다.
소스 전극(280)은 게이트 전극(260)과 물리적으로 이격하여 배치되며 제4 반도체층(250)과 접하도록 배치될 수 있다. 도시되지는 않았지만 다른 실시 예에서, 소스 전극(280)은 비아 패턴 등을 통해, 제3 반도체층(230)과 접하도록 배치될 수도 있다. 이때, 소스 전극(280)은 제3 반도체층(230) 내부에 형성된 2DEG층(245)과 접하도록 배치될 수 있다. 소스 전극(280)은 제3 반도체층(230) 또는 제4 반도체층(250)과 오믹 접합(ohmic contact)할 수 있는 물질을 포함할 수 있다. 소스 전극(280)은 일 예로서, 타이타늄(Ti), 알루이늄(Al), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 크롬(Cr), 백금(Pt), 금(Au), 은(Ag) 또는 이들의 조합을 포함할 수 있다.
드레인 전극(290)은 제1 반도체층(210) 하부에 배치됨으로써, 소스 전극(280)과 상하 방향으로 맞은 편에 배치될 수 있다. 드레인 전극(290)은 제1 반도체층(210)과 오믹 접합할 수 있는 물질을 포함할 수 있다. 드레인 전극(290)은 일 예로서, 타이타늄(Ti), 알루이늄(Al), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 크롬(Cr), 백금(Pt), 금(Au), 은(Ag) 또는 이들의 조합을 포함할 수 있다.
상술한 본 개시의 일 실시 예에 따르면, 게이트 전극(260)에 전압을 인가하지 않을 경우, 트렌치(240) 외부의 제4 반도체층(250)과 제3 반도체층(230) 사이의 계면 영역에 2DEG층(245)이 형성되는 반면에, 트렌치(240) 측벽의 제4 반도체층(250)과 제2 및 제3 반도체층(220, 230) 사이의 계면 영역에는 2DEG 불연속 영역(A1)이 형성됨으로써, 노말리 오프 (Normally off) 상태를 유지할 수 있다.
게이트 전극(260)에 문턱 전압 이상의 전압이 인가될 경우, 2DEG 불연속 영역(A1)을 커버하도록 제2 및 제3 반도체층(220, 230) 내에 수직형 채널이 형성되어, 전하가 상기 채널을 통해 전도될 수 있다. 상기 채널을 통과한 전하는 제4 반도체층(250), 제1-2 반도체층(210b), 제1-1 반도체층(210a)를 통과하여 드레인 전극(290)으로 이동하게 된다. 도 2에 표기된 화살표(EF)는 상술한 턴온 상태에서의 전하의 이동 경로를 나타내고 있다. 절연성 버퍼층(215)는 제1 반도체층(210)과 제2 반도체층(220) 사이에 배치되어, 채널을 통하지 않은 상태로 소스 전극(280) 하부 영역을 경유하여 드레인 전극(280)까지 전도하는 누설 전류를 차단하는 기능을 수행할 수 있다.
이와 같이, 본 실시 예에서는, 질화물계 반도체층간의 이종 접합을 통해 형성되는 2DEG층(245) 내의 고농도의 전하를 신호 전달에 이용하되, 게이트 전압(260)이 인가되지 않는 상태에서는 노말리 오프 상태를 신뢰성 있게 유지하도록 할 수 있다. 반면에, 턴온 상태에서는 상기 수직형 채널을 통해 상기 고농도의 전하가 전도되도록 할 수 있다. 또한, 본 실시 예에서는 Si 층보다 열전도도가 우수한 SiC층 또는 GaN층을 제1 반도체층(210)으로 채용함으로써, 트랜지스터 내부에서 발생한 열을 보다 효율적으로 외부로 방출할 수 있게 할 수 있다. 결론적으로, 수직형 채널을 구비하는 질화물계 트랜지스터에 있어서, 채널 이동도를 향상시킬 수 있으며, 또는 열 전도도를 향상시킬 수 있으며, 또는, 오프-상태에서 소스-드레인 전극간 누설 전류를 감소시킬 수 있게 된다.
도 3은 본 개시의 다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 질화물계 트랜지스터(300)는 트렌치(242)의 측면이 경사를 갖는 것을 제외하고는 도 2와 관련하여 상술한 질화물계 트랜지스터(200)와 실질적으로 동일하다. 도 3에 도시된 바와 같이, 트렌치(242)를 경사지게 형성함으로써, 도 2의 질화물계 트랜지스터(200)와 대비하여 2DEG 층이 형성되는 영역을 증가시킬 수 있다. 상기 경사도는 바닥면을 기준으로 트렌치의 측면이 약 30 내지 90도를 가질 수 있다. 더 자세하게는 건식식각 또는 습식식각 했을 때 약 60 내지 70도의 경사도를 가질 수 있다.
반드시 특정한 이론에 한정하여 설명되는 것은 아니지만, 트렌치(242)가 경사진 형태를 가지는 경우, 경사면을 따라 형성되는 제4 반도체층(250)과 제2 및 제3 반도체층(220, 230) 사이의 계면 영역에서의 자발 분극과 압전 분극의 효과는 수직 형태의 트렌치(240)인 경우와 대비하여 상대적으로 강하게 작용할 수 있다. 따라서, 트렌치(242)의 측벽(A2)에 있어서, 제4 반도체층(250)의 두께가 상대적으로 얇은 영역을 제외한 경사 영역에서 2DEG층이 추가로 형성될 수 있다. 또는, 상기 경사 영역의 2DEG 불연속 영역(A2)에 수직형 채널을 형성하기 위해 게이트 전극에 인가되는 전압이 감소될 수 있다.
도 4는 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 4를 참조하면, 질화물계 트랜지스터(400)는 소스 전극(282)이 제4 반도체층(250)을 적어도 관통하여 제3 반도체층(230)과 측면으로 접하도록 배치되는 것을 제외하고는, 도 2 또는 도 3과 관련하여 상술한 질화물계 트랜지스터(200, 300)와 실질적으로 동일하다. 소스 전극(282)이 제3 반도체층(230)의 측면과 접하도록 배치됨으로써, 소스 전극(282)은 제3 반도체층(230)의 내부 영역에 형성되는 2DEG층(245)와 접할 수 있다.
도 5는 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 5를 참조하면, 질화물계 트랜지스터(500)는 제2 반도체층(220) 상에 제4 반도체층(250)이 바로 형성되며, 도 2 내지 도 4의 질화물계 트랜지스터(200, 300, 400)와 대비하여, 제3 반도체층(230)을 구비하지 않는다.
본 실시 예에서는, 제4 반도체층(250)인 AlGaN층과 제2 반도체층(220)인 p형 GaN층 사이의 계면 영역에 2DEG층이 형성되지 않는다. 반드시 특정한 이론에 한정되어 설명되는 것은 아니지만, p형 GaN층 내의 다수 캐리어인 홀이 계면 영역의 전자를 재결합하는 역할을 수행함으로써, 2DEG층이 형성되는 것을 억제할 수 있다. 본 실시 예에서는, 게이트 전극(260)에 문턱전압 이상의 전압이 인가될 때, 트렌치(240)의 측벽을 따라 제2 반도체층(220) 내부에 채널이 형성되고, 상기 채널을 따라 소스 전극(280)으로부터 드레인 전극(290)으로 전하가 전도될 수 있다.
도 6은 본 개시의 또다른 실시 예에 따르는 질화물계 트랜지스터를 개략적으로 나타내는 단면도이다. 도 6을 참조하면, 질화물계 트랜지스터(600)는 드레인 전극(295)이 제1 반도체층(210) 하부에 배치되지 않고, 패터닝된 제1 반도체층(210)상에 배치되는 것을 제외하고는 도 2 내지 도 4와 관련하여 상술한 질화물계 트랜지스터(200, 300, 400)와 실질적으로 동일하다. 도시된 바와 같이, 드레인 전극(295)는 패터닝된 제1-2 반도체층(210b) 상에 배치될 수 있다. 또는 도시되지는 않았지만, 드레인 전극(295)는 패터닝된 제1-1 반도체층(210a) 상에 배치될 수도 있다. 이와 같이, 도 6의 질화물계 트랜지스터(600)는 세미(semi)-수직형의 트랜지스터 구조일 수 있다.
도 7은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 순서도이다. 도 8 내지 도 13은 본 개시의 일 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 단면도이다.
도 7의 710 블록 및 도 8을 참조하면, 제1 형으로 도핑된 제1 반도체층(210)을 준비한다. 이를 위해, 도 8을 참조하면, 먼저 기판(205)을 제공한다. 기판(205)은 사파이어 기판, GaN 기판, SiC 기판, Si 기판, AlN 기판 등과 같은 성장 기판일 수 있다. 제1 반도체층(210)은 n형 또는 p형으로 도핑된 반도체층일 수 있다. 일 실시 예에 따르면, 기판(205)상에, 고농도의 n형 도핑된 제1-1 반도체층(210a)을 형성할 수 있다. 이어서, 저저항 버퍼층(210c)을 형성할 수 있으며, 저저항 버퍼층(210c) 상에 제1-1 반도체층(210a)보다 노핑 농도가 낮은 n형의 제1-2 반도체층(210b)를 형성할 수 있다.저저항 버퍼층은 제1-1 반도체층(210a)과 제1-2 반도체층(210b) 사이의 격자상수 차이를 완화시키는 역할을 수행할 수 있다.
일 실시 예에 있어서, 기판(205)는 사파이어 기판 또는 AlN 기판과 같은 절연성 기판일 수 있으며, 제1-1 반도체층(210a)은 고농도로 도핑된 GaN층일 수 있으며, 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 GaN층일 수 있다. 도시되지는 않았지만, 기판(205)과 제1-1 반도체층(210a) 사이에는 격자상수 차이를 완화시킬 버퍼층이 형성될 수 있다.
다른 실시 예에 있어서, 기판(205)은 SiC 기판 또는 GaN 기판과 같이 전도성 기판일 수 있다. 제1-1 반도체층(210a)은 고농도로 도핑된 SiC층 또는 GaN층일 수 있으며, 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 SiC 기판 또는 GaN층일 수 있다.
이어서, 절연성 버퍼층(215)를 제1-2 반도체층(210b) 상에 형성할 수 있다. 절연성 버퍼층(215)은 일 예로서, AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물 반도체를 포함할 수 있다. 일 예로서, 절연성 버퍼층(215)은 AlN층 또는 고저항의 GaN층일 수 있다. 절연성 버퍼층(215)은, 제1 반도체층(210)과 제2 반도체층(220) 사이에서 격자 상수 불일치를 완화시키는 기능을 수행할 수 있다.
제1 반도체층(210) 및 절연성 버퍼층(215)을 형성하는 방법은 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 적용할 수 있다.
도 7의 720 블록 및 도 9를 참조하면, 제1 반도체층(210) 상부에 제2 형으로 도핑된 제1 질화물계 제2 반도체층(220) 및 제1 형으로 도핑된 제1 질화물계 제3 반도체층(230)을 순차적으로 형성한다.
구체적으로, 도 9를 참조하면, 절연성 버퍼층(215) 상에 제2 반도체층(220)을 형성하고, 제2 반도체층(220) 상에 제3 반도체층(230)을 형성한다. 제2 반도체층(220) 및 제3 반도체층(230)은 일 예로서, AlxInyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물 반도체를 포함할 수 있다.. 또한, 제2 반도체층(220) 및 제3 반도체층(230)은 서로 다른 도핑 타입으로 도핑될 수 있다. 상기 제1 형 또는 상기 제2 형은 n형 또는 p형일 수 있다. 일 예로서, n형으로 도핑되는 경우, 도펀트는 실리콘(Si)이 적용될 수 있으며, p형으로 도핑되는 경우, 도펀트는 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 등이 적용될 수 있다. 제2 반도체층(220) 및 제3 반도체층(230)을 형성하는 방법은 일 예로서, 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 적용할 수 있다. 일 실시 예에 있어서, 제1 반도체층(210)이 n형 SiC층 또는 n형 GaN층인 경우, 제2 반도체층(220)은 p형 GaN층, 제3 반도체층(230)은 n형 GaN층일 수 있다.
도 7의 730 블록 및 도 10을 참조하면, 적어도 제2 반도체층(220) 및 제3 반도체층(230)을 관통하도록 트렌치(240)를 형성한다. 일 실시예에 따르면, 트렌치(240)의 바닥면이 제1 반도체층(210) 내부에 도달하도록 제3 반도체층(230), 제2 반도체층(220), 절연성 버퍼층(215) 및 제1-2 반도체층(210b)을 선택적으로 식각함으로써, 트렌치(240)를 형성할 수 있다. 도시된 바와 같이, 트렌치(240)의 측벽부는 바닥면과 실질적으로 수직하도록 형성될 수 있다. 또는, 도 3의 질화물계 트랜지스터(300)에서와 같이, 트렌치(240)의 측벽부는 바닥면과 소정의 각도를 이루도록 경사지게 형성될 수 있다. 트렌치(240)를 형성하는 방법은 일 예로서, 건식 식각, 습식 식각 또는 이들의 결합을 적용할 수 있다.
도 7의 740 블록 및 도 11을 참조하면, 트렌치(240)의 내벽을 따라 배치되는 동시에 트렌치(240) 외부의 제3 반도체층(230) 상에 배치되는 제2 질화물계 제4 반도체층(250)을 형성한다. 제4 반도체층(250)은 제2 반도체층(220) 및 제3 반도체층(230)과 다른 종류의 제2 질화물계 반도체층일 수 있다. 제4 반도체층(250)은 제2 반도체층(220) 및 제3 반도체층(230)의 질화물이 가지는 에너지 밴드갭과 다른 에너지 밴드갭을 가지는 질화물을 포함할 수 있다. 제4 반도체층(250)은 일 예로서, n형의 전도성을 가질 수 있다. 일 실시 예에 있어서, 제2 반도체층(220)이 p형 GaN층, 제3 반도체층(230)이 n형 GaN층인 경우, 제4 반도체층(250)은 AlGaN층일 수 있다.
제2 질화물계 제4 반도체층(250)을 형성하는 방법은 일 예로서, 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 적용할 수 있다. 이때, 온도와 같은 공정 조건을 제어함으로써, 트렌치(240)의 측벽부에 형성되는 제4 반도체층(250)의 부분을, 트렌치(240)의 바닥면 및 트렌치(240) 외부의 제3 반도체층(230) 상에 형성되는 제4 반도체층(250)의 부분보다 얇게 형성할 수 있다.
도면을 참조하면, 트렌치(240) 외부의 제3 반도체층(230)과 제4 반도체층(250)의 계면 영역에는 2DEG층(245)이 형성될 수 있다. 제3 반도체층(230)인 GaN 층은 제4 반도체층(250)인 AlGaN층 보다 에너지 밴드갭이 작기 때문에, 이종 접합시 2DEG층은 접합 계면으로부터 제3 반도체층(230)의 내부 영역에 형성될 수 있다. 트렌치(240)의 측벽에 배치되는 제4 반도체층(250)의 부분과 제2 및 제3 반도체층(220 230) 사이의 계면 영역에는 2DEG층이 형성되지 않을 수 있다. 트렌치(250)의 측벽에 형성되는 제4 반도체층(250)의 부분이 트렌치(240) 외부의 제3 반도체층(230) 상에 형성되는 제4 반도체층(250)의 부분보다 얇게 형성되어, AlGaN층 및 GaN층 사이의 압전분극 효과가 감소될 수 있기 때문이다. 또는, AlGaN층을, 분극효과가 낮은 a면 또는 m면 방향으로 GaN층과 접하도록 트렌치(250) 측벽에 형성함으로써, AlGaN층 및 GaN층 사이의 압전분극 효과가 감소될 수 있기 때문이다.
도 7의 750 블록 및 도 12를 참조하면, 제4 반도체층(250) 상에 게이트 전극(260)을 형성한다. 구체적으로, 도 12를 참조하면, 트렌치(240)를 따라 제4 반도체층(250) 상에 게이트 유전층(270)을 형성한다. 이어서, 게이트 유전층(270) 상에, 게이트 도전층을 형성하고 상기 게이트 도전층을 패터닝함으로써, 게이트 전극(260)을 형성할 수 있다. 상기 게이트 도전층을 형성하는 공정은 일 예로서, 유기금속화학기상증착법, 스퍼터링법 등과 같은 방법을 적용할 수 있다
게이트 전극(260)은 일 예로서, 금속층으로 이루어질 수 있다. 몇몇 실시 예에서, 게이트 유전층(270)은 생략될 수 있으며, 이경우, 게이트 전극(260)은 제4 반도체층(250)과 쇼트키(schottky) 접합을 이루는 물질을 포함할 수 있다. 일 예로서, 게이트 전극(260)은 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 또는 이들의 조합을 포함하는 도펀트가 도핑된 p형 GaN 반도체를 포함할 수 있다. 다른 예로서, 게이트 전극(260)은 니켈(Ni), 금(Au), 타이타늄(Ti), 알루미늄(Al)등의 금속을 포함할 수 있다.
도 13을 참조하면, 제4 반도체층(250) 상에 소스 전극(280)을 형성할 수 있다. 소스 전극(280)은 게이트 전극(260)과 물리적으로 이격하여 배치되며 제4 반도체층(250)과 접하도록 형성될 수 있다. 도시되지는 않았지만 다른 실시 예에서, 소스 전극(280)이 비아 패턴 등을 통해, 제3 반도체층(230)과 직접 접하도록 형성될 수도 있다. 이때, 소스 전극(280)은 제3 반도체층(230) 내부에 형성된 2DEG층(245)과 접하도록 형성될 수 있다. 즉, 소소 전극(280)은 제3 반도체층(230) 또는 제4 반도체층(250)과 오믹 접합을 이룰 수 있다. 소스 전극(280)은 일 예로서, 타이타늄(Ti), 알루이늄(Al), 팔라듐(Pd), 텅스텐(W) , 니켈(Ni), 크롬(Cr), 백금(Pt), 금(Au), 은(Ag)또는 이들의 조합을 포함할 수 있다.
도시되지는 않았지만, 몇몇 실시 예들에서, 제3 반도체층(230) 및 제4 반도체층(250)을 선택적으로 식각한 후에, 소스 전극을 형성할 수도 있다. 이로서, 도 4에 도시되는 질화물계 트랜지스터(400)의 소스 전극(282)을 형성할 수 있다.도면을 다시 참조하면, 기판(205)을 제1-1 반도체층(210a)과의 경계면에서 분리하고, 제1-1 반도체층(210a) 상에 드레인 전극(290)을 형성할 수 있다. 상기 기판(205)을 분리하는 공정은 일 예로서, 화학적 식각 방법(chemical lift off) 또는 레이저 리프트-오프(chemical lift off) 공정을 적용할 수 있다. 드레인 전극(280)은 제1-1 반도체층(210a)과 오믹 접합을 이룰 수 있다. 드레인 전극(280)은 일 예로서, 타이타늄(Ti), 알루이늄(Al), 팔라듐(Pd), 텅스텐(W) , 니켈(Ni), 크롬(Cr), 백금(Pt), 금(Au), 은(Ag) 또는 이들의 조합을 포함할 수 있다. 다만, 기판(205)이 SiC 기판 또는 GaN 기판 같은 도전성 반도체 기판인 경우 기판(205)이 제거되지 않을 수 있다. 또는 기판(205)의 후면을 연마시켜 소정의 두께에 대해서만 제거될 수도 있다.
소스 전극(280) 및 드레인 전극(290)을 형성하는 공정은 일 예로서, 유기금속화학기상증착법, 스퍼터링법 등과 같은 방법을 적용할 수 있다. 상술한 공정을 통하여 수직형 채널을 구비하는 질화물계 트랜지스터를 제조할 수 있다.
몇몇 다른 실시 예들에 있어서는, 드레인 전극(290)을 제1 반도체층(210) 하부에 형성하지 않고, 패터닝된 제1 반도체층(210)상에 배치되도록 형성할 수 있다. 이로서, 도 6과 관련하여 상술한 질화물계 트랜지스터(600)의 드레인 전극(295)를 형성할 수 있다.
도시된 것과는 다른 몇몇 실시 예들에 있어서, 도 8에 도시된 기판(205)이 배제될 수 있다. 일 실시 예에 있어서, 고농도로 도핑된 제1-1 반도체층(210a)의 재질로 이루어지는 전도성 기판을 직접 준비하고, 상기 전도성 기판 상에 상대적으로 저농도의 제1-2 반도체층(210b)을 성장시킬 수 있다. 이 경우, 제1-1 반도체층(210a)과 제1-2 반도체층(210b)사이에 격자상수 차이를 완화시킬 저저항 버퍼층을 형성시킬 수도 있다. 고농도의 제1-1 반도체층(210a)의 재질로 이루어지는 전도성 기판은 기상성장법(Vapor phase epitaxy)나 액상성장법 (Ammono thermal, Liquid phase epitaxy)으로 제작할 수 있으며 상기 공정 중 실리콘(Si), 마그네슘(Mg), 탄소(C), 철(Fe), 베릴륨(Be), 칼슘(Ca) 같은 불순물을 이용하여 도핑할 수 있다. 후속 공정에서, 상기 전도성 기판은 상부 반도체 구조를 지지할 수 있는 최소 두께로 후면이 연마된 후에, 연마된 전도성 기판 상에 드레인 전극(290)이 형성될 수 있다. 일 예로서, 상기 전도성 기판으로 GaN 기판 또는 SiC 기판을 적용할 수 있다. 따라서, 제1-1 반도체층(210a)은 고농도로 도핑된 GaN층 또는 SiC층일 수 있다. 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 GaN층 또는 SiC층일 수 있다. 또한 기판 두께는 100~150 um 의 두께일 수 있다.
도 8에 도시되는 기판(105)이 배제되는 다른 실시 예에 따르면, 먼저, 상대적으로 저농도의 제1-2 반도체층(210b)의 재질로 이루어지는 전도성 기판을 직접 준비하고, 상기 전도성 기판의 일정 깊이의 영역에 상대적으로 고농도의 도펀트를 주입하여 제1-1 반도체층(210a)을 형성할 수도 있다. 이 경우, 제1-2 반도체층(210b)의 재질로 이루어진 전도성 기판 상에, 제2 반도체층(220), 제3 반도체층(230), 트렌치(240), 제4 반도체층(250), 게이트 전극(260), 소스 전극(280)의 형성 공정 중 적어도 하나 이상의 공정을 진행한 후에, 상기 전도성 기판의 후면으로부터 고농도의 도펀트를 주입시킴으로써 제1-1 반도체층(210a)을 형성할 수 있다. 일 예로서, 상기 전도성 기판은 도펀트가 도핑된 GaN 기판 또는 SiC 기판을 적용할 수 있다. 따라서, 제1-1 반도체층(210a)은 고농도의 도펀트가 도핑된 GaN층 또는 SiC 층일 수 있다. 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 GaN층 또는 SiC 층일 수 있다.
도시된 것과는 다른 몇몇 실시 예들에 있어서, 기판(105)는 사파이어, AlN 과 같은 비전도성 기판을 채용하고, 상기 비전도성 기판 상에서 도 8 내지 도 13의 적층 공정을 수행한 후에, 기판(105)을 제거한다. 기판(105)이 제거된 제1-1 반도체층(210a) 상에 약 100 내지 150μm 두께의 전도성 지지체(미도시)를 부착시키고, 상기 전도성 지지체 상에 상대적으로 얇은 수μm 두께의 드레인 전극(290)을 형성하여 제작할 수 있다. 도 14는 본 개시의 다른 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 순서도이다. 도 15 내지 도 20은 본 개시의 다른 실시 예에 따르는 질화물계 트랜지스터의 제조 방법을 개략적으로 나타내는 단면도이다. 이하에서는 본 실시예의 제조 방법을 도 7 내지 도 13의 실시 예의 제조 방법과 비교하여 차별되는 부분을 중심으로 기술하기로 한다.
도 14의 1410 블록 및 도 15를 참조하면, 제1 형으로 도핑된 제1 반도체층(210)을 준비한다. 도 15를 참조하면, 기판(205)이 제공된다. 기판(205) 상에 제1-1 반도체층(210a), 저저항 버퍼층(210c) 및 제1-2 반도체층(210b)이 순차적으로 형성될 수 있다. 저저항 버퍼층(210c)는 제1-1 반도체층(210a) 및 제1-2 반도체층(210b) 사이의 격자상수 차이를 완화시킬 수 있다. 도 14의 1420 블록 및 도 16을 참조하면, 제1 반도체층(210) 상부에 제2 형으로 도핑된 제1 질화물계 제2 반도체층(220), 제1 형으로 도핑된 제1 질화물계 제3 반도체층(230) 및 제2 질화물계 제4 반도체층(250)을 순차적으로 형성한다. 도시된 바와 같이, 제1 반도체층(210)과 제2 반도체층(220) 사이에는 절연성 버퍼층(215)를 형성한다. 제3 반도체층(230)과 제4 반도체층(250)의 계면 영역에는 2DEG층(245)이 형성될 수 있다.
도 14의 1430 블록 및 도 17을 참조하면, 적어도 상기 제2 반도체층(220) 내지 제4 반도체층(250)을 관통하도록 트렌치(244)를 형성한다. 트렌치(242)는 바닥면이 제1-2 반도체층(210b) 내부에 위치하도록, 제4 반도체층(250), 제3 반도체층(230), 제2 반도체층(220), 절연성 버퍼층(215) 및 제1-2 반도체층(210b)을 선택적으로 식각함으로써 형성할 수 있다.
도 14의 1440 블록 및 도 18을 참조하면, 트렌치(242)의 내벽을 따라 배치되는 동시에 트렌치(242) 외부의 제4 반도체층(250) 상에 배치되는 제2 질화물계 제5 반도체층(255)을 형성한다. 제5 반도체층(255)은 제4 반도체층(250)과 실질적으로 동일한 질화물계 반도체층일 수 있다. 즉, 제4 및 제5 반도체층(255)은 AlGaN층일 수 있다. 따라서, 제4 및 제5 반도체층(250, 255)은 상기 제2 및 제3 반도체층(220, 230)과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함할 수 있다. 일 실시 예에 의하면, 제1 반도체층(210)은 n형으로 도핑된 SiC층, 제2 반도체층(220)은 p형으로 도핑된 GaN층, 제3 반도체층(230)은 n형으로 도핑된 GaN층, 제4 반도체층(250) 및 제5 반도체층(255)는 AlGaN층일 수 있다.
도 14의 1450 블록 및 도 19를 참조하면, 제5 반도체층(255)상에 게이트 전극(260)을 형성한다. 제5 반도체층(255)과 게이트 전극(260) 사이에는 게이트 유전층(270)을 형성할 수 있다.
이어서, 도 20을 참조하면, 제5 반도체층(255) 상에 소스 전극(280)을 형성할 수 있다. 소스 전극(280)은 제5 반도체층(255)과 오믹 접합을 이룰 수 있다. 이어서, 기판(205)을 제1-1 반도체층(210a)과의 경계면에서 분리하고, 제1-1 반도체층(210a) 상에 드레인 전극(290)을 형성할 수 있다.
도시된 것과는 다른 몇몇 실시 예들에 있어서, 도 15에 도시된 기판(205)이 배제될 수 있다. 일 실시 예에 있어서, 고농도로 도핑된 제1-1 반도체층(210a)으로 이루어지는 전도성 기판을 직접 준비하고, 상기 전도성 기판 상에 상대적으로 저농도의 제1-2 반도체층(210b)을 형성할 수 있다. 이 경우, 제1-1 반도체층(210a)과 제1-2 반도체층(210b)사이에도 격자상수 차이를 완화시킬 저저항 버퍼층을 형성시킬 수 있다. 고농도의 제1-1 반도체층(210a)으로 이루어지는 전도성 기판은 기상성장법(Vapor phase epitaxy)나 액상성장법 (Ammono thermal, Liquid phase epitaxy)으로 제작할 수 있으며 상기 공정 중 실리콘(Si), 마그네슘(Mg), 탄소(C), 철(Fe), 베릴륨(Be), 칼슘(Ca) 같은 불순물을 이용하여 도핑할 수 있다. 후속 공정에서, 상기 전도성 기판은 상부 적층구조를 지지할 수 있는 최소 두께로 연마된 후에 연마된 전도성 기판 상에 드레인 전극(290)이 형성될 수 있다. 일 예로서, 상기 전도성 기판은 GaN 기판 또는 SiC 기판이 적용될 수 있다. 따라서, 제1-1 반도체층(210a)은 고농도로 도핑된 GaN층 또는 SiC 층일 수 있다. 또한 기판 두께는 100~150um 일 수 있다. 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 GaN층 또는 SiC 층일 수 있다.
도 15에 도시된 기판(105)이 배제되는 다른 실시 예에 따르면, 먼저, 상대적으로 저농도로 도핑된 제1-2 반도체층(210b)으로 이루어지는 전도성 기판을 직접 준비하고, 상기 전도성 기판의 일정 깊이의 영역에 상대적으로 고농도의 도펀트를 주입하여 제1-1 반도체층(210a)을 형성할 수도 있다. 이 경우, 제1-2 반도체층(210b)의 재질로 이루어진 전도성 기판 상에, 제2 반도체층(220), 제4 반도체층(250), 트렌치(240), 게이트 전극(260), 소스 전극(280)의 형성 공정 중 적어도 하나 이상의 공정을 진행한 후에, 후면으로부터 고농도의 도펀트를 주입시킴으로써 제1-1 반도체층(210a)을 형성할 수 있다. 일 예로서, 상기 전도성 기판으로 도펀트가 도핑된 GaN 기판 또는 SiC 기판을 적용할 수 있다. 따라서, 제1-1 반도체층(210a)은 고농도의 도펀트가 도핑된 GaN층 또는 SiC 층, 제1-2 반도체층(210b)는 상대적으로 저농도로 도핑된 GaN층 또는 SiC 층일 수 있다.
도시된 것과는 다른 몇몇 실시 예들에 있어서, 기판(105)으로서, 사파이어, AlN와 같은 비전도성 기판을 채용하고, 상기 비전도성 기판 상에서 도 15 내지 도 20의 적층 공정을 수행한 후에, 기판(105)을 제거한다. 기판(105)이 제거된 제1-1 반도체층(210a) 상에 약 100 내지 150μm 두께의 전도성 지지체(미도시)를 부착시키고, 상기 전도성 지지체 상에 상대적으로 얇은 수μm 두께의 드레인 전극(290)을 형성하여 제작할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 200 300 400 500 600 .... 질화물계 트랜지스터,
110: 언도프(undoped) GaN 반도체층, 120: AlGaN 반도체층, 125: 2DEG층, 130: 소스 전극, 140: 드레인 전극, 150: 게이트 전극,
205: 기판, 210: 제1 반도체층, 210a: 제1-1 반도체층, 210b: 제1-2 반도체층, 215: 절연성 버퍼층, 220: 제2 반도체층, 230: 제3 반도체층, 245: 2DEG층, 240, 242, 244: 트렌치, 250: 제4 반도체층, 255: 제5 반도체층, 260: 게이트 전극, 270: 게이트 유전층, 280: 소스 전극, 290: 드레인 전극.

Claims (32)

  1. 제1 형으로 도핑된 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 형으로 도핑된 제1 질화물계 제2 반도체층;
    상기 제2 반도체층 상에 배치되는 제1 형으로 도핑된 제1 질화물계 제3 반도체층;
    적어도 상기 제2 반도체층 및 상기 제3 반도체층을 관통하도록 형성되는 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제3 반도체층 상에 배치되는 제2 질화물계 제4 반도체층; 및
    상기 제4 반도체층 상에 형성되는 게이트 전극을 포함하되,
    상기 제4 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  2. 제1 항에 있어서,
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 절연성 버퍼층을 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  3. 제1 항에 있어서,
    상기 제1 반도체층과 전기적으로 연결되는 드레인 전극 및 상기 제3 반도체층과 전기적으로 연결되는 소스 전극을 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  4. 제1 항에 있어서,
    상기 제3 반도체층과 상기 제4 반도체층의 계면 영역에서 이종 접합에 의해 형성되는 2DEG층을 더 포함하되,
    상기 트렌치 내벽의 상기 제4 반도체층 및 상기 제3 반도체층의 계면 영역에서의 2DEG층의 전자 농도가 상기 트렌치 외부의 상기 제4 반도체층과 상기 제3 반도체층의 계면 영역에서 형성되는 2DEG층의 전자 농도보다 낮은
    수직형 채널을 구비하는 질화물계 트랜지스터.
  5. 제4 항에 있어서,
    상기 트렌치 내벽의 상기 제4 반도체층 및 상기 제3 반도체층의 계면 영역에서 2DEG이 형성되지 않는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  6. 제1 항에 있어서,
    상기 트렌치의 측벽부는 상기 트렌치의 바닥면과 소정의 각도로 경사를 이루는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  7. 제1 항에 있어서,
    상기 트렌치의 측벽부는 상기 트렌치의 바닥면과 60 내지 70도의 각도로 경사를 이루는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  8. 제1 항에 있어서,
    상기 게이트 전극은, 턴온 시에, 상기 트렌치의 측벽의 상기 제4 반도체층과 상기 제2 및 제3 반도체층의 계면 영역에 채널층을 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  9. 제1 항에 있어서,
    상기 게이트 전극은
    상기 트렌치의 내부를 채우도록 배치되는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  10. 제1 항에 있어서,
    상기 게이트 전극은
    상기 제4 반도체층과 쇼트키 접합을 이루는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  11. 제1 항에 있어서,
    상기 제4 반도체층과 상기 게이트 전극 사이에 배치되는 게이트 유전층을 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  12. 제1 항에 있어서,
    상기 제1 반도체층은 n형으로 도핑된 SiC층이고,
    상기 제2 반도체층은 p형으로 도핑된 GaN층이고,
    상기 제3 반도체층은 n형으로 도핑된 GaN층이고,
    상기 제4 반도체층은 AlGaN층인
    수직형 채널을 구비하는 질화물계 트랜지스터.
  13. 제1 형으로 도핑된 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 형으로 도핑된 제1 질화물계 제2 반도체층;
    적어도 상기 제2 반도체층을 관통하도록 형성되는 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제2 반도체층 상에 배치되는 제2 질화물계 제3 반도체층; 및
    상기 제3 반도체층 상에 형성되는 게이트 전극을 포함하되,
    상기 제3 반도체층은 상기 제2 반도체층과 대비하여 다른 에너지 밴드갭을 가지는 질화물을 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  14. 제13 항에 있어서,
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 절연성 버퍼층을 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  15. 제13 항에 있어서,
    상기 제1 반도체층과 전기적으로 연결되는 드레인 전극 및 상기 제3 반도체층과 전기적으로 연결되는 소스 전극을 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  16. 제13 항에 있어서,
    상기 제1 반도체층은 n형으로 도핑된 SiC층이고,
    상기 제2 반도체층은 p형으로 도핑된 GaN층이고,
    상기 제3 반도체층은 AlGaN층인
    수직형 채널을 구비하는 질화물계 트랜지스터.
  17. 제1 항에 있어서,
    상기 게이트 전극은, 턴온 시에, 상기 트렌치의 측벽의 상기 제3 반도체층과 상기 제2 반도체층의 계면 영역에 채널층을 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터.
  18. 제1 형으로 도핑된 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층 상부에 제2 형으로 도핑된 제1 질화물계 제2 반도체층 및 제1 형으로 도핑된 제1 질화물계 제3 반도체층을 순차적으로 형성하는 단계;
    적어도 상기 제2 반도체층 및 상기 제3 반도체층을 관통하도록 트렌치를 형성하는 단계;
    상기 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제3 반도체층 상에 배치되는 제2 질화물계 제4 반도체층을 형성하는 단계; 및
    상기 제4 반도체층 상에 게이트 전극을 형성하는 단계를 포함하고,
    상기 제4 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함하도록 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 반도체층을 형성하고 난 후에, 상기 제1 반도체층 상에 절연성 버퍼층을 형성하는 단계를 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  20. 제18 항에 있어서,
    상기 제1 반도체층과 전기적으로 연결되는 드레인 전극을 형성하는 단계; 및
    상기 제3 반도체층과 전기적으로 연결되는 소스 전극을 형성하는 단계를 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  21. 제18 항에 있어서,
    상기 트렌치의 측벽부는 상기 트렌치의 바닥면과 수직을 이루도록 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  22. 제18 항에 있어서,
    상기 트렌치를 형성하는 단계는
    상기 트렌치의 바닥면이 상기 제1 반도체층의 내부에 이르도록 상기 제1 내지 제3 반도체층을 선택적으로 식각하는 단계를 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  23. 제18 항에 있어서,
    상기 트렌치를 형성하는 단계는
    상기 트렌치의 측벽부가 상기 트렌치의 바닥면과 소정의 각도로 경사를 이루도록 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  24. 제18 항에 있어서,
    상기 트렌치의 측벽부에 형성되는 상기 제4 반도체층의 부분은 상기 트렌치의 바닥면에 형성되는 상기 제4 반도체층의 부분 및 상기 트렌치 외부의 상기 제3 반도체층 상에 형성되는 상기 제4 반도체층의 부분보다 두께가 얇도록 형성되는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  25. 제18 항에 있어서,
    상기 게이트 전극을 형성하는 단계는
    상기 제4 반도체층이 형성된 상기 트렌치를 적어도 채우는 게이트 도전층을 형성하는 단계; 및
    상기 게이트 도전층을 패터닝하는 단계를 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  26. 제25 항에 있어서,
    상기 게이트 도전층을 형성하기 전에, 상기 제4 반도체층 상에 게이트 절연막을 형성하는 단계를 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  27. 제18 항에 있어서,
    상기 제1 반도체층은 n형으로 도핑된 SiC층이고,
    상기 제2 반도체층은 p형으로 도핑된 GaN층이고,
    상기 제3 반도체층은 n형으로 도핑된 GaN층이고,
    상기 제4 반도체층은 AlGaN층인
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  28. 기판 상에 제1 형으로 도핑된 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층 상에 제2 형으로 도핑된 제1 질화물계 제2 반도체층, 제1 형으로 도핑된 제1 질화물계 제3 반도체층 및 제2 질화물계 제4 반도체층을 순차적으로 형성하는 단계;
    적어도 상기 제2 반도체층 내지 상기 제4 반도체층을 관통하도록 트렌치를 형성하는 단계;
    상기 트렌치의 내벽을 따라 배치되는 동시에 상기 트렌치 외부의 상기 제4 반도체층 상에 배치되는 제2 질화물계 제5 반도체층을 형성하는 단계; 및
    상기 제5 반도체층 상에 게이트 전극을 형성하는 단계를 포함하고,
    상기 제4 및 제5 반도체층은 상기 제2 및 제3 반도체층과 대비하여 서로 다른 에너지 밴드갭을 가지는 질화물을 포함하도록 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  29. 제28 항에 있어서,
    상기 제1 반도체층을 형성하고 난 후에, 상기 제1 반도체층 상에 절연성 버퍼층을 형성하는 단계를 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  30. 제28 항에 있어서,
    상기 제1 반도체층과 전기적으로 연결되는 드레인 전극을 형성하는 단계; 및
    상기 제3 반도체층과 전기적으로 연결되는 소스 전극을 형성하는 단계를 더 포함하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  31. 제28 항에 있어서,
    상기 트렌치를 형성하는 단계는
    상기 트렌치의 측벽부가 상기 트렌치의 바닥면과 소정의 각도로 경사를 이루도록 형성하는
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
  32. 제28 항에 있어서,
    상기 제1 반도체층은 n형으로 도핑된 SiC층이고,
    상기 제2 반도체층은 p형으로 도핑된 GaN층이고,
    상기 제3 반도체층은 n형으로 도핑된 GaN층이고,
    상기 제4 반도체층 및 상기 제5 반도체층은 AlGaN층인
    수직형 채널을 구비하는 질화물계 트랜지스터의 제조 방법.
KR1020130072091A 2013-06-24 2013-06-24 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 KR20150000115A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130072091A KR20150000115A (ko) 2013-06-24 2013-06-24 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072091A KR20150000115A (ko) 2013-06-24 2013-06-24 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150000115A true KR20150000115A (ko) 2015-01-02

Family

ID=52474309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072091A KR20150000115A (ko) 2013-06-24 2013-06-24 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20150000115A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019541A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 3차원 반도체 메모리 장치
CN108649070A (zh) * 2018-05-14 2018-10-12 电子科技大学 一种GaN异质结电导调制场效应管
KR20230054079A (ko) * 2021-10-15 2023-04-24 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019541A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 3차원 반도체 메모리 장치
CN108649070A (zh) * 2018-05-14 2018-10-12 电子科技大学 一种GaN异质结电导调制场效应管
KR20230054079A (ko) * 2021-10-15 2023-04-24 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Similar Documents

Publication Publication Date Title
US10325997B2 (en) Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
JP5909531B2 (ja) 窒化物系トランジスタおよびその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
WO2009110254A1 (ja) 電界効果トランジスタ及びその製造方法
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
KR101108746B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
KR101148694B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR20150000115A (ko) 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
KR20140141126A (ko) 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법
KR20140146849A (ko) 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
KR20170032642A (ko) 노멀리-오프 상태를 구현하는 질화물계 트랜지스터 및 이의 제조 방법
KR20150012019A (ko) 질화물계 트랜지스터 및 이의 제조 방법
KR102113253B1 (ko) 질화물계 반도체 소자
KR102066587B1 (ko) 수직형 질화물계 트랜지스터의 제조 방법
KR20160102613A (ko) 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터
KR20140143595A (ko) 트렌치형 절연분리막을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
KR20160099239A (ko) 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법
KR102135569B1 (ko) 전류차단층을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법
CN117096182A (zh) 半导体器件及其制造方法
KR20150062099A (ko) 트렌치 게이트 전극을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법
KR20160072515A (ko) 전위 억제 패턴층을 구비하는 질화물계 트랜지스터

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination