CN115663015B - 一种半导体器件结构及其制备方法 - Google Patents

Abstract

本发明提供一种半导体器件结构及其制备方法，半导体器件结构包括：衬底层、埋氧层、第一基层、第二基层、第一器件结构和第二器件结构，第一基层上设置三五族化合物半导体层，第一器件结构基于三五族化合物半导体层形成，第一基层材料为金刚石薄膜。本发明通过在单片集成单元中采用金刚石作为三五族化合物器件的基底，提高了三五族化合物器件与其他器件之间的电绝缘隔离性能，减少寄生器件或漏电流，提高单片集成单元的可靠性；同时金刚石作为三五族化合物器件的基底，提高三五族化合物器件的散热效率，加强单片集成单元在大功率器件领域的应用适应性。

Description

一种半导体器件结构及其制备方法

技术领域

本发明属于半导体单片集成技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

在后摩尔时代，单个器件的尺寸已经接近物理极限，对半导体器件尺寸的优化重点转移到了微系统的集成，其中主要的技术之一就是异质单片集成，使用不同材料的衬底器件进行系统级集成以充分发挥各自的技术优势，三五族化合物的HEMT(尤其是氮化镓HEMT)和硅CMOS器件的异质集成因其对高频微波器件、大功率器件和低频模数混合器件的优良兼容成为研究重点。

然而，氮化镓器件的自热效应和低热导率导致的散热问题限制了其在高频大功率器件的使用。同时氮化镓基器件较硅器件的阈值较低，电压、电流变化率较高，来自电路板及器件本身的寄生参数会对应用系统造成较大的影响，会导致电压和电流尖峰，引起驱动振铃现象，使得单片集成系统效率降低，该问题对单片集成内部器件之间的电绝缘隔离性能提出了更高的要求。

目前现有技术中，通常通过设计外置散热部件如散热片等，或将氮化镓堆叠在靠近碳化硅衬底的位置提高氮化镓器件的散热能力，需要对结构设计进行较大改变，同时散热效果提升并不明显。而在电绝缘隔离方面，现有技术大多依赖器件之间的隔离层(一般为二氧化硅)实现绝缘，而其绝缘性能只能满足硅基材料的绝缘需求，对于氮化镓器件来说是不够理想的。目前有通过设置一定安全间隔或设置隔离结构来实现，这种方案可以达到的电绝缘效果很有限，而且在高密度的器件应用时也受到很大限制。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中单片集成器件电绝缘和绝热问题。

为实现上述目的，本发明提供一种半导体器件结构，所述半导体器件结构包括：衬底层、埋氧层、第一基层、第二基层、第一器件结构和第二器件结构；

所述埋氧层位于衬底层上，所述第一基层和所述第二基层间隔设置于所述埋氧层远离所述衬底层的一面，所述第一基层材料为金刚石薄膜；

所述第一基层表面上设置有三五族化合物半导体层；

所述第一器件结构基于所述三五族化合物半导体层形成；

所述第二器件结构基于所述第二基层形成。

可选地，所述半导体器件结构还包括隔离层，所述隔离层设置在所述第一基层和所述第二基层之间以隔离所述第一基层和所述第二基层。

可选地，所述隔离层包括第一介质层和氮化硅层，所述氮化硅层与所述埋氧层接触，所述第一介质层位于所述氮化硅层远离所述埋氧层的一面。

可选地，所述半导体器件结构还包括互连结构，用于所述第一器件结构和第二器件结构的电性互连和电性引出。

可选地，所述第一器件结构包括缓冲层、所述三五族化合物半导体层和电极层；所述缓冲层与所述第一基层接触，所述三五族化合物半导体层位于所述缓冲层远离所述第一基层的一面，所述三五族化合物半导体层包括AlGaN层和GaN层所形成的势垒结构，所述电极层与所述互连结构形成有效电连接。

可选地，所述第一器件结构包括HEMT器件，所述第二器件结构包括PMOS器件。

可选地，所述第二基层的材料为硅、锗、碳化硅、蓝宝石、氮化镓、砷化镓、砷化铟、磷化铟、锑化铟中的一种或一种以上的组合。

本发明还提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：

提供一衬底层，于所述衬底层上设置埋氧层，于所述埋氧层远离所述衬底层的一面设置第二基层；

将所述第二基层图形化形成多个间隔的隔离槽，所述隔离槽底面显露出所述埋氧层；于所述隔离槽设置第一介质层，所述第一介质层覆盖所述隔离槽和所述第二基层；

将所述第一介质层未覆盖所述第二基层的位置图形化形成至少一个生长槽，所述生长槽显露出所述埋氧层；

于显露出的所述埋氧层上设置第一基层，所述第一基层材料为金刚石薄膜；于所述第一基层远离所述埋氧层的一面设置三五族化合物半导体层，基于所述三五族化合物半导体层形成第一器件结构；

于所述第一器件结构远离所述第一基层的一面设置第二介质层，所述第二介质层覆盖所述第一器件结构、所述第二基层和所述第一介质层，刻蚀所述第二基层上的所述第二介质层至显露所述第二基层远离所述埋氧层的表面；

于所述第二基层远离所述埋氧层的一面设置第二器件结构；

于所述第二器件结构进一步覆盖所述第二介质层，并于所述第一器件结构和所述第二器件结构上设置互连结构。

可选地，于显露出的所述埋氧层上设置第一基层后，采用研磨或刻蚀的方法使所述第一基层表面平坦化。

可选地，于所述第一基层远离所述埋氧层的一面设置所述三五族化合物半导体层前，去除所述第一介质层上形成的非晶金刚石。

如上所述，本发明的半导体器件结构的制备方法，具有以下有益效果：

本发明通过在单片集成单元中采用金刚石作为三五族化合物器件的基底，提高了三五族化合物器件与其他器件之间的电绝缘隔离性能，减少寄生器件或漏电流，提高单片集成单元的可靠性；

本发明利用金刚石作为三五族化合物器件的基底，提高三五族化合物器件的散热效率，加强单片集成单元在大功率器件领域的应用适应性。

附图说明

图1显示为本发明实施例二中的半导体器件结构的制备方法步骤1所呈现的结构示意图。

图2显示为本发明实施例二中的半导体器件结构的制备方法步骤2所呈现的结构示意图。

图3显示为本发明实施例二中的半导体器件结构的制备方法步骤3所呈现的结构示意图。

图4显示为本发明实施例二中的半导体器件结构的制备方法步骤4设置第一基层所呈现的结构示意图。

图5显示为本发明实施例二中的半导体器件结构的制备方法步骤4设置三五族化合物半导体层所呈现的结构示意图。

图6显示为本发明实施例二中的半导体器件结构的制备方法步骤4形成第一器件结构所呈现的结构示意图。

图7显示为本发明实施例二中的半导体器件结构的制备方法步骤5所呈现的结构示意图。

图8显示为本发明实施例二中的半导体器件结构的制备方法步骤6所呈现的结构示意图。

图9显示为本发明实施例二中的半导体器件结构的制备方法步骤7所呈现的结构示意图。

元件标号说明

11 衬底层

12 埋氧层

13 第一介质层

14 第二介质层

21 第二器件结构

22 第二基层

31 第一基层

321 三五族化合物半导体层

33 电极层

34 互连结构

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示装置结构的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一：

本发明提供一种半导体器件结构，所述半导体器件结构包括：衬底层11、埋氧层12、第一基层31、第二基层22、第一器件结构和第二器件结构21；

埋氧层12位于衬底层11上，第一基层31和第二基层22间隔设置于埋氧层12远离衬底层11的一面，第一基层31材料为金刚石薄膜；

第一基层31表面上设置有三五族化合物半导体层321；

第一器件结构基于三五族化合物半导体层321形成；

第二器件结构21基于第二基层22形成。

本发明通过在单片集成单元中的第一基层31材料为金刚石薄膜的设置，利用金刚石材料良好的电绝缘性，使第一器件结构与第二器件结构21之间的电绝缘隔离性能大大提高，从而优化了单片集成单元的性能可靠性；同时金刚石优异的导热性使设置三五族化合物半导体层321的第一器件结构散热性能大大提高，弥补了三五族化合物器件自热效应和低热导率的不足，提高了三五族化合物器件在单片集成单元中的可用性。

具体地，衬底层11的材料可以为硅、碳化硅、蓝宝石或其他适宜的衬底材料。

具体地，埋氧层12的材料为二氧化硅、玻璃、蓝宝石等绝缘物质，以降低电极之间的寄生电容导致的漏电流。

作为示例，半导体器件结构还包括隔离层，隔离层设置在第一基层31和第二基层22之间以隔离第一基层31和第二基层22。本发明通过隔离层进一步地在单片集成单元中地器件之间起电绝缘作用，降低漏电流或寄生器件产生的器件异常。

作为示例，隔离层包括第一介质层13和氮化硅层，氮化硅层与埋氧层12接触，第一介质层13位于氮化硅层远离埋氧层12的一面。本发明通过其中氮化硅层作为隔离掩膜，由于氮化硅氧化速度慢，可以保护下面的衬底层11不被氧化；埋氧层12作为缓冲层来释放氮化硅和衬底层11之间的应力，防止氮化硅层的应力在衬底层11上产生界面态引起缺陷，改善衬底层11与后续步骤中介质层之间的界面特性，同时提高衬底层11与氮化硅层之间的粘附性。

可选地，第一介质层13材料为二氧化硅、氮化硅或氮化铝中的一种，也可以为其他能够起到绝缘作用的材料。

作为示例，半导体器件结构还包括互连结构34，用于第一器件结构和第二器件结构21的电性互连和电性引出。

作为示例，第一器件结构包括缓冲层、三五族化合物半导体层321和电极层33；缓冲层与第一基层31接触，三五族化合物半导体层321位于缓冲层远离第一基层31的一面，三五族化合物半导体层321包括AlGaN层和GaN层所形成的势垒结构，电极层33与互连结构34形成有效电连接。

可选地，三五族化合物半导体层321可以为三五族化合物中的任意一种或一种以上的组合结构。

可选地，缓冲层材料可以为砷化镓、氮化镓、锗等材料，可以根据三五族化合物半导体层321的材料和结构进行匹配选择。本发明通过缓冲层吸收第一基层31与三五族化合物半导体层321之间因为晶格失配产生的应力，避免产生晶格驰豫。

可选地，在缓冲层和第一基层31之间设置成核层，成核层材料为AlGaN或AlN，以减小第一基层31与缓冲层之间晶格不匹配引起的界面张力，以补偿热失配造成的张应力，抑制外延层裂纹的出现，同时降低因界面失配导致的缺陷或陷阱效应引起电流崩塌或静态电流泄漏，有利于改善单片集成单元在射频传导应用中的射频性能。

优选地，设置第二介质层14覆盖第一器件结构和第二器件结构21并填充在互连结构34之间。本发明通过第二介质层14对第一器件结构的钝化作用，用于减小电极泄漏电流、增强欧姆接触和击穿电压，提高第一器件结构的沟道电子浓度。

可选地，第二介质层14材料为二氧化硅、氮化硅或氮化铝中的一种，也可以为其他能够起到绝缘作用的材料。

优选地，第二介质层14材料与第一介质层13材料相同，以减小介质层材料之间的空隙或失配缺陷，提高第一器件结构的可靠性。

具体地，电极层33包括栅极、源极、漏极。

优选地，栅极材料为镍金合金或铂金合金，本发明通过选择具有高功函数的栅极材料，可以抑制栅极泄漏电流。

优选地，栅极设置为凹栅或T型栅等结构，本发明通过改进第一器件结构在垂直方向上的纵横比，以减小寄生效应，降低短沟道效应，提高射频特性。

优选地，源极和栅极采用铝/钛合金、钛/铝/钛/金合金或钛/铝/镍/金合金，同时进行重掺杂，以减小欧姆接触电阻。

优选地，栅极和漏极之间的距离大于栅极和源极之间的距离，以改善第一器件结构的击穿特性。

优选地，第一器件结构包括HEMT器件，第二器件结构21包括PMOS器件。

可选地，第一器件结构可以为N型或P型HEMT器件，也可以为其他类型或任意一种以上类型组合的半导体器件结构；第二器件结构21可以为N型或P型MOSFET器件，也可以为其他类型或任意一种以上类型组合的半导体器件结构。

作为示例，第二基层22的材料为硅、锗、碳化硅、蓝宝石、氮化镓、砷化镓、砷化铟、磷化铟、锑化铟中的一种或一种以上的组合。可选地，在硅层上生长锗层形成锗硅层形成应变硅，作为第二基层22材料，使第二基层22材料晶格结构发生畸变，这样可以通过增加第二基层22的空穴的迁移率来增大第二器件结构21的驱动电流。

可选地，第一器件结构、第二器件结构21的数量可以根据实际应用需求进行设计，在此不作过多限制。

实施例二：

本发明提供一种半导体器件结构的制备方法，制备方法包括如下步骤：

步骤1：提供一衬底层11，于衬底层11上设置埋氧层12，于埋氧层12远离衬底层11的一面设置第二基层22；

步骤2：将第二基层22图形化形成多个间隔的隔离槽，隔离槽底面显露出埋氧层12；于隔离槽设置第一介质层13，第一介质层13覆盖隔离槽和第二基层22；

步骤3：将第一介质层13未覆盖第二基层22的位置图形化形成至少一个生长槽，生长槽显露出埋氧层12；

步骤4：于显露出的埋氧层12上设置第一基层31，第一基层31材料为金刚石薄膜；于第一基层31远离埋氧层12的一面设置三五族化合物半导体层321，基于三五族化合物半导体层321形成第一器件结构；

步骤5：于第一器件结构远离第一基层31的一面设置第二介质层14，第二介质层14覆盖第一器件结构、第二基层22和第一介质层13，刻蚀第二基层22上的第二介质层14至显露第二基层22远离埋氧层12的表面；

步骤6：于第二基层22远离埋氧层12的一面设置第二器件结构21；

步骤7：于第二器件结构21进一步覆盖第二介质层14，并于第一器件结构和第二器件结构上设置互连结构34。

下面将结合附图详细说明本发明的半导体器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的半导体器件结构的制备方法顺序，本领域技术人员可以依据实际测量步骤进行改变，图1-9仅示出了一种示例中的半导体器件结构的制备方法步骤。

首先，如图1所示，进行步骤1，提供一衬底层11，于衬底层11上设置埋氧层12，于埋氧层12远离衬底层11的一面设置第二基层22。

作为示例，埋氧层12采用热氧化的方式生成，以提高埋氧层12的质量，提高保护衬底层11的能力。具体地，热氧化的氧化温度和氧化时间由从业人员预设埋氧层12的厚度决定。

接着，如图2所示，进行步骤2，将第二基层22图形化形成多个间隔的隔离槽，隔离槽底面显露出埋氧层12；于隔离槽设置第一介质层13，第一介质层13覆盖隔离槽和第二基层22。

作为示例，制备方法还包括：于步骤2中隔离槽内设置第一介质层13之前，于隔离槽内设置氮化硅层。具体地，氮化硅层的制备通过等离子增强化学气相淀积(PECVD)或低压化学气相淀积(LPCVD)的方法生长氮化硅薄膜。具体地，当所需氮化硅厚度小于20nm时，选择PECVD制备氮化硅层，以其在生长厚度较薄的情况下产生质量良好、结构致密的氮化硅层；当器件内部金属线路复杂密集时，选择LPCVD方法制备氮化硅层，以在较低温度条件下进行，避免高温影响金属线路。

然后，如图3所示，进行步骤3，将第一介质层13未覆盖第二基层22的位置图形化形成至少一个生长槽，生长槽显露出埋氧层12。

优选地，通过湿法刻蚀的方法形成生长槽。可选地，还可以使用等离子体干法刻蚀、反应离子刻蚀等方法形成生长槽。

接着，如图4所示，进行步骤4，于显露出的埋氧层12上设置第一基层31，第一基层31材料为金刚石薄膜；如图5-6所示，于第一基层31远离埋氧层12的一面设置三五族化合物半导体层321，基于三五族化合物半导体层321形成第一器件结构。

作为示例，通过微波等离子体化学气相沉积(MPCVD)的方法在埋氧层12上在900℃条件下生长金刚石薄膜。优选地，金刚石薄膜厚度为50μm。

具体地，第一器件结构包括缓冲层、三五族化合物半导体层321、电极层33。

优选地，缓冲层材料为砷化镓，三五族化合物半导体层321为三五族化合物中的任意一种或一种以上的组合结构。

可选地，在缓冲层和第一基层31之间设置成核层，成核层材料为AlGaN或AlN。

作为示例，通过金属有机化合物化学气相沉积(MOCVD)或氢化物气相外延(HVPE)的方式于金刚石单元上外延生长缓冲层和三五族化合物半导体层321，通过光刻掩膜和电子束蒸发的工艺形成电极层33。

作为示例，于显露出的埋氧层12上设置第一基层31后，采用研磨或刻蚀的方法使第一基层31表面平坦化，以提高第一器件结构的界面质量。

作为示例，于第一基层31远离埋氧层12的一面设置三五族化合物半导体层321前，去除第一介质层13上形成的非晶金刚石。由于金刚石与第一介质层13的晶格失配很大，金刚石只会成核于埋氧层12上，不会成核于第一介质层13上，第一介质层13上只会形成非晶金刚石，便于去除。

可选地，通过高温氢气中铁与金刚石的热化学反应对金刚石进行刻蚀，该反应只刻蚀非晶金刚石，对多晶金刚石无腐蚀效果。

然后，如图7所示，进行步骤5，于第一器件结构远离第一基层31的一面设置第二介质层14，第二介质层14覆盖第一器件结构、第二基层22和第一介质层13，刻蚀第二基层22上的第二介质层14至显露第二基层22远离埋氧层12的表面。

接着，如图8所示，进行步骤6，于第二基层22远离埋氧层12的一面设置第二器件结构21。本发明通过第一器件结构和第二器件结构21制备过程之间用第二介质层14覆盖的方式，避免了两个器件结构制备过程中的相互影响，有利于提高器件良率。

具体地，第二器件结构21通过离子注入、器件图形化等其他常规步骤得到第二器件结构21的沟道区和栅极、源极、漏极。

最后，如图9所示，进行步骤7，于第二器件结构21进一步覆盖第二介质层14，并于第一器件结构和第二器件结构上设置互连结构34。

可选地，第一器件结构、第二器件结构21的数量可以根据实际应用需求进行设计，在此不作过多限制。

实施例三：

如实施例二中描述的半导体器件结构的制备方法，制备方法中步骤1-步骤6替换为：

提供一衬底层11，于衬底层11上设置埋氧层12，于埋氧层12远离衬底层11的一面设置第一介质层13，将第一介质层13图形化形成多个间隔的隔离槽，隔离槽底面显露出埋氧层12；于隔离槽设置第二基层22，于第二基层22上设置第二器件结构21；

于第二器件结构21远离第二基层22的一面设置第二介质层14，第二介质层14覆盖第二器件结构21和第一介质层13，将第二介质层14未设置第二器件结构21的位置图形化形成至少一个生长槽，刻蚀生长槽至显露出埋氧层12，于显露出的埋氧层12远离衬底层11的一面设置多个第一基层31，于第一基层31远离埋氧层12的一面设置三五族化合物半导体层321，于三五族化合物半导体层321远离第一基层31的一面设置第一器件结构。

本发明通过先形成隔离槽，再形成第二基层22的方式，降低了第二基层22、第一基层31和介质层材料的使用量，与环保理念契合，同时有利于节约成本。

其他步骤内容及技术特征与实施例二中所述相同，在此不再赘述。

综上，本发明的半导体器件结构及其制备方法，通过在单片集成单元中采用金刚石作为三五族化合物器件的基底，提高了三五族化合物器件与其他器件之间的电绝缘隔离性能，减少寄生器件或漏电流，提高单片集成单元的可靠性；同时金刚石作为三五族化合物器件的基底，提高三五族化合物器件的散热效率，加强单片集成单元在大功率器件领域的应用适应性。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：

衬底层、埋氧层、第一基层、第二基层、第一器件结构和第二器件结构；

所述埋氧层位于衬底层上，所述第一基层和所述第二基层间隔设置于所述埋氧层远离所述衬底层的一面，所述第一基层材料为金刚石薄膜；

所述第一基层表面上设置有三五族化合物半导体层；

所述第一器件结构基于所述三五族化合物半导体层形成；

所述第二器件结构基于所述第二基层形成。

2.根据权利要求1所述的半导体器件结构，其特征在于，还包括隔离层，所述隔离层设置在所述第一基层和所述第二基层之间以隔离所述第一基层和所述第二基层。

3.根据权利要求2所述的半导体器件结构，其特征在于，所述隔离层包括第一介质层和氮化硅层，所述氮化硅层与所述埋氧层接触，所述第一介质层位于所述氮化硅层远离所述埋氧层的一面。

4.根据权利要求1所述的半导体器件结构，其特征在于，还包括互连结构，用于所述第一器件结构和第二器件结构的电性互连和电性引出。

5.根据权利要求4所述的半导体器件结构，其特征在于，所述第一器件结构包括缓冲层、所述三五族化合物半导体层和电极层；所述缓冲层与所述第一基层接触，所述三五族化合物半导体层位于所述缓冲层远离所述第一基层的一面，所述三五族化合物半导体层包括AlGaN层和GaN层所形成的势垒结构，所述电极层与所述互连结构形成有效电连接。

6.根据权利要求5所述的半导体器件结构，其特征在于，所述第一器件结构包括HEMT器件，所述第二器件结构包括PMOS器件。

7.根据权利要求1所述的半导体器件结构，其特征在于，所述第二基层的材料为硅、锗、碳化硅、蓝宝石、氮化镓、砷化镓、砷化铟、磷化铟、锑化铟中的一种或一种以上的组合。

8.一种半导体器件结构的制备方法，其特征在于，所述制备方法包括以下步骤：

提供一衬底层，于所述衬底层上设置埋氧层，于所述埋氧层远离所述衬底层的一面设置第二基层；

将所述第二基层图形化形成多个间隔的隔离槽，所述隔离槽底面显露出所述埋氧层；于所述隔离槽设置第一介质层，所述第一介质层覆盖所述隔离槽和所述第二基层；

将所述第一介质层未覆盖所述第二基层的位置图形化形成至少一个生长槽，所述生长槽显露出所述埋氧层；

于显露出的所述埋氧层上设置第一基层，所述第一基层材料为金刚石薄膜；于所述第一基层远离所述埋氧层的一面设置三五族化合物半导体层，基于所述三五族化合物半导体层形成第一器件结构；

于所述第一器件结构远离所述第一基层的一面设置第二介质层，所述第二介质层覆盖所述第一器件结构、所述第二基层和所述第一介质层，刻蚀所述第二基层上的所述第二介质层至显露所述第二基层远离所述埋氧层的表面；

于所述第二基层远离所述埋氧层的一面设置第二器件结构；

于所述第二器件结构进一步覆盖所述第二介质层，并于所述第一器件结构和所述第二器件结构上设置互连结构。

9.根据权利要求8所述的半导体器件结构的制备方法，其特征在于，所述制备方法还包括：于显露出的所述埋氧层上设置第一基层后，采用研磨或刻蚀的方法使所述第一基层表面平坦化。

10.根据权利要求8所述的半导体器件结构的制备方法，其特征在于，所述制备方法还包括：于所述第一基层远离所述埋氧层的一面设置所述三五族化合物半导体层前，去除所述第一介质层上形成的非晶金刚石。