JPH08116093A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH08116093A JPH08116093A JP25032294A JP25032294A JPH08116093A JP H08116093 A JPH08116093 A JP H08116093A JP 25032294 A JP25032294 A JP 25032294A JP 25032294 A JP25032294 A JP 25032294A JP H08116093 A JPH08116093 A JP H08116093A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- conductivity
- light emitting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 光半導体装置に関し、発光ダイオード（或い
は受光ダイオード）を微細化し、且つ、高集積化を可能
にすることで、解像度が高い鮮明な画像が得られるよう
にする。 【構成】 例えば面指数（１１１）ＢのＧａＡｓ基板１
上に積層形成され且つ下地を表出させる穴２Ａが所定間
隔を正確に維持して形成された絶縁膜２及び下部電極３
と、穴２Ａを中心にして積層形成されて六角柱をなし且
つ平面で見て蜂の巣状をなすｐ型ＧａＡｌＡｓ半導体層
４及びｎ型ＧａＡｌＡｓ半導体層５と、六角柱をなすｎ
型ＧａＡｌＡｓ半導体層５の上表面に形成されて下部電
極３と交差する方向に延在する上部電極６とを備える。
は受光ダイオード）を微細化し、且つ、高集積化を可能
にすることで、解像度が高い鮮明な画像が得られるよう
にする。 【構成】 例えば面指数（１１１）ＢのＧａＡｓ基板１
上に積層形成され且つ下地を表出させる穴２Ａが所定間
隔を正確に維持して形成された絶縁膜２及び下部電極３
と、穴２Ａを中心にして積層形成されて六角柱をなし且
つ平面で見て蜂の巣状をなすｐ型ＧａＡｌＡｓ半導体層
４及びｎ型ＧａＡｌＡｓ半導体層５と、六角柱をなすｎ
型ＧａＡｌＡｓ半導体層５の上表面に形成されて下部電
極３と交差する方向に延在する上部電極６とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、平面ディスプレイ装置
として好適な発光ダイオード装置、或いは、位置検出装
置、或いは、撮像装置として好適な光検出ダイオード装
置などの光半導体装置に関する。
として好適な発光ダイオード装置、或いは、位置検出装
置、或いは、撮像装置として好適な光検出ダイオード装
置などの光半導体装置に関する。
【０００２】近年、コンピュータなど、情報機器のパー
ソナル化、小型化に伴って、平面ディスプレイ装置など
の重要度が増加し、その高性能化が期待されている。
ソナル化、小型化に伴って、平面ディスプレイ装置など
の重要度が増加し、その高性能化が期待されている。
【０００３】
【従来の技術】現在、発光ダイオードを用いたディスプ
レイ装置は、主として単体の発光ダイオードを複数個並
べることに依って構成され、比較的、大型のディスプレ
イ装置として利用されている。因みに、小型のディスプ
レイ装置では、液晶が多用されている。
レイ装置は、主として単体の発光ダイオードを複数個並
べることに依って構成され、比較的、大型のディスプレ
イ装置として利用されている。因みに、小型のディスプ
レイ装置では、液晶が多用されている。
【０００４】
【発明が解決しようとする課題】小型ディスプレイ装置
の主流になっている液晶は、一画素の大きさが約０．３
〔ｍｍ〕×０．３〔ｍｍ〕程度であって、その大きさが
制約となって、解像度を向上させることができず、そし
て、この点を改善することは困難と考えられている。
の主流になっている液晶は、一画素の大きさが約０．３
〔ｍｍ〕×０．３〔ｍｍ〕程度であって、その大きさが
制約となって、解像度を向上させることができず、そし
て、この点を改善することは困難と考えられている。
【０００５】ところで、発光ダイオードを用いたディス
プレイ装置は、自己発光型であることから、輝度が高い
ディスプレイを実現できるのであるが、パーソナル向け
の情報機器のように表示面積が小さい場合、解像度が低
くなってしまう。
プレイ装置は、自己発光型であることから、輝度が高い
ディスプレイを実現できるのであるが、パーソナル向け
の情報機器のように表示面積が小さい場合、解像度が低
くなってしまう。
【０００６】本発明は、発光ダイオード（或いは受光ダ
イオード）を微細化し、且つ、高集積化を可能にするこ
とで、解像度が高い鮮明な画像が得られるようにする。
イオード）を微細化し、且つ、高集積化を可能にするこ
とで、解像度が高い鮮明な画像が得られるようにする。
【０００７】
【課題を解決するための手段】本発明では、発光ダイオ
ード（或いは光検出ダイオード）を選択成長で形成する
ことに依って微細化及び高集積化を可能にし、また、大
きさのばらつきをなくすことが基本になっている。
ード（或いは光検出ダイオード）を選択成長で形成する
ことに依って微細化及び高集積化を可能にし、また、大
きさのばらつきをなくすことが基本になっている。
【０００８】図１は本発明の原理を解説する為の発光ダ
イオードを表す要部説明図である。
イオードを表す要部説明図である。
【０００９】図に於いて、（Ａ）は要部平面、（Ｂ）は
（Ａ）に見られる線Ｘ−Ｘに沿う要部切断側面、１は基
板、２は穴をもった絶縁膜、２Ａは穴、３は下部電極、
４はｐ型半導体層、５はｎ型半導体層、６は上部電極、
１０は発光ダイオード部分をそれぞれ示している。
（Ａ）に見られる線Ｘ−Ｘに沿う要部切断側面、１は基
板、２は穴をもった絶縁膜、２Ａは穴、３は下部電極、
４はｐ型半導体層、５はｎ型半導体層、６は上部電極、
１０は発光ダイオード部分をそれぞれ示している。
【００１０】図示された発光ダイオードを製造するに
は、 （１） 半絶縁性又は一導電型化合物半導体、例えば半
絶縁性又はｎ型ＧａＡｓを材料とする基板１上にＳｉＯ
2 などからなる絶縁膜２を形成する。
は、 （１） 半絶縁性又は一導電型化合物半導体、例えば半
絶縁性又はｎ型ＧａＡｓを材料とする基板１上にＳｉＯ
2 などからなる絶縁膜２を形成する。
【００１１】（２） その絶縁膜２に穴２Ａを形成し
て、基板１に於ける表面の一部を露出させる。
て、基板１に於ける表面の一部を露出させる。
【００１２】（３） その穴の側周に下部電極３を形成
する。尚、絶縁膜２と導電物質膜とを積層して形成し、
その後、導電物質膜のパターニング、導電物質膜及び絶
縁膜２の穴開けを行っても良い。
する。尚、絶縁膜２と導電物質膜とを積層して形成し、
その後、導電物質膜のパターニング、導電物質膜及び絶
縁膜２の穴開けを行っても良い。
【００１３】（４） ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓ
ｉｔｉｏｎ）法を適用してＧａＡｓＰなどの化合物半導
体をｐ型にドーピングしながら成長させて六角柱状のｐ
型半導体層４を形成し、引き続き、ＧａＡｓＰなどの化
合物半導体をｎ型にドーピングしながら成長させてｎ型
半導体層５を形成する。尚、必要に応じ、ｐ型半導体層
４とｎ型半導体層５との間に量子井戸構造などを介在さ
せて良い。
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓ
ｉｔｉｏｎ）法を適用してＧａＡｓＰなどの化合物半導
体をｐ型にドーピングしながら成長させて六角柱状のｐ
型半導体層４を形成し、引き続き、ＧａＡｓＰなどの化
合物半導体をｎ型にドーピングしながら成長させてｎ型
半導体層５を形成する。尚、必要に応じ、ｐ型半導体層
４とｎ型半導体層５との間に量子井戸構造などを介在さ
せて良い。
【００１４】（５） ｎ型半導体層５表面に上部電極６
を形成し、平面で見て、正六角形の微細な発光ダイオー
ドが完成される。尚、この正六角形の大きさは、任意に
制御することができる。
を形成し、平面で見て、正六角形の微細な発光ダイオー
ドが完成される。尚、この正六角形の大きさは、任意に
制御することができる。
【００１５】前記説明から明らかであるが、本発明に於
いては、化合物半導体基板を覆う絶縁膜に穴を形成し、
その穴内に表出された化合物半導体基板上に化合物半導
体層を成長させた場合、自動的に六角柱構造になる現象
を利用している。
いては、化合物半導体基板を覆う絶縁膜に穴を形成し、
その穴内に表出された化合物半導体基板上に化合物半導
体層を成長させた場合、自動的に六角柱構造になる現象
を利用している。
【００１６】図２は同じく本発明の原理を解説する為の
ディスプレイ装置を表す要部平面説明図であり、図１に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
ディスプレイ装置を表す要部平面説明図であり、図１に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
【００１７】図示のディスプレイ装置は、図１について
説明した発光ダイオードを集積化したものであり、発光
ダイオード部分１０は、正六角形をなし、しかも、大き
さが揃っているので、ディスプレイ装置は、略全面に亙
って発光ダイオードで構成され、暗部が少ない、モノリ
シックなディスプレイが実現されている。
説明した発光ダイオードを集積化したものであり、発光
ダイオード部分１０は、正六角形をなし、しかも、大き
さが揃っているので、ディスプレイ装置は、略全面に亙
って発光ダイオードで構成され、暗部が少ない、モノリ
シックなディスプレイが実現されている。
【００１８】また、図示のディスプレイ装置に於いて
は、相隣る三個の発光ダイオード部分を三回に分けて作
製し、それぞれを発光波長が赤、緑、青である三種類の
発光ダイオード部分とすることで、モノリシック・カラ
ー・ディスプレイも実現することができる。
は、相隣る三個の発光ダイオード部分を三回に分けて作
製し、それぞれを発光波長が赤、緑、青である三種類の
発光ダイオード部分とすることで、モノリシック・カラ
ー・ディスプレイも実現することができる。
【００１９】更にまた、前記した発光ダイオードは、全
く同じ構成で高分解能の光検出装置として使用すること
もできる。
く同じ構成で高分解能の光検出装置として使用すること
もできる。
【００２０】前記したところから、本発明に依る光半導
体装置に於いては、 （１）半導体基板（例えば面指数（１１１）ＢのＧａＡ
ｓ基板１）上に積層形成され且つ下地を表出させる穴
（例えば穴２Ａ）が所定間隔を正確に維持して形成され
た絶縁膜（例えば絶縁膜２）及び下部電極（例えば下部
電極３）と、前記穴を中心にして積層形成されて六角柱
をなし且つ平面で見て蜂の巣状をなす一導電型半導体層
（例えばｐ型ＧａＡｌＡｓ半導体層４）及び反対導電型
半導体層（例えばｎ型ＧａＡｌＡｓ半導体層５）と、前
記六角柱をなす半導体層の上表面に形成されて前記下部
電極と交差する方向に延在する上部電極（例えば上部電
極６）とを備えて発光することを特徴とするか、又は、
体装置に於いては、 （１）半導体基板（例えば面指数（１１１）ＢのＧａＡ
ｓ基板１）上に積層形成され且つ下地を表出させる穴
（例えば穴２Ａ）が所定間隔を正確に維持して形成され
た絶縁膜（例えば絶縁膜２）及び下部電極（例えば下部
電極３）と、前記穴を中心にして積層形成されて六角柱
をなし且つ平面で見て蜂の巣状をなす一導電型半導体層
（例えばｐ型ＧａＡｌＡｓ半導体層４）及び反対導電型
半導体層（例えばｎ型ＧａＡｌＡｓ半導体層５）と、前
記六角柱をなす半導体層の上表面に形成されて前記下部
電極と交差する方向に延在する上部電極（例えば上部電
極６）とを備えて発光することを特徴とするか、又は、
【００２１】（２）前記（１）に於いて、積層形成され
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＡｌＡｓ層
とｎ型ＧａＡｌＡｓ層であることを特徴とするか、又
は、
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＡｌＡｓ層
とｎ型ＧａＡｌＡｓ層であることを特徴とするか、又
は、
【００２２】（３）前記（１）に於いて、積層形成され
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＡｓＰ層と
ｎ型ＧａＡｓＰ層であることを特徴とするか、又は、
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＡｓＰ層と
ｎ型ＧａＡｓＰ層であることを特徴とするか、又は、
【００２３】（４）前記（１）に於いて、積層形成され
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＰ層とｎ型
ＧａＰ層であることを特徴とするか、又は、
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＧａＰ層とｎ型
ＧａＰ層であることを特徴とするか、又は、
【００２４】（５）前記（１）に於いて、積層形成され
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＺｎＳｅ層とｎ
型ＺｎＳｅ層であることを特徴とするか、又は、
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層がｐ型ＺｎＳｅ層とｎ
型ＺｎＳｅ層であることを特徴とするか、又は、
【００２５】（６）前記（１）に於いて、積層形成され
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層を含む赤色発光ダイオ
ード及び積層形成されて六角柱をなし且つ平面で見て蜂
の巣状をなす一導電型半導体層及び反対導電型半導体層
を含む緑色発光ダイオード及び積層形成されて六角柱を
なし且つ平面で見て蜂の巣状をなす一導電型半導体層及
び反対導電型半導体層を含む青色発光ダイオードを一組
としてディスプレイの一画素を構成したことを特徴とす
るか、又は、
て六角柱をなし且つ平面で見て蜂の巣状をなす一導電型
半導体層及び反対導電型半導体層を含む赤色発光ダイオ
ード及び積層形成されて六角柱をなし且つ平面で見て蜂
の巣状をなす一導電型半導体層及び反対導電型半導体層
を含む緑色発光ダイオード及び積層形成されて六角柱を
なし且つ平面で見て蜂の巣状をなす一導電型半導体層及
び反対導電型半導体層を含む青色発光ダイオードを一組
としてディスプレイの一画素を構成したことを特徴とす
るか、又は、
【００２６】（７）前記（６）に於いて、ＧａＡｓＰ系
材料の赤色発光ダイオード及びＧａＰ系材料の緑色発光
ダイオード及びＺｎＳｅ系材料の青色発光ダイオードを
一組としてディスプレイの一画素を構成したことを特徴
とするか、又は、
材料の赤色発光ダイオード及びＧａＰ系材料の緑色発光
ダイオード及びＺｎＳｅ系材料の青色発光ダイオードを
一組としてディスプレイの一画素を構成したことを特徴
とするか、又は、
【００２７】（８）半導体基板上に積層形成され且つ下
地を表出させる穴が所定間隔を正確に維持して形成され
た絶縁膜及び下部電極と、前記穴を中心にして積層形成
されて六角柱をなし且つ平面で見て蜂の巣状をなす一導
電型半導体層及び反対導電型半導体層と、前記六角柱を
なす半導体層の上表面に形成されて前記下部電極と交差
する方向に延在する上部電極とを備えて光検出すること
を特徴とするか、又は、
地を表出させる穴が所定間隔を正確に維持して形成され
た絶縁膜及び下部電極と、前記穴を中心にして積層形成
されて六角柱をなし且つ平面で見て蜂の巣状をなす一導
電型半導体層及び反対導電型半導体層と、前記六角柱を
なす半導体層の上表面に形成されて前記下部電極と交差
する方向に延在する上部電極とを備えて光検出すること
を特徴とするか、又は、
【００２８】（９）前記（８）に於いて、穴を中心にし
て積層形成されて六角柱をなし且つ平面で見て蜂の巣状
をなす一導電型半導体層及び反対導電型半導体層がｐ型
ＧａＡｌＡｓ層及びｎ型ＧａＡｌＡｓ層であることを特
徴とする。
て積層形成されて六角柱をなし且つ平面で見て蜂の巣状
をなす一導電型半導体層及び反対導電型半導体層がｐ型
ＧａＡｌＡｓ層及びｎ型ＧａＡｌＡｓ層であることを特
徴とする。
【００２９】（１０）前記（１）乃至（９）の何れか一
つに於いて、半導体基板が面指数（１１１）ＢのＧａＡ
ｓ基板であることを特徴とする。
つに於いて、半導体基板が面指数（１１１）ＢのＧａＡ
ｓ基板であることを特徴とする。
【００３０】
【作用】前記手段を採ることに依って、得られる発光ダ
イオード（或いは光検出ダイオード）は、その主要部分
が、加工に依存することなく、選択成長を行うのみで自
動的に形成される為、製造ばらつきが少なく、また、絶
縁膜に形成する穴の間隔を選択することで如何なる大き
さのものでも任意に得ることができ、特に、微細なもの
を容易に形成することができ、しかも、形状が正六角柱
であることから、高効率の集積化が可能であって、且
つ、ダイオード自体の開口率も大きいので、高精度、高
輝度の鮮明なディスプレイ装置を高い製造歩留りで実現
することが可能であり、更にまた、微細な素子を形成
し、光検出装置として使用することで、映像を高い分解
能で検出することができる。
イオード（或いは光検出ダイオード）は、その主要部分
が、加工に依存することなく、選択成長を行うのみで自
動的に形成される為、製造ばらつきが少なく、また、絶
縁膜に形成する穴の間隔を選択することで如何なる大き
さのものでも任意に得ることができ、特に、微細なもの
を容易に形成することができ、しかも、形状が正六角柱
であることから、高効率の集積化が可能であって、且
つ、ダイオード自体の開口率も大きいので、高精度、高
輝度の鮮明なディスプレイ装置を高い製造歩留りで実現
することが可能であり、更にまた、微細な素子を形成
し、光検出装置として使用することで、映像を高い分解
能で検出することができる。
【００３１】
【実施例】図１に見られる発光ダイオードを第一実施例
とし、それを製造する工程について具体的に説明する。
とし、それを製造する工程について具体的に説明する。
【００３２】（１） 化学気相堆積（ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適
用することに依って、面指数が（１１１）ＢであるＧａ
Ａｓ基板１上に厚さが例えば１０〔ｎｍ〕であるＳｉＯ
2 からなる絶縁膜２を形成する。ここで、主面に於ける
面指数の選択は、後に成長させる化合物半導体結晶の形
状を六角柱にする為に重要である。
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適
用することに依って、面指数が（１１１）ＢであるＧａ
Ａｓ基板１上に厚さが例えば１０〔ｎｍ〕であるＳｉＯ
2 からなる絶縁膜２を形成する。ここで、主面に於ける
面指数の選択は、後に成長させる化合物半導体結晶の形
状を六角柱にする為に重要である。
【００３３】（２） スパッタリング法を適用すること
に依って、絶縁膜２上に厚さが例えば１０〔ｎｍ〕であ
るＷＳｉ膜を形成する。尚、この場合、適用技術をＣＶ
Ｄ法に代替しても良い。
に依って、絶縁膜２上に厚さが例えば１０〔ｎｍ〕であ
るＷＳｉ膜を形成する。尚、この場合、適用技術をＣＶ
Ｄ法に代替しても良い。
【００３４】（３） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅｉ
ｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依
り、ＷＳｉ膜のパターニングを行って幅が２５〔μｍ〕
の下部電極３を形成する。
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅｉ
ｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依
り、ＷＳｉ膜のパターニングを行って幅が２５〔μｍ〕
の下部電極３を形成する。
【００３５】（４） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
（ＷＳｉ用）及びＣＦ4 （ＳｉＯ2 用）とするＲＩＥ法
を適用することに依って、下部電極３及び絶縁膜２の選
択的エッチングを行って直径が３〔μｍ〕である穴２Ａ
を形成し、その穴２Ａ内にＧａＡｓ基板１の一部を表出
させる。
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
（ＷＳｉ用）及びＣＦ4 （ＳｉＯ2 用）とするＲＩＥ法
を適用することに依って、下部電極３及び絶縁膜２の選
択的エッチングを行って直径が３〔μｍ〕である穴２Ａ
を形成し、その穴２Ａ内にＧａＡｓ基板１の一部を表出
させる。
【００３６】（５） ＭＯＣＶＤ法を適用することに依
って、Ｚｎをドーパントとした厚さ２〔μｍ〕のｐ型Ｇ
ａＡｌＡｓ半導体層４、Ｓｉをドーパントとした厚さ２
〔μｍ〕のｎ型ＧａＡｌＡｓ半導体層５を成長させる。
ここで、ｐ型ＧａＡｌＡｓ半導体層４及びｎ型ＧａＡｌ
Ａｓ半導体層５は、平面で見て正六角形に形成され、そ
の一辺は３０〔μｍ〕、従って、半径３０〔μｍ〕の円
に内接する大きさとする。
って、Ｚｎをドーパントとした厚さ２〔μｍ〕のｐ型Ｇ
ａＡｌＡｓ半導体層４、Ｓｉをドーパントとした厚さ２
〔μｍ〕のｎ型ＧａＡｌＡｓ半導体層５を成長させる。
ここで、ｐ型ＧａＡｌＡｓ半導体層４及びｎ型ＧａＡｌ
Ａｓ半導体層５は、平面で見て正六角形に形成され、そ
の一辺は３０〔μｍ〕、従って、半径３０〔μｍ〕の円
に内接する大きさとする。
【００３７】（６） スパッタリング法を適用すること
に依り、厚さが例えば２００〔ｎｍ〕であるＩＴＯ（ｉ
ｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）膜を形成する。
に依り、厚さが例えば２００〔ｎｍ〕であるＩＴＯ（ｉ
ｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）膜を形成する。
【００３８】（７） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチャントをＨＦ＋ＨＣｌとす
るウエット・エッチング法を適用することに依り、ＩＴ
Ｏ膜のパターニングを行って上部電極６を形成する。
尚、上部電極６は、図示の如く、下部電極３と交差する
ように形成される。
ト・プロセス、及び、エッチャントをＨＦ＋ＨＣｌとす
るウエット・エッチング法を適用することに依り、ＩＴ
Ｏ膜のパターニングを行って上部電極６を形成する。
尚、上部電極６は、図示の如く、下部電極３と交差する
ように形成される。
【００３９】前記のようにして製造した発光ダイオード
を集積化したディスプレイ装置の構成は図２に示したデ
ィスプレイ装置と全く同じになり、発光ダイオードが正
六角形をなしている為、図示されているように隙間なく
配列することができる。
を集積化したディスプレイ装置の構成は図２に示したデ
ィスプレイ装置と全く同じになり、発光ダイオードが正
六角形をなしている為、図示されているように隙間なく
配列することができる。
【００４０】図２に見られるように発光ダイオードを集
積化するには、図１に見られる穴２Ａの配列が重要な役
割を果たすことになる。
積化するには、図１に見られる穴２Ａの配列が重要な役
割を果たすことになる。
【００４１】図３は本発明の発光ダイオードに依って構
成するディスプレイ装置の製造途中に於ける要部平面説
明図であり、図１及び図２に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
成するディスプレイ装置の製造途中に於ける要部平面説
明図であり、図１及び図２に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
【００４２】図から明らかなように、ＳｉＯ2 からなる
絶縁膜２上にＷＳｉ膜を形成し、そのＷＳｉ膜を幅１０
〔ｎｍ〕の多数のストライプにパターニングして下部電
極３を形成し、間隔を例えば８０〔μｍ〕として下部電
極３及び絶縁膜２を貫通する穴２Ａを配列形成し、この
後、ＭＯＣＶＤ法に依って半導体層を積層形成すること
で前記したような発光ダイオードのアレイが得られるの
である。
絶縁膜２上にＷＳｉ膜を形成し、そのＷＳｉ膜を幅１０
〔ｎｍ〕の多数のストライプにパターニングして下部電
極３を形成し、間隔を例えば８０〔μｍ〕として下部電
極３及び絶縁膜２を貫通する穴２Ａを配列形成し、この
後、ＭＯＣＶＤ法に依って半導体層を積層形成すること
で前記したような発光ダイオードのアレイが得られるの
である。
【００４３】前記実施例では、一波長の光を発生する発
光ダイオードで構成され、半導体材料がＧａＡｌＡｓで
あることから、例えば赤色のモノクローム（ｍｏｎｏｃ
ｈｒｏｍｅ）で構成されたディスプレイとなる。
光ダイオードで構成され、半導体材料がＧａＡｌＡｓで
あることから、例えば赤色のモノクローム（ｍｏｎｏｃ
ｈｒｏｍｅ）で構成されたディスプレイとなる。
【００４４】前記実施例では、発光ダイオード部分１０
が全面発光し、そして、ダイオード間隔が狭く、高密度
で集積化されているので、開口率が高いディスプレイが
実現され、しかも、前記実施例では、一つの画素が半径
３０〔μｍ〕の円に近い大きさで、大変に小さいので、
高精度の画像が得られる。
が全面発光し、そして、ダイオード間隔が狭く、高密度
で集積化されているので、開口率が高いディスプレイが
実現され、しかも、前記実施例では、一つの画素が半径
３０〔μｍ〕の円に近い大きさで、大変に小さいので、
高精度の画像が得られる。
【００４５】図４は本発明に於ける第二実施例の発光ダ
イオードを表す要部平面説明図であり、また、図５は同
じく要部切断側面図であって、（Ａ）は図４に見られる
線Ｘ１−Ｘ１に沿う要部切断側面、そして、（Ｂ）は図
４に見られる線Ｘ２−Ｘ２に沿う要部切断側面である。
イオードを表す要部平面説明図であり、また、図５は同
じく要部切断側面図であって、（Ａ）は図４に見られる
線Ｘ１−Ｘ１に沿う要部切断側面、そして、（Ｂ）は図
４に見られる線Ｘ２−Ｘ２に沿う要部切断側面である。
【００４６】図４及び図５に見られる第二実施例は、カ
ラー・ディスプレイ装置を実現する為のものであって、
図には一画素分の発光ダイオードが示されている。
ラー・ディスプレイ装置を実現する為のものであって、
図には一画素分の発光ダイオードが示されている。
【００４７】各図に於いて、１１は基板、１２は絶縁
膜、１３は下部電極、１４Ｒは赤色発光ダイオード部分
のｐ型半導体層、１５Ｒは赤色発光ダイオード部分のｎ
型半導体層、１４Ｇは緑色発光ダイオード部分のｐ型半
導体層、１５Ｇは緑色発光ダイオード部分のｎ型半導体
層、１４Ｂは青色発光ダイオード部分のｐ型半導体層、
１５Ｂは青色発光ダイオード部分のｎ型半導体層、１６
は上部電極、２０Ｒは赤色発光ダイオード部分、２０Ｇ
は緑色発光ダイオード部分、２０Ｂは青色発光ダイオー
ド部分、２１は絶縁膜をそれぞれ示している。
膜、１３は下部電極、１４Ｒは赤色発光ダイオード部分
のｐ型半導体層、１５Ｒは赤色発光ダイオード部分のｎ
型半導体層、１４Ｇは緑色発光ダイオード部分のｐ型半
導体層、１５Ｇは緑色発光ダイオード部分のｎ型半導体
層、１４Ｂは青色発光ダイオード部分のｐ型半導体層、
１５Ｂは青色発光ダイオード部分のｎ型半導体層、１６
は上部電極、２０Ｒは赤色発光ダイオード部分、２０Ｇ
は緑色発光ダイオード部分、２０Ｂは青色発光ダイオー
ド部分、２１は絶縁膜をそれぞれ示している。
【００４８】図６乃至図９は第二実施例を製造する工程
を説明する為の工程要所に於けるディスプレイ装置の要
部平面説明図であり、図４及び図５に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
を説明する為の工程要所に於けるディスプレイ装置の要
部平面説明図であり、図４及び図５に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
【００４９】次に、第二実施例を製造する工程について
説明するが、その説明には、常に図４及び図５を参照す
るものとし、図６乃至図９は必要に応じて参照するもの
とする。
説明するが、その説明には、常に図４及び図５を参照す
るものとし、図６乃至図９は必要に応じて参照するもの
とする。
【００５０】図４、図５、図６（Ａ）参照 ６Ａ−（１） ＣＶＤ法を適用することに依り、面指数が（１１１）Ｂ
であるＧａＡｓ基板１１上に厚さが例えば５〔ｎｍ〕で
あるＳｉＯ2 からなる絶縁膜１２を形成する。
であるＧａＡｓ基板１１上に厚さが例えば５〔ｎｍ〕で
あるＳｉＯ2 からなる絶縁膜１２を形成する。
【００５１】６Ａ−（２） スパッタリング法を適用することに依り、絶縁膜１２上
に厚さが例えば１０〔ｎｍ〕であるＷＳｉ膜を形成す
る。
に厚さが例えば１０〔ｎｍ〕であるＷＳｉ膜を形成す
る。
【００５２】６Ａ−（３） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＦ4 ＋Ｏ2 とするＲＩＥ法を適用
することに依り、ＷＳｉ膜のパターニングを行って幅が
２０〔μｍ〕の下部電極１３を形成する。
エッチング・ガスをＣＦ4 ＋Ｏ2 とするＲＩＥ法を適用
することに依り、ＷＳｉ膜のパターニングを行って幅が
２０〔μｍ〕の下部電極１３を形成する。
【００５３】６Ａ−（４） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、下部電極１３と絶縁膜１２の選択的エッチングを
行って直径が３〔μｍ〕である穴１２Ａ（図６（Ａ）を
参照）を形成し、その穴１２Ａ内にＧａＡｓ基板１１の
一部を表出させる。
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、下部電極１３と絶縁膜１２の選択的エッチングを
行って直径が３〔μｍ〕である穴１２Ａ（図６（Ａ）を
参照）を形成し、その穴１２Ａ内にＧａＡｓ基板１１の
一部を表出させる。
【００５４】尚、この穴１２Ａの数は、一本の下部電極
１３について、赤色発光ダイオードの分、緑色発光ダイ
オードの分、青色発光ダイオードの分を形成するので、
例えば赤色発光ダイオードの分として、全体の１／３の
割合で形成することになる。
１３について、赤色発光ダイオードの分、緑色発光ダイ
オードの分、青色発光ダイオードの分を形成するので、
例えば赤色発光ダイオードの分として、全体の１／３の
割合で形成することになる。
【００５５】図４、図５、図６（Ｂ）参照 ６Ｂ−（１） ＭＯＣＶＤ法を適用することに依って、Ｚｎをドーパン
トとした厚さ２〔μｍ〕のｐ型ＧａＡｌＡｓ半導体層１
４Ｒ、Ｓｉをドーパントとした厚さ２〔μｍ〕のｎ型Ｇ
ａＡｌＡｓ半導体層１５Ｒを成長させる。
トとした厚さ２〔μｍ〕のｐ型ＧａＡｌＡｓ半導体層１
４Ｒ、Ｓｉをドーパントとした厚さ２〔μｍ〕のｎ型Ｇ
ａＡｌＡｓ半導体層１５Ｒを成長させる。
【００５６】ここで、ｐ型ＧａＡｌＡｓ半導体層１４Ｒ
並びにｎ型ＧａＡｌＡｓ半導体層１５Ｒは、平面で見て
正六角形に形成され、その一辺は２５〔μｍ〕となり、
従って、半径２５〔μｍ〕の円に内接する大きさとす
る。図６（Ｂ）では、便宜上、記号２０Ｒで赤色発光ダ
イオード部分を指示しているが、実際には、ＩＴＯから
なる上部電極が形成されていないので、完成されたもの
になってはない。
並びにｎ型ＧａＡｌＡｓ半導体層１５Ｒは、平面で見て
正六角形に形成され、その一辺は２５〔μｍ〕となり、
従って、半径２５〔μｍ〕の円に内接する大きさとす
る。図６（Ｂ）では、便宜上、記号２０Ｒで赤色発光ダ
イオード部分を指示しているが、実際には、ＩＴＯから
なる上部電極が形成されていないので、完成されたもの
になってはない。
【００５７】図４、図５、図７（Ａ）参照 ７Ａ−（１） ＣＶＤ法及びリソグラフィ技術を適用することに依り、
赤色発光ダイオード部分２０Ｒを覆うＳｉＯ2 からなる
絶縁膜２１を形成する。尚、絶縁膜２１を形成するに
は、リソグラフィ技術におけるレジスト・プロセス、蒸
着法或いはスパッタリング法、リフト・オフ法を適用し
ても良い。
赤色発光ダイオード部分２０Ｒを覆うＳｉＯ2 からなる
絶縁膜２１を形成する。尚、絶縁膜２１を形成するに
は、リソグラフィ技術におけるレジスト・プロセス、蒸
着法或いはスパッタリング法、リフト・オフ法を適用し
ても良い。
【００５８】７Ａ−（２） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、図７（Ａ）に示されている位置を選定、即ち、新
たに発光ダイオード部分（ここでは、緑色発光ダイオー
ド部分）を形成した場合、それが赤色発光ダイオード部
分２０Ｒに隣接して一画素の構成要素となり得る位置を
選定し、下部電極１３と絶縁膜１２の選択的エッチング
を行い、直径が３〔μｍ〕である穴１２Ａを形成し、そ
の穴１２Ａ内にＧａＡｓ基板１１の一部を表出させる。
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、図７（Ａ）に示されている位置を選定、即ち、新
たに発光ダイオード部分（ここでは、緑色発光ダイオー
ド部分）を形成した場合、それが赤色発光ダイオード部
分２０Ｒに隣接して一画素の構成要素となり得る位置を
選定し、下部電極１３と絶縁膜１２の選択的エッチング
を行い、直径が３〔μｍ〕である穴１２Ａを形成し、そ
の穴１２Ａ内にＧａＡｓ基板１１の一部を表出させる。
【００５９】図４、図５、図７（Ｂ）参照 ７Ｂ−（１） ＭＯＣＶＤ法を適用することに依って、Ｚｎをドーパン
トとした厚さ２〔μｍ〕のｐ型ＧａＰ半導体層１４Ｇ、
Ｔｅをドーパントとした厚さ２〔μｍ〕のｎ型ＧａＰ半
導体層１５Ｇを成長させる。尚、このｎ型ＧａＰ半導体
層１５Ｇの成長を行う際、アンモニア（ＮＨ3 ）ガスを
導入し、Ｎ（窒素）原子を添加する。尚、Ｎ原子は緑色
発光を行う為の発光中心の役割を果たす。
トとした厚さ２〔μｍ〕のｐ型ＧａＰ半導体層１４Ｇ、
Ｔｅをドーパントとした厚さ２〔μｍ〕のｎ型ＧａＰ半
導体層１５Ｇを成長させる。尚、このｎ型ＧａＰ半導体
層１５Ｇの成長を行う際、アンモニア（ＮＨ3 ）ガスを
導入し、Ｎ（窒素）原子を添加する。尚、Ｎ原子は緑色
発光を行う為の発光中心の役割を果たす。
【００６０】この成長に於いても、穴１２Ａを中心にし
て正六角柱をなすｐ型ＧａＰ半導体層１４Ｇ並びにｎ型
ＧａＰ半導体層１５Ｇが成長し、他の部分には何も成長
せず、その正六角形の一辺は２５〔μｍ〕であることか
ら、半径２５〔μｍ〕の円に内接する大きさとなる。
尚、図７（Ｂ）に於いても、便宜上、記号２０Ｇで緑色
発光ダイオードを指示してある。
て正六角柱をなすｐ型ＧａＰ半導体層１４Ｇ並びにｎ型
ＧａＰ半導体層１５Ｇが成長し、他の部分には何も成長
せず、その正六角形の一辺は２５〔μｍ〕であることか
ら、半径２５〔μｍ〕の円に内接する大きさとなる。
尚、図７（Ｂ）に於いても、便宜上、記号２０Ｇで緑色
発光ダイオードを指示してある。
【００６１】図４、図５、図８（Ａ）参照 ８Ａ−（１） ＣＶＤ法とリソグラフィ技術、或いは、リソグラフィ技
術におけるレジスト・プロセス、蒸着法又はスパッタリ
ング法、リフト・オフ法を適用することに依り、緑色発
光ダイオード部分２０Ｇを覆うＳｉＯ2 からなる絶縁膜
２１を形成する。
術におけるレジスト・プロセス、蒸着法又はスパッタリ
ング法、リフト・オフ法を適用することに依り、緑色発
光ダイオード部分２０Ｇを覆うＳｉＯ2 からなる絶縁膜
２１を形成する。
【００６２】８Ａ−（２） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、図８（Ａ）に示されている位置を選定、即ち、新
たに発光ダイオード部分（ここでは、青色発光ダイオー
ド部分）を形成した場合、それが赤色発光ダイオード部
分２０Ｒ並びに緑色発光ダイオード部分２０Ｇに隣接し
て一画素の構成要素となり得る位置を選定し、下部電極
１３と絶縁膜１２の選択的エッチングを行い、直径が３
〔μｍ〕である穴１２Ａを形成し、その穴１２Ａ内にＧ
ａＡｓ基板１１の一部を表出させる。
エッチング・ガスをＣＦ4 ＋Ｏ2 （ＷＳｉ用）並びにＣ
Ｆ4 （ＳｉＯ2 用）とするＲＩＥ法を適用することに依
って、図８（Ａ）に示されている位置を選定、即ち、新
たに発光ダイオード部分（ここでは、青色発光ダイオー
ド部分）を形成した場合、それが赤色発光ダイオード部
分２０Ｒ並びに緑色発光ダイオード部分２０Ｇに隣接し
て一画素の構成要素となり得る位置を選定し、下部電極
１３と絶縁膜１２の選択的エッチングを行い、直径が３
〔μｍ〕である穴１２Ａを形成し、その穴１２Ａ内にＧ
ａＡｓ基板１１の一部を表出させる。
【００６３】図４、図５、図８（Ｂ）参照 ８Ｂ−（１） ＭＯＣＶＤ法を適用することに依って、Ｌｉをドーパン
トとした厚さ２〔μｍ〕のｐ型ＺｎＳｅ半導体層１５
Ｂ、Ｃｌをドーパントとした厚さ２〔μｍ〕のｎ型Ｚｎ
Ｓｅ半導体層１４Ｂを成長させる。
トとした厚さ２〔μｍ〕のｐ型ＺｎＳｅ半導体層１５
Ｂ、Ｃｌをドーパントとした厚さ２〔μｍ〕のｎ型Ｚｎ
Ｓｅ半導体層１４Ｂを成長させる。
【００６４】この成長に於いても、穴１２Ａを中心にし
て正六角柱をなすｎ型ＺｎＳｅ半導体層１５Ｂ及びｐ型
ＧａＰ半導体層１４Ｂが成長し、他の部分には何も成長
せず、その正六角形の一辺が２５〔μｍ〕であることか
ら、半径２５〔μｍ〕の円に内接する大きさとなる。
尚、図８（Ｂ）に於いても、便宜上、記号２０Ｂで青色
発光ダイオードを指示してある。
て正六角柱をなすｎ型ＺｎＳｅ半導体層１５Ｂ及びｐ型
ＧａＰ半導体層１４Ｂが成長し、他の部分には何も成長
せず、その正六角形の一辺が２５〔μｍ〕であることか
ら、半径２５〔μｍ〕の円に内接する大きさとなる。
尚、図８（Ｂ）に於いても、便宜上、記号２０Ｂで青色
発光ダイオードを指示してある。
【００６５】図４、図５、図９（Ａ）参照 ９Ａ−（１） エッチャントを緩衝ＨＦ水溶液とするウエット・エッチ
ング法を適用することに依り、赤色発光ダイオード ２
０Ｒ及び緑色発光ダイオード２０Ｇ上に在る絶縁膜２１
を除去する。
ング法を適用することに依り、赤色発光ダイオード ２
０Ｒ及び緑色発光ダイオード２０Ｇ上に在る絶縁膜２１
を除去する。
【００６６】図４、図５、図９（Ｂ）参照 ９Ｂ−（１） スパッタリング法を適用することに依り、厚さが例えば
１００〔ｎｍ〕であるＩＴＯ膜を形成する。
１００〔ｎｍ〕であるＩＴＯ膜を形成する。
【００６７】９Ｂ−（２） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチャントをＨＦ＋ＨＣｌとするウエット・エッチン
グ法を適用することに依って、ＩＴＯ膜のパターニング
を行って上部電極１６を形成する。尚、上部電極１６
は、図示の如く、下部電極１３と交差するように形成さ
れる。
エッチャントをＨＦ＋ＨＣｌとするウエット・エッチン
グ法を適用することに依って、ＩＴＯ膜のパターニング
を行って上部電極１６を形成する。尚、上部電極１６
は、図示の如く、下部電極１３と交差するように形成さ
れる。
【００６８】図１０は図４乃至図９について説明したフ
ル・カラーのディスプレイ装置の一部を表す要部平面説
明図であり、図４乃至図９に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
ル・カラーのディスプレイ装置の一部を表す要部平面説
明図であり、図４乃至図９に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
【００６９】図から明らかなように、平面で見た場合、
赤色、緑色、青色の各発光ダイオード２０Ｒ、２０Ｇ、
２０Ｂが正六角形をなしている為、隙間なく配列するこ
とが可能である。
赤色、緑色、青色の各発光ダイオード２０Ｒ、２０Ｇ、
２０Ｂが正六角形をなしている為、隙間なく配列するこ
とが可能である。
【００７０】このディスプレイ装置は、前記したよう
に、赤、緑、青の三つの波長の光を発生する発光ダイオ
ードからなっていて、その発光強度は電流或いは電圧で
容易に制御でき、フルカラーのディスプレイを実現する
ことができる。
に、赤、緑、青の三つの波長の光を発生する発光ダイオ
ードからなっていて、その発光強度は電流或いは電圧で
容易に制御でき、フルカラーのディスプレイを実現する
ことができる。
【００７１】また、この発光ダイオードのアレイは、発
光ダイオード部分が全面発光し、しかも、その間隔が狭
いので高密度に集積化され、開口率が高いディスプレイ
となり、また、一画素が、例えば半径５０〔μｍ〕程度
の大きさであることから高精度のディスプレイが可能で
ある。
光ダイオード部分が全面発光し、しかも、その間隔が狭
いので高密度に集積化され、開口率が高いディスプレイ
となり、また、一画素が、例えば半径５０〔μｍ〕程度
の大きさであることから高精度のディスプレイが可能で
ある。
【００７２】前記実施例の場合、一画素を正三角形の各
頂点の位置にそれぞれ配置された赤色発光ダイオード部
分２０Ｒ、緑色発光ダイオード部分２０Ｇ、青色発光ダ
イオード部分２０Ｂで構成してあるが、この配置、及
び、配線の仕方などは、これに限定されるものではな
い。
頂点の位置にそれぞれ配置された赤色発光ダイオード部
分２０Ｒ、緑色発光ダイオード部分２０Ｇ、青色発光ダ
イオード部分２０Ｂで構成してあるが、この配置、及
び、配線の仕方などは、これに限定されるものではな
い。
【００７３】例えば、横方向の一線に並んだ赤色発光ダ
イオード部分２０Ｒ、緑色発光ダイオード部分２０Ｇ、
青色発光ダイオード部分２０Ｂで一画素とし、そして、
例えば上下二種類の配線を積層形成し、一種の配線に対
して一種の発光ダイオードが連なる構成にしたり、或い
は、多層になった配線を形成して赤色用、緑色用、青色
用の各配線として用いるようにしても良い。尚、その場
合、それ等の構成に対応して外部回路が決められる。
イオード部分２０Ｒ、緑色発光ダイオード部分２０Ｇ、
青色発光ダイオード部分２０Ｂで一画素とし、そして、
例えば上下二種類の配線を積層形成し、一種の配線に対
して一種の発光ダイオードが連なる構成にしたり、或い
は、多層になった配線を形成して赤色用、緑色用、青色
用の各配線として用いるようにしても良い。尚、その場
合、それ等の構成に対応して外部回路が決められる。
【００７４】このように、発光ダイオード部分の配列及
び配線が異なるディスプレイ装置を本発明の第三実施例
として説明する。
び配線が異なるディスプレイ装置を本発明の第三実施例
として説明する。
【００７５】図１１は第三実施例であるディスプレイ装
置を表す要部平面説明図であり、また、図１２は図１１
に見られるディスプレイ装置の一画素分を表す要部平面
説明図であって、図４乃至図１０に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
置を表す要部平面説明図であり、また、図１２は図１１
に見られるディスプレイ装置の一画素分を表す要部平面
説明図であって、図４乃至図１０に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
【００７６】第三実施例に於いても、各発光ダイオード
部分の構成は、第二実施例に於ける発光ダイオード部分
の構成と変わりはなく、そして、正六角形の特質を活か
し、隙間なく配列することができ、基板の一部表面を露
出させる始めの穴開けの間隔を正確に設定しさえすれ
ば、図示の如き集積化が可能である。
部分の構成は、第二実施例に於ける発光ダイオード部分
の構成と変わりはなく、そして、正六角形の特質を活か
し、隙間なく配列することができ、基板の一部表面を露
出させる始めの穴開けの間隔を正確に設定しさえすれ
ば、図示の如き集積化が可能である。
【００７７】このディスプレイ装置も、図から明らかな
ように、赤、緑、青の三つの波長の光を発生する発光ダ
イオードからなっていて、その発光強度は電流或いは電
圧で容易に制御でき、フルカラーのディスプレイを実現
することができる。
ように、赤、緑、青の三つの波長の光を発生する発光ダ
イオードからなっていて、その発光強度は電流或いは電
圧で容易に制御でき、フルカラーのディスプレイを実現
することができる。
【００７８】また、この発光ダイオードのアレイは、発
光ダイオード部分が全面発光し、しかも、その間隔が狭
いので高密度に集積化され、開口率が高いディスプレイ
となり、また、一画素は例えば２０〔μｍ〕×６０〔μ
ｍ〕程度と小さいので、高精度のディスプレイとなる。
光ダイオード部分が全面発光し、しかも、その間隔が狭
いので高密度に集積化され、開口率が高いディスプレイ
となり、また、一画素は例えば２０〔μｍ〕×６０〔μ
ｍ〕程度と小さいので、高精度のディスプレイとなる。
【００７９】更にまた、前記のような発光ダイオードの
配列及び配線をしたディスプレイ装置では、赤色、緑
色、青色の各発光を独立した配線で制御することができ
る為、外部回路は簡略化され、そして、赤色、緑色、青
色の各発光特性が相違する場合であっても、配線が独立
していることから、最適な制御を行うことができる。
配列及び配線をしたディスプレイ装置では、赤色、緑
色、青色の各発光を独立した配線で制御することができ
る為、外部回路は簡略化され、そして、赤色、緑色、青
色の各発光特性が相違する場合であっても、配線が独立
していることから、最適な制御を行うことができる。
【００８０】ところで、本発明に依れば、例えば、図１
乃至図３について説明したディスプレイ装置と全く同じ
構成を採用することで高分解能の撮像装置として使用す
ることができる光検出装置を実現することができる。
乃至図３について説明したディスプレイ装置と全く同じ
構成を採用することで高分解能の撮像装置として使用す
ることができる光検出装置を実現することができる。
【００８１】本発明に於ける第四実施例である光検出装
置を製造する工程について具体的に説明する。尚、以下
の説明では、図１乃至図３を参照すると良い。
置を製造する工程について具体的に説明する。尚、以下
の説明では、図１乃至図３を参照すると良い。
【００８２】（１） ＣＶＤ法を適用することに依り、
面指数が（１１１）ＢであるＧａＡｓ基板１上に厚さが
例えば５〔ｎｍ〕であるＳｉＯ2 からなる絶縁膜２を形
成する。
面指数が（１１１）ＢであるＧａＡｓ基板１上に厚さが
例えば５〔ｎｍ〕であるＳｉＯ2 からなる絶縁膜２を形
成する。
【００８３】（２） スパッタリング法を適用すること
に依って、絶縁膜２上に厚さが例えば１０〔ｎｍ〕であ
るＷＳｉ膜を形成する。
に依って、絶縁膜２上に厚さが例えば１０〔ｎｍ〕であ
るＷＳｉ膜を形成する。
【００８４】（３） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
とするＲＩＥ法を適用することに依り、ＷＳｉ膜のパタ
ーニングを行って幅が１．０〔μｍ〕の下部電極３を形
成する。
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
とするＲＩＥ法を適用することに依り、ＷＳｉ膜のパタ
ーニングを行って幅が１．０〔μｍ〕の下部電極３を形
成する。
【００８５】（４） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
（ＷＳｉ用）及びＣＦ4 （ＳｉＯ2 用）とするＲＩＥ法
を適用することに依って、下部電極３及び絶縁膜２の選
択的エッチングを行って直径が０．３〔μｍ〕である穴
を形成し、その穴内にＧａＡｓ基板１の一部を表出させ
る。
ト・プロセス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2
（ＷＳｉ用）及びＣＦ4 （ＳｉＯ2 用）とするＲＩＥ法
を適用することに依って、下部電極３及び絶縁膜２の選
択的エッチングを行って直径が０．３〔μｍ〕である穴
を形成し、その穴内にＧａＡｓ基板１の一部を表出させ
る。
【００８６】（５） ＭＯＣＶＤ法を適用することに依
って、Ｚｎをドーパントとした厚さ２〔μｍ〕のｐ型Ｇ
ａＡｌＡｓ半導体層４、Ｓｉをドーパントとした厚さ２
〔μｍ〕のｎ型ＧａＡｌＡｓ半導体層５を成長させる。
ここで、ｐ型ＧａＡｌＡｓ半導体層４並びにｎ型ＧａＡ
ｌＡｓ半導体層５は、平面で見て正六角形に形成され、
その一辺は１．０〔μｍ〕、従って、半径１〔μｍ〕の
円に内接する大きさとする。
って、Ｚｎをドーパントとした厚さ２〔μｍ〕のｐ型Ｇ
ａＡｌＡｓ半導体層４、Ｓｉをドーパントとした厚さ２
〔μｍ〕のｎ型ＧａＡｌＡｓ半導体層５を成長させる。
ここで、ｐ型ＧａＡｌＡｓ半導体層４並びにｎ型ＧａＡ
ｌＡｓ半導体層５は、平面で見て正六角形に形成され、
その一辺は１．０〔μｍ〕、従って、半径１〔μｍ〕の
円に内接する大きさとする。
【００８７】（６） スパッタリング法を適用すること
に依り、厚さが例えば１００〔ｎｍ〕であるＩＴＯ膜を
形成する。
に依り、厚さが例えば１００〔ｎｍ〕であるＩＴＯ膜を
形成する。
【００８８】（７） リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチャントをＨＦ＋ＨＣｌとす
るウエット・エッチング法を適用することに依って、Ｉ
ＴＯ膜のパターニングを行って幅が１．０〔μｍ〕の上
部電極６を形成する。尚、上部電極６は、図示の如く、
下部電極３と交差するように形成される。
ト・プロセス、及び、エッチャントをＨＦ＋ＨＣｌとす
るウエット・エッチング法を適用することに依って、Ｉ
ＴＯ膜のパターニングを行って幅が１．０〔μｍ〕の上
部電極６を形成する。尚、上部電極６は、図示の如く、
下部電極３と交差するように形成される。
【００８９】前記のようにして製造した受光ダイオード
部分を集積化した光検出装置の構成は、図２に示したデ
ィスプレイ装置と全く同じであって、受光ダイオード部
分は正六角形をなしている為、図２に示された発光ダイ
オードと同様、隙間なく配列することが可能である。
尚、本実施例の場合も、受光ダイオード部分を高集積化
する為には、ＧａＡｓ基板１の一部を表出させる穴２Ａ
の正確な配列が重要な役割を果たすことになる。
部分を集積化した光検出装置の構成は、図２に示したデ
ィスプレイ装置と全く同じであって、受光ダイオード部
分は正六角形をなしている為、図２に示された発光ダイ
オードと同様、隙間なく配列することが可能である。
尚、本実施例の場合も、受光ダイオード部分を高集積化
する為には、ＧａＡｓ基板１の一部を表出させる穴２Ａ
の正確な配列が重要な役割を果たすことになる。
【００９０】前記実施例では、受光ダイオード部分の直
径が約２〔μｍ〕と小さく、また、ダイオード間隔が狭
く、高密度で集積化されているので、高精度の分解能を
もった光検出装置が実現される。
径が約２〔μｍ〕と小さく、また、ダイオード間隔が狭
く、高密度で集積化されているので、高精度の分解能を
もった光検出装置が実現される。
【００９１】本発明に依れば、前記説明した実施例に限
られず、他に多くの改変を実現することが可能であっ
て、次に、それを例示する。
られず、他に多くの改変を実現することが可能であっ
て、次に、それを例示する。
【００９２】前記実施例では、画素などの大きさについ
て具体的な寸法を例示してあるが、これよりも、更に小
さい画素、或いは、液晶ディスプレイのように大きい画
素も任意に作製することができる。
て具体的な寸法を例示してあるが、これよりも、更に小
さい画素、或いは、液晶ディスプレイのように大きい画
素も任意に作製することができる。
【００９３】ドーパントについても、要はｐ型又はｎ型
になれば良いのであるから、他の物質を用いることは任
意であり、また、半導体材料に於いても、例えば第一実
施例では、ＧａＡｌＡｓに限られず、例えば、ＧａＡｓ
Ｐ、ＧａＰ、ＺｎＳｅなど、他の半導体材料を用いても
良く、その場合、ＧａＡｓＰなら赤色、ＧａＰなら緑
色、ＺｎＳｅなら青色の発光からなる単色のディスプレ
イを実現できる。
になれば良いのであるから、他の物質を用いることは任
意であり、また、半導体材料に於いても、例えば第一実
施例では、ＧａＡｌＡｓに限られず、例えば、ＧａＡｓ
Ｐ、ＧａＰ、ＺｎＳｅなど、他の半導体材料を用いても
良く、その場合、ＧａＡｓＰなら赤色、ＧａＰなら緑
色、ＺｎＳｅなら青色の発光からなる単色のディスプレ
イを実現できる。
【００９４】前記実施例では、上部電極６にＩＴＯを用
いたが、開口率が若干低下することを厭わなければ、通
常の金属材料を用いることもできる。また、下部電極３
としてＷＳｉを用いたが、その上に半導体を成長させ得
るならば、例えばＮｉＡｌなど、他の導電材料であって
も良い。
いたが、開口率が若干低下することを厭わなければ、通
常の金属材料を用いることもできる。また、下部電極３
としてＷＳｉを用いたが、その上に半導体を成長させ得
るならば、例えばＮｉＡｌなど、他の導電材料であって
も良い。
【００９５】前記各実施例に於いて、導電型をそれぞれ
逆転させた構造にしても、同じように動作することは云
うまでもない。
逆転させた構造にしても、同じように動作することは云
うまでもない。
【００９６】
【発明の効果】本発明に依る光半導体装置に於いては、
半導体基板上に積層形成され且つ下地を表出させる穴が
所定間隔を正確に維持して形成された絶縁膜及び下部電
極と、穴を中心にして積層形成されて六角柱をなし且つ
平面で見て蜂の巣状をなす一導電型半導体層及び反対導
電型半導体層と、六角柱をなす半導体層の上表面に形成
されて下部電極と交差する方向に延在する上部電極とを
備えて発光又は光検出する。
半導体基板上に積層形成され且つ下地を表出させる穴が
所定間隔を正確に維持して形成された絶縁膜及び下部電
極と、穴を中心にして積層形成されて六角柱をなし且つ
平面で見て蜂の巣状をなす一導電型半導体層及び反対導
電型半導体層と、六角柱をなす半導体層の上表面に形成
されて下部電極と交差する方向に延在する上部電極とを
備えて発光又は光検出する。
【００９７】前記構成を採ることに依って、発光ダイオ
ード或いは光検出ダイオードは、その主要部分が、加工
に依存することなく、選択成長を行うのみで自動的に形
成される為、製造ばらつきが少なく、また、絶縁膜に形
成する穴の間隔を選択することで如何なる大きさのもの
でも任意に得ることができ、特に、微細なものを容易に
形成することができ、しかも、形状が正六角柱であるこ
とから、高効率の集積化が可能であって、且つ、ダイオ
ード自体の開口率も大きいので、高精度、高輝度の鮮明
なディスプレイ装置を高い製造歩留りで実現することが
可能であり、更にまた、微細な素子を形成し、光検出装
置として使用することで、映像を高い分解能で検出する
ことができる。
ード或いは光検出ダイオードは、その主要部分が、加工
に依存することなく、選択成長を行うのみで自動的に形
成される為、製造ばらつきが少なく、また、絶縁膜に形
成する穴の間隔を選択することで如何なる大きさのもの
でも任意に得ることができ、特に、微細なものを容易に
形成することができ、しかも、形状が正六角柱であるこ
とから、高効率の集積化が可能であって、且つ、ダイオ
ード自体の開口率も大きいので、高精度、高輝度の鮮明
なディスプレイ装置を高い製造歩留りで実現することが
可能であり、更にまた、微細な素子を形成し、光検出装
置として使用することで、映像を高い分解能で検出する
ことができる。
【図１】本発明の原理を解説する為の発光ダイオードを
表す要部説明図である。
表す要部説明図である。
【図２】本発明の原理を解説する為のディスプレイ装置
を表す要部平面説明図である。
を表す要部平面説明図である。
【図３】本発明の発光ダイオードに依って構成するディ
スプレイ装置の製造途中に於ける要部平面説明図であ
る。
スプレイ装置の製造途中に於ける要部平面説明図であ
る。
【図４】本発明に於ける第二実施例の発光ダイオードを
表す要部平面説明図である。
表す要部平面説明図である。
【図５】本発明に於ける第二実施例の発光ダイオードを
表す要部切断側面図である。
表す要部切断側面図である。
【図６】第二実施例を製造する工程を説明する為の工程
要所に於けるディスプレイ装置の要部平面説明図であ
る。
要所に於けるディスプレイ装置の要部平面説明図であ
る。
【図７】第二実施例を製造する工程を説明する為の工程
要所に於けるディスプレイ装置の要部平面説明図であ
る。
要所に於けるディスプレイ装置の要部平面説明図であ
る。
【図８】第二実施例を製造する工程を説明する為の工程
要所に於けるディスプレイ装置の要部平面説明図であ
る。
要所に於けるディスプレイ装置の要部平面説明図であ
る。
【図９】第二実施例を製造する工程を説明する為の工程
要所に於けるディスプレイ装置の要部平面説明図であ
る。
要所に於けるディスプレイ装置の要部平面説明図であ
る。
【図１０】図４乃至図９について説明したフル・カラー
のディスプレイ装置の一部を表す要部平面説明図であ
る。
のディスプレイ装置の一部を表す要部平面説明図であ
る。
【図１１】第三実施例であるディスプレイ装置を表す要
部平面説明図である。
部平面説明図である。
【図１２】図１１に見られるディスプレイ装置の一画素
分を表す要部平面説明図である。
分を表す要部平面説明図である。
１ 基板 ２ 穴をもった絶縁膜 ２Ａ 穴 ３ 下部電極 ４ ｐ型半導体層 ５ ｎ型半導体層 ６ 上部電極 １０ 発光ダイオード部分 １１ 基板 １２ 絶縁膜 １２Ａ 穴 １３ 下部電極 １４Ｒ 赤色発光ダイオード部分のｐ型半導体層 １５Ｒ 赤色発光ダイオード部分のｎ型半導体層 １４Ｇ 緑色発光ダイオード部分のｐ型半導体層 １５Ｇ 緑色発光ダイオード部分のｎ型半導体層 １４Ｂ 青色発光ダイオード部分のｐ型半導体層 １５Ｂ 青色発光ダイオード部分のｎ型半導体層 １６ 上部電極 ２０Ｒ 赤色発光ダイオード部分 ２０Ｇ 緑色発光ダイオード部分 ２０Ｂ 青色発光ダイオード部分 ２１ 絶縁膜
Claims (10)
- 【請求項１】半導体基板上に積層形成され且つ下地を表
出させる穴が所定間隔を正確に維持して形成された絶縁
膜及び下部電極と、 前記穴を中心にして積層形成されて六角柱をなし且つ平
面で見て蜂の巣状をなす一導電型半導体層及び反対導電
型半導体層と、 前記六角柱をなす半導体層の上表面に形成されて前記下
部電極と交差する方向に延在する上部電極とを備えて発
光することを特徴とする光半導体装置。 - 【請求項２】積層形成されて六角柱をなし且つ平面で見
て蜂の巣状をなす一導電型半導体層及び反対導電型半導
体層がｐ型ＧａＡｌＡｓ層とｎ型ＧａＡｌＡｓ層である
ことを特徴とする請求項１記載の光半導体装置。 - 【請求項３】積層形成されて六角柱をなし且つ平面で見
て蜂の巣状をなす一導電型半導体層及び反対導電型半導
体層がｐ型ＧａＡｓＰ層とｎ型ＧａＡｓＰ層であること
を特徴とする請求項１記載の光半導体装置。 - 【請求項４】積層形成されて六角柱をなし且つ平面で見
て蜂の巣状をなす一導電型半導体層及び反対導電型半導
体層がｐ型ＧａＰ層とｎ型ＧａＰ層であることを特徴と
する請求項１記載の光半導体装置。 - 【請求項５】積層形成されて六角柱をなし且つ平面で見
て蜂の巣状をなす一導電型半導体層及び反対導電型半導
体層がｐ型ＺｎＳｅ層とｎ型ＺｎＳｅ層であることを特
徴とする請求項１記載の光半導体装置。 - 【請求項６】積層形成されて六角柱をなし且つ平面で見
て蜂の巣状をなす一導電型半導体層及び反対導電型半導
体層を含む赤色発光ダイオード及び積層形成されて六角
柱をなし且つ平面で見て蜂の巣状をなす一導電型半導体
層及び反対導電型半導体層を含む緑色発光ダイオード及
び積層形成されて六角柱をなし且つ平面で見て蜂の巣状
をなす一導電型半導体層及び反対導電型半導体層を含む
青色発光ダイオードを一組としてディスプレイの一画素
を構成したことを特徴とする請求項１記載の光半導体装
置。 - 【請求項７】ＧａＡｓＰ系材料の赤色発光ダイオード及
びＧａＰ系材料の緑色発光ダイオード及びＺｎＳｅ系材
料の青色発光ダイオードを一組としてディスプレイの一
画素を構成したことを特徴とする請求項６記載の光半導
体装置。 - 【請求項８】半導体基板上に積層形成され且つ下地を表
出させる穴が所定間隔を正確に維持して形成された絶縁
膜及び下部電極と、 前記穴を中心にして積層形成されて六角柱をなし且つ平
面で見て蜂の巣状をなす一導電型半導体層及び反対導電
型半導体層と、 前記六角柱をなす半導体層の上表面に形成されて前記下
部電極と交差する方向に延在する上部電極とを備えて光
検出することを特徴とする光半導体装置。 - 【請求項９】穴を中心にして積層形成されて六角柱をな
し且つ平面で見て蜂の巣状をなす一導電型半導体層及び
反対導電型半導体層がｐ型ＧａＡｌＡｓ層及びｎ型Ｇａ
ＡｌＡｓ層であることを特徴とする請求項８記載の光半
導体装置。 - 【請求項１０】半導体基板が面指数（１１１）ＢのＧａ
Ａｓ基板であることを特徴とする請求項１乃至請求項９
の何れか１項に記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25032294A JPH08116093A (ja) | 1994-10-17 | 1994-10-17 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25032294A JPH08116093A (ja) | 1994-10-17 | 1994-10-17 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116093A true JPH08116093A (ja) | 1996-05-07 |
Family
ID=17206191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25032294A Withdrawn JPH08116093A (ja) | 1994-10-17 | 1994-10-17 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116093A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997011518A1 (en) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
| GB2329756A (en) * | 1997-09-25 | 1999-03-31 | Univ Bristol | Assemblies of light emitting diodes |
| WO1999016136A1 (en) * | 1997-09-25 | 1999-04-01 | University Of Bristol | Optical irradiation device |
| EP1026747A2 (en) * | 1999-02-02 | 2000-08-09 | Agilent Technologies Inc. | Image sensor |
| US6255198B1 (en) | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| US6376339B2 (en) | 1998-11-24 | 2002-04-23 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| WO2002067340A1 (fr) * | 2001-02-21 | 2002-08-29 | Sony Corporation | Composant luminescent a semi-conducteur, son procede de fabrication et structure de connexion de couche d'electrode |
| US6489221B2 (en) | 1999-11-17 | 2002-12-03 | North Carolina State University | High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6570192B1 (en) | 1998-02-27 | 2003-05-27 | North Carolina State University | Gallium nitride semiconductor structures including lateral gallium nitride layers |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6897483B2 (en) | 1998-06-10 | 2005-05-24 | North Carolina State University | Second gallium nitride layers that extend into trenches in first gallium nitride layers |
| WO2009088084A1 (ja) * | 2008-01-11 | 2009-07-16 | Rohm Co., Ltd. | 半導体発光装置 |
| TWI566302B (zh) * | 2010-09-01 | 2017-01-11 | 無限科技全球公司 | 用在可印組成物的二極體 |
| US10115768B2 (en) | 2016-07-29 | 2018-10-30 | Nichia Corporation | Light emitting device and display device |
-
1994
- 1994-10-17 JP JP25032294A patent/JPH08116093A/ja not_active Withdrawn
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377596B1 (en) | 1995-09-18 | 2002-04-23 | Hitachi, Ltd. | Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices |
| WO1997011518A1 (en) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
| US6459712B2 (en) | 1995-09-18 | 2002-10-01 | Hitachi, Ltd. | Semiconductor devices |
| GB2329756A (en) * | 1997-09-25 | 1999-03-31 | Univ Bristol | Assemblies of light emitting diodes |
| WO1999016136A1 (en) * | 1997-09-25 | 1999-04-01 | University Of Bristol | Optical irradiation device |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6602763B2 (en) | 1998-02-27 | 2003-08-05 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth |
| US6570192B1 (en) | 1998-02-27 | 2003-05-27 | North Carolina State University | Gallium nitride semiconductor structures including lateral gallium nitride layers |
| US6897483B2 (en) | 1998-06-10 | 2005-05-24 | North Carolina State University | Second gallium nitride layers that extend into trenches in first gallium nitride layers |
| US7195993B2 (en) | 1998-06-10 | 2007-03-27 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenches |
| US7378684B2 (en) | 1998-11-24 | 2008-05-27 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silicon carbide substrates |
| US6376339B2 (en) | 1998-11-24 | 2002-04-23 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby |
| US6462355B1 (en) | 1998-11-24 | 2002-10-08 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silicon carbide substrates |
| US6255198B1 (en) | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US6602764B2 (en) | 1998-11-24 | 2003-08-05 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers |
| EP1026747A3 (en) * | 1999-02-02 | 2001-08-16 | Agilent Technologies Inc. a Delaware Corporation | Image sensor |
| EP1026747A2 (en) * | 1999-02-02 | 2000-08-09 | Agilent Technologies Inc. | Image sensor |
| US7217641B2 (en) | 1999-11-17 | 2007-05-15 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby |
| US6686261B2 (en) | 1999-11-17 | 2004-02-03 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby |
| US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6489221B2 (en) | 1999-11-17 | 2002-12-03 | North Carolina State University | High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6545300B2 (en) | 1999-11-17 | 2003-04-08 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby |
| US6586778B2 (en) | 1999-12-21 | 2003-07-01 | North Carolina State University | Gallium nitride semiconductor structures fabricated by pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US7095062B2 (en) | 2000-02-09 | 2006-08-22 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6864160B2 (en) | 2000-02-09 | 2005-03-08 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6621148B2 (en) | 2000-02-09 | 2003-09-16 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby |
| US6486042B2 (en) | 2000-02-24 | 2002-11-26 | North Carolina State University | Methods of forming compound semiconductor layers using spaced trench arrays and semiconductor substrates formed thereby |
| US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| WO2002067340A1 (fr) * | 2001-02-21 | 2002-08-29 | Sony Corporation | Composant luminescent a semi-conducteur, son procede de fabrication et structure de connexion de couche d'electrode |
| US6831300B2 (en) | 2001-02-21 | 2004-12-14 | Sony Corporation | Semiconductor light emitting device, manufacturing method of a semiconductor light emitting device and connection structure of an electrode layer |
| WO2009088084A1 (ja) * | 2008-01-11 | 2009-07-16 | Rohm Co., Ltd. | 半導体発光装置 |
| US8399895B2 (en) | 2008-01-11 | 2013-03-19 | Rohm Co., Ltd. | Semiconductor light emitting device |
| TWI566302B (zh) * | 2010-09-01 | 2017-01-11 | 無限科技全球公司 | 用在可印組成物的二極體 |
| TWI566369B (zh) * | 2010-09-01 | 2017-01-11 | 無限科技全球公司 | 發光、動力生成或其他電子裝置 |
| TWI615994B (zh) * | 2010-09-01 | 2018-02-21 | 無限科技全球公司 | 用在可印組成物的二極體 |
| US10115768B2 (en) | 2016-07-29 | 2018-10-30 | Nichia Corporation | Light emitting device and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116093A (ja) | 光半導体装置 | |
| CN110620127B (zh) | 一种显示装置及单色微型发光二极管的制作方法 | |
| US7772587B2 (en) | Silicon-based light emitting diode for enhancing light extraction efficiency and method of fabricating the same | |
| CN112117356B (zh) | 一种全彩有源寻址Micro-LED芯片结构及其制作方法 | |
| US20130026511A1 (en) | Transfer-bonding method for the light emitting device and light emitting device array | |
| TWI521690B (zh) | 發光元件的轉移方法以及發光元件陣列 | |
| US11430912B2 (en) | Light emitting element, method of manufacturing the same, and display device including the same | |
| JP2022519656A (ja) | ディスプレイ用発光素子およびそれを有するディスプレイ装置 | |
| CN113424315A (zh) | 显示用发光元件转印方法及显示装置 | |
| JP7460650B2 (ja) | ディスプレイ用発光素子及びそれを有するディスプレイ装置 | |
| TWI730472B (zh) | 使用雷射切割道絕緣之全彩ｌｅｄ顯示面板及其製造方法 | |
| JPH0828551B2 (ja) | アレイレーザ | |
| JP2002026387A (ja) | 半導体素子およびその製造方法 | |
| JPH09232677A (ja) | 半導体レーザ | |
| CN108735102B (zh) | 一种柔性显示屏及其生产方法 | |
| JPH07153991A (ja) | 発光ダイオード及びその製造方法 | |
| CN211654819U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| US20220157759A1 (en) | Display device using semiconductor light emitting element, and method for producing same | |
| JPH06188456A (ja) | 半導体発光素子及びその製造方法 | |
| CN116314481A (zh) | 一种RGB三色集成的Mini-LED芯片及其制造方法、显示面板 | |
| TW202236699A (zh) | 發光元件、發光元件的製造方法及包含發光元件的顯示裝置 | |
| TW202123449A (zh) | 複合式全彩ｌｅｄ顯示面板及其製造方法 | |
| JP3591803B2 (ja) | 発光装置 | |
| US20210050479A1 (en) | Micro light emitting diode and micro light emitting diode device substrate | |
| JPH04207087A (ja) | 発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |