JP4410972B2 - 窒化ガリウム半導体層の製造方法 - Google Patents

窒化ガリウム半導体層の製造方法 Download PDF

Info

Publication number
JP4410972B2
JP4410972B2 JP2002048444A JP2002048444A JP4410972B2 JP 4410972 B2 JP4410972 B2 JP 4410972B2 JP 2002048444 A JP2002048444 A JP 2002048444A JP 2002048444 A JP2002048444 A JP 2002048444A JP 4410972 B2 JP4410972 B2 JP 4410972B2
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
sapphire
mask
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002048444A
Other languages
English (en)
Other versions
JP2002334845A (ja
Inventor
トーマス・ガーク
ケビン・ジェイ・リンシカム
ロバート・エフ・デービス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
Original Assignee
North Carolina State University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University filed Critical North Carolina State University
Publication of JP2002334845A publication Critical patent/JP2002334845A/ja
Application granted granted Critical
Publication of JP4410972B2 publication Critical patent/JP4410972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
（技術分野）
この発明は、マイクロエレクトロニックデバイスおよび製造方法に関し、特に、窒化ガリウム半導体デバイスおよびそのための製造方法に関する。
【０００２】
（背景技術）
窒化ガリウムは、トランジスタ、フィールドエミッタおよびオプトエレクトロニックデバイスを含むがそれらに限定されないマイクロエレクトロニックデバイスのために広く研究されている。ここで用いられるように、窒化ガリウムは、窒化アルミニウムガリウム、窒化インジウムガリウムおよび窒化アルミニウムインジウムガリウムのような窒化ガリウムの合金も含むことが理解されるであろう。
【０００３】
窒化ガリウム系マイクロエレクトロニックデバイスの製造における主要な問題は、低欠陥密度を有する窒化ガリウム半導体層の製造である。欠陥密度に寄与する一つのものは、窒化ガリウム層が成長される基板であることが知られている。したがって、窒化ガリウム層はサファイア基板上に成長されてきたが、それら自身が炭化ケイ素基板上に形成された窒化アルミニウムバッファ層上に窒化ガリウム層を成長させることにより欠陥密度を減少させることが知られている。これらの進歩にかかわらず、欠陥密度を引き続き減少させることが望ましい。
【０００４】
また、窒化ガリウムからなる層上にこの窒化ガリウムからなる下層を露出させる少なくとも一つの開口を含むマスクを形成し、この少なくとも一つの開口を通しておよびマスク上に窒化ガリウムからなる下層を横方向成長させることにより低欠陥密度の窒化ガリウム層を製造することも知られている。この技術はしばしば、「エピタキシャル横方向成長」（ＥＬＯ）と呼ばれる。窒化ガリウムからなる層は、窒化ガリウムがマスク上で会合してマスク上に単一の層を形成するまで横方向成長させることができる。比較的低欠陥密度の窒化ガリウムの連続層を形成するために、横方向成長された窒化ガリウム層上に、下層のマスクの開口からずれた少なくとも一つの開口を含む第２のマスクを形成することができる。次に再びＥＬＯが第２のマスクの開口を通して行われ、それによって第２の低欠陥密度の連続した窒化ガリウム層が成長される。その後、マイクロエレクトロニックデバイスがこの第２の成長層に形成される。窒化ガリウムのＥＬＯは、例えば、Appl.Phys.Lett.Vol.71,No.18,November 3,1997,pp.2638-2640の Namらによる有機金属気相エピタキシーによる低欠陥密度ＧａＮ層の横方向エピタキシーという題名の刊行物およびAppl.Phys.Lett.Vol.71,No.17,October 27,1997,pp.2472-2474の Zhelevaらによる選択成長ＧａＮ構造体における横方向エピタキシーによる転位密度の低減という題名の刊行物に記述されており、それらの開示が参考のためにここに挙げられる。
【０００５】
窒化ガリウムからなる下層に少なくとも一つの溝または柱を形成してそこに少なくとも一つの側壁を規定することにより低欠陥密度の窒化ガリウムからなる層を製造することも知られている。その後、この少なくとも一つの側壁から窒化ガリウムからなる層が横方向成長される。横方向成長は、好適には、横方向成長した層が溝と会合するまで行われる。横方向成長はまた、好適には、側壁から成長される窒化ガリウム層が柱の頂上の上に横方向成長するまで続ける。横方向成長を促進させ、窒化ガリウムの核生成および縦方向の成長を起こさせるために、柱の頂上および／または溝の底をマスクすることができる。溝および／または柱の側壁からの横方向成長は「ペンディオエピタキシー（pendeoepitaxy)」と呼ばれ、例えば、Journal of Electronic Materials,Vol.28,No.4,February 1999,pp.L5-L8の Zhelevaらによるペンディオエピタキシー：窒化ガリウム膜の横方向成長の新しいアプローチという題名の刊行物およびApplied Physics Letters,Vol.75,No.2,July 1999,pp.196-198の Linthicumらによる窒化ガリウム薄膜のペンディオエピタキシーという題名の刊行物に記述されており、それらの開示が参考のためにここに挙げられる。
【０００６】
ＥＬＯおよびペンディオエピタキシーは、マイクロエレクトロニクスへの応用のための比較的大きな低欠陥の窒化ガリウム層を提供することができる。しかしながら、窒化ガリウムデバイスの量産を制限する一つの問題は、炭化ケイ素基板上への窒化ガリウム層の成長である。炭化ケイ素の増大する商業上の重要性にかかわらず、炭化ケイ素基板はまだ比較的高価である。さらに、裏面からの光照射が望まれる光学デバイスにおいて炭化ケイ素基板を使用することは、炭化ケイ素は透明であるため、困難である。したがって、窒化ガリウムのマイクロエレクトロニック構造を製造するための下層の炭化ケイ素基板の使用は、窒化ガリウムデバイスのコストおよび／または応用に悪影響を与える。
【０００７】
（発明の開示）
本発明は、それ自身がサファイア基板上にある窒化ガリウム層における柱の側壁を、溝底からの窒化ガリウムの縦方向成長が柱の窒化ガリウム側壁のペンディオエピタキシャル成長と干渉するのを防止するためにこの窒化ガリウム層および／またはサファイア基板を処理することによって、ペンディオエピタキシャルに成長させる。これによって、広く入手可能なサファイア基板を窒化ガリウムのペンディオエピタキシーに使用することができ、それによって窒化ガリウムデバイスのコストの低減および／または応用の幅の向上が可能となる。
【０００８】
すなわち、窒化ガリウム半導体層は、サファイア基板上の窒化ガリウム層をエッチングして、この窒化ガリウム層における少なくとも一つの柱およびこの窒化ガリウム層における少なくとも一つの柱を規定することによって製造される。少なくとも一つの柱は、窒化ガリウム頂部および窒化ガリウム側壁を含む。少なくとも一つの溝は溝底を含む。窒化ガリウム側壁は、少なくとも一つの溝の中に横方向成長されて窒化ガリウム半導体層を形成する。しかしながら、横方向成長工程を実行する前に、溝底からの窒化ガリウムの成長が少なくとも一つの柱の窒化ガリウム側壁の少なくとも一つの溝の中への横方向成長と干渉するのを防止するために、サファイア基板および／または窒化ガリウム層が処理される。
【０００９】
サファイア基板は、サファイア底を形成し、そのサファイア底からの窒化ガリウムの縦方向成長が少なくとも一つの柱の窒化ガリウム側壁の少なくとも一つの溝の中への横方向成長と干渉するのを防止するために、少なくとも一つの溝の下まで十分に深くエッチングされる。その代わりに、あるいは、それに加えて、溝底をマスクでマスクしてもよい。更に他の例では、窒化ガリウム層は、サファイア基板を露出させ、サファイア底を形成するために、選択的にエッチングされる。窒化ガリウム柱の頂部も、窒化ガリウム上と比較してその上の窒化ガリウムの核生成を減少させるためにマスクしてもよい。成長後、少なくとも一つのマイクロエレクトロニックデバイスが窒化ガリウム半導体層に形成される。
【００１０】
更には、サファイア基板上の窒化ガリウム層は、サファイア基板を選択的に露出させ、この窒化ガリウム層に少なくとも一つの柱および少なくとも一つの溝を規定するために、エッチングされる。少なくとも一つの柱はそれぞれ窒化ガリウム頂部および窒化ガリウム側壁を含む。少なくとも一つの溝はサファイア底を含む。少なくとも一つの柱の窒化ガリウム側壁は少なくとも一つの溝に横方向成長されて窒化ガリウム半導体層を形成する。
【００１１】
好適には、サファイア基板上の窒化ガリウム層をエッチングする時に、この窒化ガリウム層およびサファイア基板における少なくとも一つの柱ならびにこの窒化ガリウム層およびサファイア基板における少なくとも一つの溝を規定するために、サファイア基板も同様にエッチングされる。少なくとも一つの柱はそれぞれ窒化ガリウム頂部、窒化ガリウム側壁およびサファイア側壁を含む。少なくとも一つの溝はサファイア底を含む。より好適には、サファイア底からの窒化ガリウムの縦方向成長が、少なくとも一つの柱の窒化ガリウム側壁を少なくとも一つの溝の中に横方向成長させる工程と干渉するのを防止するために、サファイア基板が十分に深くエッチングされる。例えば、サファイア底の幅に対するサファイア側壁の高さの比は約１／４を超える。他の実施形態においては、サファイア底は、サファイア上と比較してその上の窒化ガリウムの核生成を減少させるマスクでマスクされる。
【００１２】
更に他の実施形態においては、サファイア基板は、その上の窒化アルミニウムバッファ層を含む。エッチング工程の間、窒化ガリウム層および窒化アルミニウムバッファ層は両者とも、サファイア基板を選択的に露出させるためにエッチングされる。他の実施形態においては、サファイア基板も、溝がサファイア基板に延在するように、選択的にエッチングされる。
【００１３】
横方向成長は、好適には、窒化ガリウム側壁を窒化ガリウム頂部の上に横方向成長させることによってペンディオエピタキシャルに進行して窒化ガリウム半導体層を形成する。ペンディオエピタキシャル成長の前に、窒化ガリウム頂部は、窒化ガリウム上と比較してその上への窒化ガリウムの核生成を減少させるマスクでマスクされる。
【００１４】
本発明の他の側面によれば、溝底は、マスクでマスクされ、それによってサファイア基板を露出させる必要性がなくなる。すなわち、サファイア基板上の窒化ガリウム層は、この窒化ガリウム層における少なくとも一つの柱およびこの窒化ガリウム層における少なくとも一つの溝を規定するために、エッチングされる。少なくとも一つの柱は頂部および側壁を含み、少なくとも一つの溝は溝底を含む。少なくとも一つの底はマスクでマスクされ、少なくとも一つの柱の側壁は少なくとも一つの溝の中に横方向成長されて窒化ガリウム半導体層を形成する。上述のように、柱の頂部もマスクされる。好適には、少なくとも一つの底および少なくとも一つの頂部が、例えば横方向頂部および底上にはマスクを形成するが、側壁上にはマスクを形成しない方向性堆積を行うことによって、同時にマスクされる。上述したように、窒化アルミニウムバッファ層が存在する時、それは柱および溝を規定するためにエッチングされ、あるいは、その窒化アルミニウムバッファ層上にマスクが形成される。他の例では、溝底は窒化ガリウム層自身に位置し、窒化ガリウム溝底は上述のようにマスクされる。
【００１５】
本発明による窒化ガリウム半導体構造体の実施形態は、サファイア基板およびこのサファイア基板上の窒化ガリウム層を含むことができる。この窒化ガリウム層は、その中に少なくとも一つの柱および少なくとも一つの溝を含む。少なくとも一つの柱は窒化ガリウム頂部および窒化ガリウム側壁を含む。少なくとも一つの溝はサファイア底を含む。横方向の窒化ガリウム層は、少なくとも一つの柱の窒化ガリウム側壁から少なくとも一つの溝に横方向に延在する。好ましい実施形態においては、少なくとも一つの柱がそれぞれ窒化ガリウム頂部、窒化ガリウム側壁およびサファイア側壁を含み、少なくとも一つの溝がサファイア底を含むように、少なくとも一つの溝がサファイア基板に延在する。サファイア底は、好適には、その上に縦方向の窒化ガリウム層がなく、サファイア底の幅に対するサファイア側壁の高さの比が約１／４を超える。サファイア底上にマスクが含まれてもよく、サファイア基板と窒化ガリウム層との間に窒化アルミニウムバッファ層も含まれてもよい。窒化ガリウム頂部の上にマスクが含まれてもよい。底の上のマスクおよび頂部の上のマスクは好適には同一材料からなる。
【００１６】
本発明による窒化ガリウム半導体構造体の他の実施形態はまた、サファイア基板およびこのサファイア基板上の窒化ガリウム層を含むことができる。この窒化ガリウム層は、その中に少なくとも一つの柱および少なくとも一つの溝を含む。少なくとも一つの柱は、窒化ガリウム頂部および窒化ガリウム側壁を含み、少なくとも一つの溝は溝底を含む。少なくとも一つの溝底の上にマスクが含まれ、窒化ガリウム層は少なくとも一つの柱の窒化ガリウム側壁から少なくとも一つの溝の中に横方向に延在する。好ましい実施形態においては、溝底はサファイア底である。マスクは、好適には溝底の上のマスクと同一材料からなる窒化ガリウム頂部の上に設けられる。上述のように、窒化アルミニウムバッファ層もまた設けられる。少なくとも一つのマイクロエレクトロニックデバイスが窒化ガリウム半導体層に形成される。
【００１７】
したがって、低欠陥密度を有することができる窒化ガリウム半導体層を成長させるための基板としてサファイアを使用することができる。それによって、低コストおよび／または高い入手可能性の窒化ガリウムデバイスが提供される。
【００１８】
（発明を実施するための最良の形態）
以下、この発明の好適な実施形態について添付図面を参照しながらより完全に説明する。この発明は、しかしながら、多くの異なる形態で実施することができ、以下に述べる実施形態に限定されると解釈されてはならない。むしろ、これらの実施形態は、この開示が完全かつ完璧で、当業者にこの発明の範囲を十分に伝えるように、提供されるものである。図においては、明確さのために、層および領域の厚さを誇張してある。全体を通して同様な符号は同様の要素を指す。層、領域または基板のような要素が他の要素の「上」にあると言うときは、それは他の要素の上に直接形成することもできるし、あるいは、介在する要素が存在してもよいことが理解されるであろう。さらに、ここに説明し、図示する各実施形態はその相補的な導電型の実施形態も同様に含むものである。
【００１９】
図１−図５を参照して、本発明の実施形態による窒化ガリウム半導体構造体の製造方法を説明する。図１に示すように、下層の窒化ガリウム層１０４が基板１０２上に成長される。基板１０２は、好適には（０００１）（ｃ面）方位、また好適には窒化アルミニウムおよび／または窒化ガリウムバッファ層１０２ｂを含むサファイア（Ａｌ2 Ｏ3 ）基板１０２ａを含む。ここで用いられる結晶学的な指定の約束は当業者にとって周知であり、更に説明する必要はない。窒化ガリウム層１０４は厚さが０．５μｍと２．０μｍとの間であり、コールドウォール縦型誘導加熱有機金属気相エピタキシーシステムにおいて、２６μｍｏｌ／ｍｉｎのトリエチルガリウム、１５００ｓｃｃｍのアンモニアおよび３０００ｓｃｃｍの水素希釈ガスを用いて、サファイア基板１０２ａ上に成長された低温（６００℃）窒化アルミニウムバッファ層および／または低温（５００℃）窒化ガリウムバッファ層１０２ｂの上に１０００℃で成長される。窒化アルミニウムバッファ層を含むサファイア基板上の窒化ガリウム層の成長については、Appl.Phys.Lett.42(5),March 1,1983,pp.427-429のYoshida らによるＡｌＮコートサファイア基板を用いて反応性分子線エピタキシーによりエピタキシャル成長されたＧａＮ膜の電気的およびルミネッセント特性の改善という題名の刊行物、Appl.Phys.Lett.48(5),February 1986,pp.353-355 のAmano らによるＡｌＮバッファ層を用いた高品質ＧａＮ膜の有機金属気相エピタキシャル成長という題名の刊行物、J.Appl.Phys.73(9),May 1,1993,pp.4700-4702 のKuzniaらによるサファイア基板上の高品質単結晶ＧａＮの成長に及ぼすバッファ層の影響という題名の刊行物、Japanese Journal of Applied Physics,Vol.30,No.10A,October 1991,pp.L1705-L1707のNakamuraらによるＧａＮバッファ層を用いたＧａＮ成長という題名の刊行物、および、Journal of Electronic Materials,Vol.24,No.4,1995,pp.269-273 のDoverspikeによるＣ面およびＡ面サファイア上に成長されたＧａＮ膜の性質に及ぼすＧａＮおよびＡｌＮバッファ層の影響という題名の刊行物に記述されている。その開示が参考のためにここに挙げられる。
【００２０】
更に図１を参照すると、下層の窒化ガリウム層１０４はその中に複数の側壁１０５を含む。当業者により、側壁１０５は、「メサ（mesa）」、「ペデスタル（pedestals)」または「カラム（column）」とも呼ばれる複数の間隔のあいた柱によって規定されていると考えてもよい。側壁１０５はまた、下層の窒化ガリウム層１０４にある「井戸」とも呼ばれる複数の溝によって規定されていると考えてもよい。側壁１０５はまた、一連の交互に並んだ溝１０７および柱１０６によって規定されていると考えてもよい。更に、単一の柱１０６を設けてもよく、これはその単一の柱に隣接する少なくとも一つの溝１０７によって規定されていると考えてもよい。側壁１０５を規定する柱１０６および溝１０７は、選択エッチングおよび／または選択エピタキシャル成長および／または他の従来技術によって製造することができることが理解されるであろう。更に、側壁は基板１０２に対して直交している必要はなく、それに対して傾斜していてもよいことも理解されるであろう。最後に、側壁１０５は図１においては断面で示されているが、柱１０６および溝１０７は真っ直ぐなＶ形状または他の形状をした延びた領域を規定することも理解されるであろう。図１に示すように、溝１０７は好適にはバッファ層１０２ｂおよび基板１０２ａに延在し、その結果、続く窒化ガリウム成長は溝底の上よりも側壁１０５上に優先的に起こる。
【００２１】
図２を参照すると、下層の窒化ガリウム層１０４の側壁１０５は横方向成長されて溝１０７の中に横方向の窒化ガリウム層１０８ａを形成する。窒化ガリウムの横方向成長は、１０００−１１００℃および４５Ｔｏｒｒで得られる。１３−３９μｍｏｌ／ｍｉｎの前駆体ＴＥＧおよび１５００ｓｃｃｍのＮＨ3 を３０００ｓｃｃｍのＨ2 希釈ガスと組み合わせて用いてもよい。窒化ガリウム合金が形成されるならば、これに加えて例えばアルミニウムまたはインジウムの従来の前駆体も用いてもよい。ここで用いられるように、「横方向（lateral)」という用語は側壁１０５と直交する方向を意味する。側壁１０５からの横方向成長中に柱１０６上にも何らかの縦方向成長が起こることも理解されるであろう。ここで用いられるように、「縦方向（vertical）」という用語は側壁１０５と平行な方向を意味する。
【００２２】
窒化ガリウムの成長中にサファイア基板が気相にさらされると、窒化ガリウムがサファイア上に核生成することが分かった。よって、窒化ガリウムの縦方向成長がサファイアの溝底から起こり、これは、窒化ガリウム側壁の少なくとも一つの溝の中への横方向成長と干渉し得る。あるいは、アンモニアの存在により、サファイアの表面の露出した領域は、窒化アルミニウムに変換される。不幸なことに、窒化ガリウムは窒化アルミニウム上で良好に核生成することができ、それによって溝底からの窒化ガリウムの縦方向成長が可能となり、これが窒化ガリウム側壁の横方向成長と干渉し得る。
【００２３】
サファイアの表面の露出した領域の窒化アルミニウムへの変換は、窒化ガリウムを成長させるために高い成長温度を用いることによって減少させることができ、好適にはなくすことができる。例えば、従来の約１０００℃の温度よりも約１１００℃の温度を用いてもよい。しかしながら、これでもなお、サファイア基板の底の上への窒化ガリウムの核生成を防げない。
【００２４】
再び図２を参照すると、本発明によれば、サファイアの溝底１０７ａからの窒化ガリウムの縦方向成長が、少なくとも一つの柱の窒化ガリウム側壁を少なくとも一つの溝の中に横方向成長させる工程と干渉するのを防止するために、十分に深くエッチングされる。例えば、サファイア溝の幅ｘに対するサファイア側壁の高さｙの比は少なくとも１／４とされる。窒化ガリウムの成長中の横方向成長に対する縦方向成長の比によって、他の比を用いてもよい。以下に述べる条件の下で、窒化ガリウムの横方向成長速度を縦方向成長速度よりも速くすることができる。これらの条件の下で、および、十分に深い溝を用いて、柱からの側壁成長は、サファイア基板上の窒化ガリウムの核生成を生じる溝内の縦方向窒化ガリウム成長が横方向成長と干渉する前に、溝の上で会合することができる。
【００２５】
次に図３を参照すると、横方向窒化ガリウム層１０８ａの成長を続けると、下層の窒化ガリウム層１０４の上、特に柱１０６の上に縦方向成長が起きて縦方向の窒化ガリウム層１０８ｂが形成される。縦方向成長の成長条件は、図２に関連して説明したものと同じである。図３にも示されているように、溝１０７への継続した縦方向成長が溝の底に起こる。ボイド１０９は好適には横方向窒化ガリウム層１０８ａと溝底１０７ａとの間に残す。
【００２６】
次に図４を参照すると、横方向成長の前部が界面１０８ｃにおける溝１０７で会合して溝内に連続的な窒化ガリウム半導体層を形成するまで成長を続けることができる。全成長時間は約６０分である。図５に示すように、その後横方向窒化ガリウム半導体層１０８ａにマイクロエレクトロニックデバイス１１０が形成される。縦方向窒化ガリウム層１０８ｂにもデバイスを形成してもよい。
【００２７】
したがって、図５において、本発明の実施形態による窒化ガリウム半導体構造体１００を説明する。窒化ガリウム構造体１００は基板１０２を含む。この基板は、サファイア基板１０２ａおよびこのサファイア基板１０２ａ上の窒化アルミニウムバッファ層１０２ｂを含む。窒化アルミニウムおよび／または窒化ガリウムバッファ層１０２ｂは約２００−３００Åである。
【００２８】
下層の窒化ガリウム層１０４は、基板１０２ａと反対側のバッファ層１０２ｂの上にも含まれている。下層の窒化ガリウム層１０４は、厚さが約０．５μｍと２．０μｍとの間であり、有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて形成される。下層の窒化ガリウム層は一般に、望ましくない比較的高い欠陥密度を有する。例えば、約１０8 ｃｍ-2と１０10ｃｍ-2との間の転位密度が下層の窒化ガリウム層に存在する。これらの高い欠陥密度は、バッファ層１０２ｂと下層の窒化ガリウム層１０４との間の格子定数の不整合および／または他の原因により発生する。これらの高い欠陥密度は、下層の窒化ガリウム層１０４に形成されるマイクロエレクトロニックデバイスの性能に強い影響を与える。
【００２９】
図５の説明を更に続けると、下層の窒化ガリウム層１０４は、複数の柱１０６および／または複数の溝１０７によって規定される複数の側壁１０５を含む。上述のように、側壁は傾斜してもよく、種々の延びた形状であってもよい。柱１０６は窒化ガリウム頂部、窒化ガリウム側壁およびサファイア側壁を含み、少なくとも一つの溝はサファイア底１０７ａを含む。サファイア底１０７ａは、好適にはその上に縦方向の窒化ガリウム層がない。サファイア底の幅に対するサファイア側壁の高さの比は好適には少なくとも１／４である。
【００３０】
図５の説明を続けると、横方向窒化ガリウム層１０８ａは下層の窒化ガリウム層１０４の複数の側壁１０５から延在する。横方向窒化ガリウム層１０８ａは、有機金属気相エピタキシーを用いて、約１０００−１１００℃および４５Ｔｏｒｒで形成される。横方向窒化ガリウム層１０８ａを形成するために、１３−３９μｍｏｌ／ｍｉｎのトリエチルガリウム（ＴＥＧ）の前駆体および１５００ｓｃｃｍのアンモニア（ＮＨ3 ）を３０００ｓｃｃｍのＨ2 希釈ガスと組み合わせて用いてもよい。窒化ガリウム半導体構造体１００は、柱１０６から縦方向に延在する縦方向窒化ガリウム層１０８ｂも含む。
【００３１】
図５に示すように、横方向窒化ガリウム層１０８ａは、界面１０８ｃで会合して溝内に連続的な横方向窒化ガリウム半導体層１０８ａを形成する。下層の窒化ガリウム層１０４における転位密度は一般的に、下層の窒化ガリウム層１０４から縦方向のものと同一の密度を有する側壁１０５から横方向に伝播しないことが分かった。よって、横方向窒化ガリウム層１０８ａは、比較的低い欠陥密度、例えば１０4 ｃｍ-2以下の欠陥密度を有することができる。したがって、横方向窒化ガリウム層１０８ｂは、デバイス品質の窒化ガリウム半導体材料を形成する。よって、図５に示すように、横方向窒化ガリウム半導体層１０８ｂにマイクロエレクトロニックデバイス１１０が形成される。横方向成長は側壁１０５から起こるので、図５の窒化ガリウム半導体構造体１００を製造するためにマスクを用いる必要がないことも理解されるであろう。
【００３２】
図６−１０は本発明による他の実施形態を示す。図６に示すように、マスク２０１が溝底１０７ａ´の上に形成される。溝底１０７ａ´上にマスク２０１を形成する時、その溝はサファイア基板１０２ａにエッチングする必要はない。むしろ、図６に示すように、溝は、窒化アルミニウムバッファ層１０２ｂを通してのみエッチングされる。しかしながら、当業者により、図１に示すように、溝はサファイア基板１０２ａにもエッチングされ、サファイア基板における溝底１０７ａはマスク２０１でマスクされることが理解されるであろう。更に他の例においては、溝は、図６に示すように窒化アルミニウムバッファ層１０２ｂを完全に貫通してというよりも、窒化アルミニウムバッファ層１０２ｂの中に部分的にのみエッチングされる。更に別の例においては、溝は窒化アルミニウムバッファ層１０２ｂにエッチングされる必要はなく、むしろマスク２０１が窒化アルミニウムバッファ層１０２ｂの露出した部分の上に形成される。更に別の例においては、溝は窒化アルミニウムバッファ層に延在せず、むしろ窒化ガリウム層１０４の内部で終端し、マスク２０１は窒化ガリウム底の上に形成される。最後に、マスク２０１は窒化アルミニウムバッファ層１０２ｂと同一の厚さを有するように示されているが、同一の厚さを有している必要はないことが理解されるであろう。むしろ、それはより薄いか、より厚い。
【００３３】
本発明によれば、窒化ガリウムは、二酸化ケイ素、窒化ケイ素およびタングステンのようないくつかの金属のようないくつかの非晶質および結晶質の材料の上では、感知できるほどに核生成しないことが分かった。したがって、二酸化ケイ素、窒化ケイ素および／またはタングステンのようなマスク材料を成長させるために、熱的蒸着または電子ビーム蒸着のような「照準線」成長技術が用いられる。窒化ガリウムはマスク上では明確には核生成しないので、柱の側壁からのみ成長が開始するようにすることができる。図６−１０の残りのプロセス工程は図１−５のそれに対応し、ここで再び説明をする必要がない。
【００３４】
図１１−１６は本発明による更に他の実施形態を示す。図１１−１６において、サファイア基板１０２ａは、図１−５に関連して説明したように、サファイア底からの窒化ガリウムの縦方向成長が、少なくとも一つの柱の窒化ガリウム側壁を少なくとも一つの溝内に横方向成長させる工程と干渉するのを防止するために十分に深くエッチングされるが、ここで再び説明する必要はない。しかしながら、図１−５と対照的に、図１１−１６においては、二酸化ケイ素、窒化ケイ素および／またはタングステンマスク２０９のようなマスクが下層の窒化ガリウム層１０４上に含まれる。マスク２０９は厚さが約１０００Åまたはそれ以下の厚さを有し、二酸化ケイ素および／または窒化ケイ素の低圧化学気相成長（ＣＶＤ）を用いて下層の窒化ガリウム層１０４の上に形成される。あるいは、タングステンを形成するために電子ビームまたは熱的蒸着が用いられる。マスク２０９は、従来のフォトリソグラフィー技術を用いて、その中に開口のアレイが形成されるようにパターニングされる。
【００３５】
図１１に示すように、下層の窒化ガリウム層が開口のアレイを通じてエッチングされ、下層の窒化ガリウム層１０４における複数の柱１０６およびそれらの間の複数の溝１０７を規定する。柱のそれぞれは、側壁１０５およびその上にマスク２０９を有する頂部を含む。柱１０６および溝１０７は好適には上述のようにマスキングおよびエッチングによって形成されるが、柱は、下層の窒化ガリウム層から柱を選択的に成長させ、次に柱の頂部の上にキャッピング層を形成することによっても形成されることが理解されるであろう。選択成長と選択エッチングとの組み合わせも用いられる。
【００３６】
図１２に示すように、下層の窒化ガリウム層１０４の側壁１０５は横方向成長されて、溝１０７内の横方向窒化ガリウム層１０８ａを形成する。横方向成長は上述のように進行する。柱１０６の頂部の上の成長および／または核生成はマスク２０９により減少し、好適にはなくなることが理解されるであろう。
【００３７】
図１３を参照すると、横方向窒化ガリウム層１０８ａの成長を続けると、開口のアレイを通じて横方向窒化ガリウム層１０８ａの縦方向の成長が起きる。縦方向成長の条件は、図１２に関連して説明したものと同じである。
【００３８】
次に図１４を参照すると、横方向窒化ガリウム層１０８ａの成長を続けると、マスク２０９上に横方向成長が起きて、横方向窒化ガリウム層１０８ｂが形成される。この成長の成長条件は、図１２に関連して説明したものと同じである。
【００３９】
次に図１５を参照すると、横方向成長の前部が界面１０８ｃにおける溝１０７で会合して溝内に連続的な横方向窒化ガリウム半導体層１０８ａを形成するまで成長を続けることができる。
【００４０】
更に図１５を参照すると、横方向成長の前部が界面１０８ｄにおけるマスク２０９上で会合して連続的な横方向窒化ガリウム半導体層１０８ｂを形成するまで成長を続けることができる。全成長時間は約６０分である。単一の連続成長工程が用いられる。図１６に示すように、その後横方向窒化ガリウム半導体層１０８ａにマイクロエレクトロニックデバイス１１０が形成される。横方向窒化ガリウム層１０８ｂにマイクロエレクトロニックデバイスを形成してもよい。
【００４１】
最後に、図１７−２２を参照して、本発明の更に他の実施形態を説明する。図１７−２２は、図６−１０に示されているように溝１０７の底の上のマスク２０１を、図１１に示されているように柱１０６の頂部の上のマスク２０９と組み合わせたものである。溝の底のマスク２０１および柱１０６の頂部の上のマスク２０９は、好適には同時に形成され、好適には同一の材料からなることが理解されるであろう。したがって、例えば、二酸化ケイ素、窒化ケイ素および／またはタングステンのような金属のようなマスク材料の熱的蒸着または電子ビーム蒸着のような照準線堆積技術が用いられる。エッチング工程の後にマスク材料が形成されるならば、それは縦方向の表面、すなわち柱１０６の最表面および溝１０７の底面（底）のみを覆う。窒化ガリウムは好適にはほとんど核生成せず、もしマスク２０１および２０９上で全く核生成しなければ、窒化ガリウムは好適には柱の側壁１０５から成長するのみである。別の例では、マスク２０１および２０９は、異なる材料からなり、および／または、異なる厚さである。図１７−２２の残りの工程は図１１−１６と同様であり、再び詳細に説明する必要はない。
【００４２】
マスク２０１は、基板１０２ａの露出したサファイア底、層１０２ｂの露出した窒化アルミニウム底、あるいは、層１０４の露出した窒化ガリウム底の上に形成されることが理解されるであろう。言い換えると、溝は、窒化ガリウム層１０４を完全に貫通して窒化ガリウム層１０４に部分的に、窒化アルミニウム層１０２ｂを完全に貫通して窒化アルミニウムバッファ層１０２ｂに部分的に、および／またはサファイア基板１０２ａに部分的に、エッチングされる。更に、マスク２０１の厚さは窒化アルミニウム層１０２ｂよりも薄いか厚い。したがって、窒化ガリウム半導体層の成長のためにサファイア基板を用いることができ、それによって低コストおよび／または高い入手可能性が得られる。
【００４３】
図面および明細書において、この発明の典型的な実施形態を開示した。特定の用語が使用されたが、それらは一般的および記述的な意味で使用されたに過ぎず、限定の目的ではなく、この発明の範囲は以下の請求項に記載される。
【図面の簡単な説明】
【図１】この発明による、中間製造工程の間の第１の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図２】この発明による、中間製造工程の間の第１の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図３】この発明による、中間製造工程の間の第１の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図４】この発明による、中間製造工程の間の第１の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図５】この発明による、中間製造工程の間の第１の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図６】この発明による、中間製造工程の間の他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図７】この発明による、中間製造工程の間の他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図８】この発明による、中間製造工程の間の他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図９】この発明による、中間製造工程の間の他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１０】この発明による、中間製造工程の間の他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１１】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１２】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１３】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１４】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１５】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１６】この発明による、中間製造工程の間の更に他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１７】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１８】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図１９】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図２０】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図２１】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【図２２】この発明による、中間製造工程の間のなお他の窒化ガリウムマイクロエレクトロニック構造体の断面図である。
【符号の説明】
１００ 窒化ガリウム半導体構造体
１０２ 基板
１０２ａ サファイア基板
１０４ 下層の窒化ガリウム層
１０５ 側壁
１０６ 柱
１０７ 溝
１０８ａ 横方向窒化ガリウム層
１０８ｂ 縦方向窒化ガリウム層
２０１ マスク
２０９ マスク

Claims (5)

  1. サファイア基板上の窒化ガリウム層をエッチングして、上記サファイア基板を選択的に露出させるとともに、上記窒化ガリウム層における少なくとも一つの柱および少なくとも一つの溝を規定し、上記少なくとも一つの柱はそれぞれ窒化ガリウム頂部および窒化ガリウム側壁を含み、上記少なくとも一つの溝はサファイア底を含む工程と、
    マスクであってサファイア上と比較してこのマスク上の窒化ガリウムの核生成を減少させるもので上記サファイア底をマスクし、上記窒化ガリウム頂部はマスクでマスクしないで露出させる工程と、
    上記少なくとも一つの柱の上記窒化ガリウム側壁を上記少なくとも一つの溝に横方向成長させ、かつこの横方向成長中に上記少なくとも一つの柱の上記窒化ガリウム頂部上に窒化ガリウムを縦方向成長させて窒化ガリウム半導体層を形成する工程とを有する窒化ガリウム半導体層の製造方法。
  2. サファイア基板上の窒化ガリウム層をエッチングして、上記窒化ガリウム層における少なくとも一つの柱および上記窒化ガリウム層における少なくとも一つの溝を規定し、上記少なくとも一つの柱はそれぞれ頂部および側壁を含み、上記少なくとも一つの溝は底を含む工程と、
    上記少なくとも一つの底をマスクでマスクし、上記頂部はマスクでマスクしないで露出させる工程と、
    上記少なくとも一つの柱の上記側壁を上記少なくとも一つの溝に横方向成長させ、かつこの横方向成長中に上記少なくとも一つの柱の上記頂部上に窒化ガリウムを縦方向成長させて窒化ガリウム半導体層を形成する工程とを有する窒化ガリウム半導体層の製造方法。
  3. 上記サファイア基板上の窒化ガリウム層をエッチングして、上記窒化ガリウム層における少なくとも一つの柱および上記窒化ガリウム層における少なくとも一つの溝を規定し、上記少なくとも一つの柱はそれぞれ頂部および側壁を含み、上記少なくとも一つの溝は底を含む工程は、上記窒化ガリウム層をエッチングして上記サファイア基板を露出させて少なくとも一つのサファイア底を形成する工程を有し、
    上記少なくとも一つの底をマスクでマスクし、上記頂部はマスクでマスクしないで露出させる工程は、上記少なくとも一つのサファイア底を、マスクであってサファイア上と比較してこのマスク上の窒化ガリウムの核生成を減少させるものでマスクする工程を有することを特徴とする請求項２記載の方法。
  4. 上記サファイア基板上の窒化ガリウム層をエッチングして、上記窒化ガリウム層における少なくとも一つの柱および上記窒化ガリウム層における少なくとも一つの溝を規定し、上記少なくとも一つの柱はそれぞれ頂部および側壁を含み、上記少なくとも一つの溝は底を含む工程は、
    上記サファイア基板上の窒化アルミニウムおよび／または窒化ガリウムのバッファ層上の上記窒化ガリウム層および上記バッファ層をエッチングして、上記窒化ガリウム層および上記バッファ層における少なくとも一つの柱ならびに上記窒化ガリウム層および上記バッファ層における少なくとも一つの溝を規定し、上記少なくとも一つの柱は頂部および側壁を含み、上記少なくとも一つの溝は窒化アルミニウムおよび／または窒化ガリウム底を含むことを特徴とする請求項２記載の方法。
  5. 上記少なくとも一つの底をマスクでマスクし、上記頂部はマスクでマスクしないで露出させる工程は、
    上記サファイア基板上の窒化アルミニウムおよび／または窒化ガリウムのバッファ層上の上記窒化ガリウム層、上記バッファ層および上記サファイア基板をエッチングして、上記窒化ガリウム層、上記バッファ層および上記サファイア基板における少なくとも一つの柱ならびに上記窒化ガリウム層、上記バッファ層および上記サファイア基板における少なくとも一つの溝を規定し、上記少なくとも一つの柱は頂部および側壁を含み、上記少なくとも一つの溝はサファイア底を含むことを特徴とする請求項２記載の方法。
JP2002048444A 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法 Expired - Fee Related JP4410972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/441,753 US6521514B1 (en) 1999-11-17 1999-11-17 Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US09/441,753 1999-11-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001537783A Division JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法

Publications (2)

Publication Number Publication Date
JP2002334845A JP2002334845A (ja) 2002-11-22
JP4410972B2 true JP4410972B2 (ja) 2010-02-10

Family

ID=23754137

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001537783A Expired - Lifetime JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法
JP2002048444A Expired - Fee Related JP4410972B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法
JP2002048445A Expired - Fee Related JP4223219B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001537783A Expired - Lifetime JP4017140B2 (ja) 1999-11-17 2000-10-04 窒化ガリウム半導体層の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2002048445A Expired - Fee Related JP4223219B2 (ja) 1999-11-17 2002-02-25 窒化ガリウム半導体層の製造方法

Country Status (9)

Country Link
US (5) US6521514B1 (ja)
EP (2) EP2302665A1 (ja)
JP (3) JP4017140B2 (ja)
KR (1) KR100810192B1 (ja)
CN (1) CN100364051C (ja)
AT (1) ATE537555T1 (ja)
AU (1) AU7992900A (ja)
CA (1) CA2392041C (ja)
WO (1) WO2001037327A1 (ja)

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
EP2276059A1 (en) 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
KR20050077902A (ko) 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR101094403B1 (ko) * 2004-01-29 2011-12-15 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
JPWO2005108327A1 (ja) 2004-05-06 2008-03-21 旭硝子株式会社 積層誘電体製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
EP1831919A2 (en) * 2004-10-28 2007-09-12 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
CN1300387C (zh) * 2004-11-12 2007-02-14 南京大学 无掩膜横向外延生长高质量氮化镓
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
EP2595176B1 (en) * 2005-05-17 2020-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US8435879B2 (en) 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
KR101203692B1 (ko) * 2006-02-16 2012-11-21 삼성전자주식회사 펜데오 에피탁시 성장용 기판 및 그 형성 방법
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
WO2008115473A2 (en) * 2007-03-15 2008-09-25 The University Of Akron Self-acting self-circulating fluid system without external pressure source and use in bearing system
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR20100020936A (ko) * 2007-07-12 2010-02-23 라티스 파워(지앙시) 코포레이션 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2009035746A2 (en) * 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
KR101226077B1 (ko) * 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP4247413B1 (ja) 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9250249B2 (en) 2008-09-08 2016-02-02 Enzo Biochem, Inc. Autophagy and phospholipidosis pathway assays
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5685379B2 (ja) * 2010-01-28 2015-03-18 株式会社豊田中央研究所 窒化物半導体装置の製造方法
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US9190560B2 (en) 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
EP2416350A1 (en) 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR20120082715A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
JP5731455B2 (ja) * 2012-09-07 2015-06-10 日本電信電話株式会社 光変調器およびその製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
JP2015065465A (ja) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
JP2016174054A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
CN110190163B (zh) * 2019-05-24 2020-04-28 康佳集团股份有限公司 图形化衬底、外延片、制作方法、存储介质及led芯片
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
EP0193830A3 (en) 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4985742A (en) * 1989-07-07 1991-01-15 University Of Colorado Foundation, Inc. High temperature semiconductor devices having at least one gallium nitride layer
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
DE69633203T2 (de) 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Also Published As

Publication number Publication date
US20010041427A1 (en) 2001-11-15
JP4223219B2 (ja) 2009-02-12
US6489221B2 (en) 2002-12-03
CN1409868A (zh) 2003-04-09
JP2002334845A (ja) 2002-11-22
JP2003514392A (ja) 2003-04-15
KR100810192B1 (ko) 2008-03-06
US20030207551A1 (en) 2003-11-06
US6521514B1 (en) 2003-02-18
AU7992900A (en) 2001-05-30
ATE537555T1 (de) 2011-12-15
EP1232520A1 (en) 2002-08-21
US6545300B2 (en) 2003-04-08
US7217641B2 (en) 2007-05-15
US6686261B2 (en) 2004-02-03
CN100364051C (zh) 2008-01-23
JP2002343729A (ja) 2002-11-29
EP1232520B1 (en) 2011-12-14
WO2001037327A1 (en) 2001-05-25
CA2392041A1 (en) 2001-05-25
CA2392041C (en) 2007-05-29
US20010008791A1 (en) 2001-07-19
KR20020067520A (ko) 2002-08-22
US20040152321A1 (en) 2004-08-05
EP2302665A1 (en) 2011-03-30
JP4017140B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4410972B2 (ja) 窒化ガリウム半導体層の製造方法
JP5323792B2 (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US6621148B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP5570116B2 (ja) 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置
US8652918B2 (en) Nitride semiconductor structure
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050822

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070905

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees