JPH03197393A - シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 - Google Patents
シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法Info
- Publication number
- JPH03197393A JPH03197393A JP33740889A JP33740889A JPH03197393A JP H03197393 A JPH03197393 A JP H03197393A JP 33740889 A JP33740889 A JP 33740889A JP 33740889 A JP33740889 A JP 33740889A JP H03197393 A JPH03197393 A JP H03197393A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- single crystal
- iii
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 30
- 239000010703 silicon Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 150000001875 compounds Chemical class 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 title claims description 27
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 53
- 230000000694 effects Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
シリコン基板上のＩ−Ｖ族化合物半導体のエピタキシャ
ル成長方法に関する。
ル成長方法に関する。
シリコン単結晶基板上に砒化ガリウム等のｍ−Ｖ族化合
物半導体層を成長させる際に、表面清浄化が困難である
こと、大きな格子定数差を有すること、シリコンが共有
結合性結晶であるのに対し■−ｖ族化合物半導体が分極
性結晶であること等の問題がある。これらの問題のため
シリコン基板上に成長した化合物半導体層は１０８ａｉ
−’程度の高い転位を有しデバイス作製に充分な品質を
得ることが困難であった。しかし、これらの問題を低減
する手法として、高温での基板表面清浄化、歪超格子層
からなるバッファ層、基板方位の傾斜等の方法がある。
物半導体層を成長させる際に、表面清浄化が困難である
こと、大きな格子定数差を有すること、シリコンが共有
結合性結晶であるのに対し■−ｖ族化合物半導体が分極
性結晶であること等の問題がある。これらの問題のため
シリコン基板上に成長した化合物半導体層は１０８ａｉ
−’程度の高い転位を有しデバイス作製に充分な品質を
得ることが困難であった。しかし、これらの問題を低減
する手法として、高温での基板表面清浄化、歪超格子層
からなるバッファ層、基板方位の傾斜等の方法がある。
これらの手法を用いたシリコン基板上への化合物半導体
層のエピタキシャル成長の、例が応用電子物性分科会研
究報告（同報告書、Ｎｏ、４２４．ｐ、１２）に報告さ
れている。この従来例ではシリコン単結晶基板上にＩｎ
Ｐ単結晶層を成長させており、エッチビット密度として
１０７Ｃａｌ −’が得られている。
層のエピタキシャル成長の、例が応用電子物性分科会研
究報告（同報告書、Ｎｏ、４２４．ｐ、１２）に報告さ
れている。この従来例ではシリコン単結晶基板上にＩｎ
Ｐ単結晶層を成長させており、エッチビット密度として
１０７Ｃａｌ −’が得られている。
しかしながら、転位に比較的敏感なデバイスである半導
体レーザや発光ダイオードでは１０５Ｃ１ｌ−’以下の
エッチビット密度に抑える必要があるため、従来の成長
法による結晶品質では発光素子への応用が困難であった
。
体レーザや発光ダイオードでは１０５Ｃ１ｌ−’以下の
エッチビット密度に抑える必要があるため、従来の成長
法による結晶品質では発光素子への応用が困難であった
。
本発明は、シリコン単結晶基板上に転位の少ない化合物
半導体層をエピタキシャル成長させることを目的とする
。
半導体層をエピタキシャル成長させることを目的とする
。
本発明は、（１００〉面近傍の面方位を有するシリコン
単結晶基板上に■−■族化合物半導体層をエピタキシャ
ル成長させる方法であって、シリコン単結晶表面を一部
露出した絶縁膜層をシリコン単結晶基板上に形成する工
程と、前記絶縁膜層を選択成長マスクとして前記基板表
面に前記基板表面の結晶開口部の＜０１１＞方位及び＜
０１１＞方位に平行な方向での最大長の１．６倍以上の
層厚を有するバッファ層をエピタキシャル成長させ、バ
ッファ層上に■−ｖ族化合物半導体層をエピタキシャル
成長する工程とを少くとも含むことを特徴とする。
単結晶基板上に■−■族化合物半導体層をエピタキシャ
ル成長させる方法であって、シリコン単結晶表面を一部
露出した絶縁膜層をシリコン単結晶基板上に形成する工
程と、前記絶縁膜層を選択成長マスクとして前記基板表
面に前記基板表面の結晶開口部の＜０１１＞方位及び＜
０１１＞方位に平行な方向での最大長の１．６倍以上の
層厚を有するバッファ層をエピタキシャル成長させ、バ
ッファ層上に■−ｖ族化合物半導体層をエピタキシャル
成長する工程とを少くとも含むことを特徴とする。
本発明によるシリコン基板上への■−Ｖ族化合物半導体
のエピタキシャル成長方法について第２図を用いて説明
する。第１の工程で、シリコン単結晶基板１１の表面を
一部露出した絶縁膜層１２を形成し、この絶縁膜層を選
択成長マスクとして用い、第２の工程で基板表面の結晶
開口部の＜０１１＞方位及び（０１１＞方位に平行な方
向での最大長Ｌｗの１．６倍以上の層厚ｄａを有するバ
ッファ層１４及び■−Ｖ族化合物半導体で成るデバイス
層（単層または複数の層で成り、半導体デバイスを形成
するための層）１５を選択的にエピタキシャル成長させ
る。その結果、以下の２点の効果が生じる。
のエピタキシャル成長方法について第２図を用いて説明
する。第１の工程で、シリコン単結晶基板１１の表面を
一部露出した絶縁膜層１２を形成し、この絶縁膜層を選
択成長マスクとして用い、第２の工程で基板表面の結晶
開口部の＜０１１＞方位及び（０１１＞方位に平行な方
向での最大長Ｌｗの１．６倍以上の層厚ｄａを有するバ
ッファ層１４及び■−Ｖ族化合物半導体で成るデバイス
層（単層または複数の層で成り、半導体デバイスを形成
するための層）１５を選択的にエピタキシャル成長させ
る。その結果、以下の２点の効果が生じる。
第１にデバイス形成に必要な領域にのみ化合物半導体層
を形成することになり、従来基板全面にエピタキシャル
成長させた場合に比べ著しく基板表面における化合物半
導体層の表面積の割合が低減できる。即ち、シリコン基
板と化合物半導体層との熱膨張率の違いによって成長温
度から室温までに下げる間に発生する歪及び転位が著し
く低減される。これは、この転位の原因となる歪の大き
さがシリコン基板と化合物半導体層との界面の面積に依
存するためである。
を形成することになり、従来基板全面にエピタキシャル
成長させた場合に比べ著しく基板表面における化合物半
導体層の表面積の割合が低減できる。即ち、シリコン基
板と化合物半導体層との熱膨張率の違いによって成長温
度から室温までに下げる間に発生する歪及び転位が著し
く低減される。これは、この転位の原因となる歪の大き
さがシリコン基板と化合物半導体層との界面の面積に依
存するためである。
第２に、バッファ層を基板表面の結晶開口部の＜０１１
＞方位及び（０１１＞方位に平行な方向での最大長Ｌｗ
の１．６倍以上の層厚ｄ＠にすることにより、大きな格
子定数差を有するヘテロ界面１６で発生する転位１７が
バッファ層１４より上のデバイス層１５へ伝播すること
を防止できる。これは大部分の転位が＜１１１＞ Ａま
たは＜１１１＞Ｂ方位と平行な方向に沿ってバッファ層
１４内を上へ伝播するため、バッファ層厚ｄ。
＞方位及び（０１１＞方位に平行な方向での最大長Ｌｗ
の１．６倍以上の層厚ｄ＠にすることにより、大きな格
子定数差を有するヘテロ界面１６で発生する転位１７が
バッファ層１４より上のデバイス層１５へ伝播すること
を防止できる。これは大部分の転位が＜１１１＞ Ａま
たは＜１１１＞Ｂ方位と平行な方向に沿ってバッファ層
１４内を上へ伝播するため、バッファ層厚ｄ。
を上記厚さ以上にすることにより前記転位の伝播がバッ
ファ層内で終るためである。この関係は下式で表される
。
ファ層内で終るためである。この関係は下式で表される
。
ｄａ ＞ Ｌｗ ｔａｎθ
ここで、θは、＜１１１＞方位と＜１００＞方位とのな
す角であり、ｔａｎθは約１．６である。
す角であり、ｔａｎθは約１．６である。
以上２点の効果により、転位の少ない化合物半導体層を
エピタキシャル成長させることができる。
エピタキシャル成長させることができる。
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の詳細な説明する工程図である０本実施
例ではシリコン単結晶基板上に砒化ガリウム単結晶層を
エピタキシャル成長させる場合について説明する。
例ではシリコン単結晶基板上に砒化ガリウム単結晶層を
エピタキシャル成長させる場合について説明する。
まず第１の工程で（１１０＞方向に２°傾けた（１００
）面を表面とするシリコン単結晶基板１１の上に熱ＣＶ
Ｄ法により厚さ２００ｎｍのＳ ｉ ０２絶縁膜層１２
を積層したのち、通常のフォトリソグラフィーと化学エ
ツチングの手法により直径２μｍの窓状に露出させたシ
リコン単結晶表面１３を３００μｍＸ３００μｍに１個
の割合で形成した（第１図（ａ））、つぎに第２の工程
で、５ｉ０２絶縁膜層１２を選択成長マスクとして用い
、シリコン単結晶表面１３に選択的に砒化ガリウムバッ
ファ層１４をエピタキシャル成長させ（第１図（ｂ））
、続いて砒化ガリウムデバイス層１５をエピタキシャル
成長させた（第１図（ｃ））。
）面を表面とするシリコン単結晶基板１１の上に熱ＣＶ
Ｄ法により厚さ２００ｎｍのＳ ｉ ０２絶縁膜層１２
を積層したのち、通常のフォトリソグラフィーと化学エ
ツチングの手法により直径２μｍの窓状に露出させたシ
リコン単結晶表面１３を３００μｍＸ３００μｍに１個
の割合で形成した（第１図（ａ））、つぎに第２の工程
で、５ｉ０２絶縁膜層１２を選択成長マスクとして用い
、シリコン単結晶表面１３に選択的に砒化ガリウムバッ
ファ層１４をエピタキシャル成長させ（第１図（ｂ））
、続いて砒化ガリウムデバイス層１５をエピタキシャル
成長させた（第１図（ｃ））。
本実施例では選択成長特性を有するエピタキシャル成長
法としてケミカルビームエピタキシャル成長法を用いた
。■族材料にはトリエチルガリウム〈略称ＴＥＧ、分子
式（Ｃ２Ｈ５） ３ Ｇａ ）を用い、Ｖ族材料にはア
ルシン（分子式ＡｓＨ３）を用い、これらのガスを高真
空中で成長温度に加熱保持されたシリコン単結晶基板１
に照射してエピタキシャル成長させた。バッファ層１４
の成長層厚は単結晶表面の窓の直径２μｍの１．６倍の
３．２μｍとした。なお、成長前に表面清浄化及びシン
グルドメイン化の一般的な手法として、高温（１０００
℃）での表面清浄化を行った。
法としてケミカルビームエピタキシャル成長法を用いた
。■族材料にはトリエチルガリウム〈略称ＴＥＧ、分子
式（Ｃ２Ｈ５） ３ Ｇａ ）を用い、Ｖ族材料にはア
ルシン（分子式ＡｓＨ３）を用い、これらのガスを高真
空中で成長温度に加熱保持されたシリコン単結晶基板１
に照射してエピタキシャル成長させた。バッファ層１４
の成長層厚は単結晶表面の窓の直径２μｍの１．６倍の
３．２μｍとした。なお、成長前に表面清浄化及びシン
グルドメイン化の一般的な手法として、高温（１０００
℃）での表面清浄化を行った。
こうして形成した砒化ガリウムデバイス層１５は成長面
積が非常に小さいためシリコン単結晶基板と化合物半導
体層との熱膨張率の違いによって成長温度から室温まで
に下げる間に発生する歪及び転位が著しく低減される。
積が非常に小さいためシリコン単結晶基板と化合物半導
体層との熱膨張率の違いによって成長温度から室温まで
に下げる間に発生する歪及び転位が著しく低減される。
しかも、バッファ層１４の層厚を単結晶表面の窓の直径
２μｍの１．６倍にすることによってヘテロ界面１６で
発生した転位がデバイス層１５まで伝播しない、これら
の効果によって、デバイス層１５の転位密度は１０５Ｃ
Ｉｌ−’以下に低減できる。従って、転位に比較的敏感
なデバイスである半導体レーザや発光ダイオード等の発
光素子への応用が可能となる。
２μｍの１．６倍にすることによってヘテロ界面１６で
発生した転位がデバイス層１５まで伝播しない、これら
の効果によって、デバイス層１５の転位密度は１０５Ｃ
Ｉｌ−’以下に低減できる。従って、転位に比較的敏感
なデバイスである半導体レーザや発光ダイオード等の発
光素子への応用が可能となる。
上記実施例では砒化ガリウム層を成長させたが燐化イン
ジウム等、他の■−ｖ族化合物半導体層の場合において
も同様の効果が得られる。
ジウム等、他の■−ｖ族化合物半導体層の場合において
も同様の効果が得られる。
上記実施例では選択成長特性を有する成長法としてケミ
カルビームエピタキシャル成長法を用いたが、ハイドラ
イド気相成長法等の選択成長特性を有する他の成長法を
用いてもよい。
カルビームエピタキシャル成長法を用いたが、ハイドラ
イド気相成長法等の選択成長特性を有する他の成長法を
用いてもよい。
シリコン（Ｓｔ）単結晶基板との格子不整による転位が
バッファ層を設けることによってデバイス層迄伝播しな
いため、従来技術に比べ転位密度が１０’ｃｓ−’以下
に低減でき結晶性が向上する。
バッファ層を設けることによってデバイス層迄伝播しな
いため、従来技術に比べ転位密度が１０’ｃｓ−’以下
に低減でき結晶性が向上する。
第１図は本発明の詳細な説明する工程図、第２図は本発
明の詳細な説明する成長層の断面図である。 １１・・・シリコン単結晶基板、１２・・・Ｓ ｉ ０
２絶縁膜層、１３・・・シリコン単結晶表面、１４・・
・砒化ガリウムバッファ層、１５・・・砒化ガリウムデ
バイス層、１６・・・ヘテロ界面、１７・・・転位を、
それぞれ示す。 （α） （ｂ）
明の詳細な説明する成長層の断面図である。 １１・・・シリコン単結晶基板、１２・・・Ｓ ｉ ０
２絶縁膜層、１３・・・シリコン単結晶表面、１４・・
・砒化ガリウムバッファ層、１５・・・砒化ガリウムデ
バイス層、１６・・・ヘテロ界面、１７・・・転位を、
それぞれ示す。 （α） （ｂ）
Claims (1)
- 〈１００〉面近傍の面方位を有するシリコン単結晶表面
を一部露出した絶縁膜層をシリコン単結晶基板上に形成
する工程と、前記絶縁膜層を選択成長マスクとして前記
基板表面に前記基板表面の結晶開口部の〈０１１〉方位
及び〈０１＠１＠〉方位に平行な方向での最大長の１．
６倍以上の層厚を有するバッファ層をエピタキシャル成
長させ、次いで、バッファ層上にIII−Ｖ族化合物半導
体層をエピタキシャル成長する工程とを少くとも含むこ
とを特徴とするシリコン基板上へのIII−Ｖ族化合物半
導体のエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33740889A JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33740889A JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03197393A true JPH03197393A (ja) | 1991-08-28 |
| JPH0791154B2 JPH0791154B2 (ja) | 1995-10-04 |
Family
ID=18308354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33740889A Expired - Lifetime JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0791154B2 (ja) |
-
1989
- 1989-12-25 JP JP33740889A patent/JPH0791154B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0791154B2 (ja) | 1995-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US6602763B2 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth | |
| US6191006B1 (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| US6265289B1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby | |
| US7358160B2 (en) | Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer | |
| US20020031851A1 (en) | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby | |
| US7723729B2 (en) | Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer | |
| US20040029365A1 (en) | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby | |
| JP2002343729A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| JP2005303246A (ja) | 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法 | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| JPH03160714A (ja) | 半導体装置及びその製造方法 | |
| JPH03197393A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| KR20000066758A (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP2001288000A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JP2880984B2 (ja) | 化合物半導体基板 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPS6398120A (ja) | 結晶成長方法 |