JPH0791154B2 - シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 - Google Patents
シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法Info
- Publication number
- JPH0791154B2 JPH0791154B2 JP33740889A JP33740889A JPH0791154B2 JP H0791154 B2 JPH0791154 B2 JP H0791154B2 JP 33740889 A JP33740889 A JP 33740889A JP 33740889 A JP33740889 A JP 33740889A JP H0791154 B2 JPH0791154 B2 JP H0791154B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- single crystal
- substrate
- epitaxially growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 シリコン基板上のIII−Ｖ族化合物半導体のエピタキシ
ャル成長方法に関する。
ャル成長方法に関する。
シリコン単結晶基板上に砒化ガリウム等のIII−Ｖ族化
合物半導体層を成長させる際に、表面清浄化が困難であ
ること、大きな格子定数差を有すること、シリコンが共
有結合性結晶であるのに対しIII−Ｖ族化合物半導体が
分極性結晶であること等の問題がある。これらの問題の
ためシリコン基板上に成長した化合物半導体層は108cm
-3程度の高い転位を有しデバイス作製に充分な品質を得
ることが困難であった。しかし、これらの問題を低減す
る手法として、高温での基板表面清浄化、歪超格子層か
らなるバッファ層、基板方位の傾斜等の方法がある。こ
れらの手法を用いたシリコン基板上への化合物半導体層
のエピタキシャル成長の例が応用電子物性分科会研究報
告（同報告書、No.424,p.12）に報告されている。この
従来例ではシリコン単結晶基板上にInP単結晶層を成長
させており、エッチピット密度として107cm-3が得られ
ている。
合物半導体層を成長させる際に、表面清浄化が困難であ
ること、大きな格子定数差を有すること、シリコンが共
有結合性結晶であるのに対しIII−Ｖ族化合物半導体が
分極性結晶であること等の問題がある。これらの問題の
ためシリコン基板上に成長した化合物半導体層は108cm
-3程度の高い転位を有しデバイス作製に充分な品質を得
ることが困難であった。しかし、これらの問題を低減す
る手法として、高温での基板表面清浄化、歪超格子層か
らなるバッファ層、基板方位の傾斜等の方法がある。こ
れらの手法を用いたシリコン基板上への化合物半導体層
のエピタキシャル成長の例が応用電子物性分科会研究報
告（同報告書、No.424,p.12）に報告されている。この
従来例ではシリコン単結晶基板上にInP単結晶層を成長
させており、エッチピット密度として107cm-3が得られ
ている。
しかしながら、転位に比較的敏感なデバイスである半導
体レーザや発光ダイオードでは105cm-3以下のエッチピ
ット密度に抑える必要があるため、従来の成長法による
結晶品質では発光素子への応用が困難であった。
体レーザや発光ダイオードでは105cm-3以下のエッチピ
ット密度に抑える必要があるため、従来の成長法による
結晶品質では発光素子への応用が困難であった。
本発明は、シリコン単結晶基板上に転位の少ない化合物
半導体層をエピタキシャル成長させることを目的とす
る。
半導体層をエピタキシャル成長させることを目的とす
る。
本発明は、（100）面近傍の面方位を有するシリコン単
結晶基板上にIII−Ｖ族化合物半導体層をエピタキシャ
ル成長させる方法であって、シリコン単結晶表面を一部
露出した絶縁膜層をシリコン単結晶基板上に形成する工
程と、前記絶縁膜層を選択成長マスクとして前記基板表
面に前記基板表面の結晶開口部の〈011〉方位及び〈01
1〉方位に平行な方向での最大長の1.6倍以上の層厚を有
するバッファ層をエピタキシャル成長させ、バッファ層
上にIII−Ｖ族化合物半導体層をエピタキシャル成長す
る工程とを少くとも含むことを特徴とする。
結晶基板上にIII−Ｖ族化合物半導体層をエピタキシャ
ル成長させる方法であって、シリコン単結晶表面を一部
露出した絶縁膜層をシリコン単結晶基板上に形成する工
程と、前記絶縁膜層を選択成長マスクとして前記基板表
面に前記基板表面の結晶開口部の〈011〉方位及び〈01
1〉方位に平行な方向での最大長の1.6倍以上の層厚を有
するバッファ層をエピタキシャル成長させ、バッファ層
上にIII−Ｖ族化合物半導体層をエピタキシャル成長す
る工程とを少くとも含むことを特徴とする。
本発明によるシリコン基板上へのIII−Ｖ族化合物半導
体のエピタキシャル成長方法について第２図を用いて説
明する。第１の工程で、シリコン単結晶基板11の表面を
一部露出した絶縁膜層12を形成し、この絶縁膜層を選択
成長マスクとして用い、第２の工程で基板表面の結晶開
口部の〈011〉方位及び〈011〉方位に平行な方向での最
大長Lwの1.6倍以上の層厚dBを有するバッファ層14及びI
II−Ｖ族化合物半導体で成るデバイス層（単層または複
数の層で成り、半導体デバイスを形成するための層）15
を選択的にエピタキシャル成長させる。その結果、以下
の２点の効果が生じる。
体のエピタキシャル成長方法について第２図を用いて説
明する。第１の工程で、シリコン単結晶基板11の表面を
一部露出した絶縁膜層12を形成し、この絶縁膜層を選択
成長マスクとして用い、第２の工程で基板表面の結晶開
口部の〈011〉方位及び〈011〉方位に平行な方向での最
大長Lwの1.6倍以上の層厚dBを有するバッファ層14及びI
II−Ｖ族化合物半導体で成るデバイス層（単層または複
数の層で成り、半導体デバイスを形成するための層）15
を選択的にエピタキシャル成長させる。その結果、以下
の２点の効果が生じる。
第１にデバイス形成に必要な領域にのみ化合物半導体層
を形成することになり、従来基板全面にエピタキシャル
成長させた場合に比べ著しく基板表面における化合物半
導体層の表面積の割合が低減できる。即ち、シリコン基
板と化合物半導体層との熱膨張率の違いによって成長温
度から室温までに下げる間に発生する歪及び転位が著し
く低減される。これは、この転位の原因となる歪の大き
さがシリコン基板と化合物半導体層との界面の面積に依
存するためである。
を形成することになり、従来基板全面にエピタキシャル
成長させた場合に比べ著しく基板表面における化合物半
導体層の表面積の割合が低減できる。即ち、シリコン基
板と化合物半導体層との熱膨張率の違いによって成長温
度から室温までに下げる間に発生する歪及び転位が著し
く低減される。これは、この転位の原因となる歪の大き
さがシリコン基板と化合物半導体層との界面の面積に依
存するためである。
第２に、バッファ層を基板表面の結晶開口部の〈011〉
方位及び〈011〉方位に平行な方向での最大長Lwの1.6倍
以上の層厚dBにすることにより、大きな格子定数差を有
するヘテロ界面16で発生する転位17がバッファ層14より
上のデバイス層15へ伝播することを防止できる。これは
大部分の転位が〈111〉Ａまたは〈111〉Ｂ方位と平行な
方向に沿ってバッファ層14内を上へ伝播するため、バッ
ファ層厚dBを上記厚さ以上にすることにより前記転位の
伝播がバッファ層内で終るためである。この関係は下式
で表される。
方位及び〈011〉方位に平行な方向での最大長Lwの1.6倍
以上の層厚dBにすることにより、大きな格子定数差を有
するヘテロ界面16で発生する転位17がバッファ層14より
上のデバイス層15へ伝播することを防止できる。これは
大部分の転位が〈111〉Ａまたは〈111〉Ｂ方位と平行な
方向に沿ってバッファ層14内を上へ伝播するため、バッ
ファ層厚dBを上記厚さ以上にすることにより前記転位の
伝播がバッファ層内で終るためである。この関係は下式
で表される。
dB＞Lwtanθ ここで、θは、〈111〉方位と〈100〉方位とのなす角で
あり、tanθは約1.6である。
あり、tanθは約1.6である。
以上２点の効果により、転位の少ない化合物半導体層を
エピタキシャル成長させることができる。
エピタキシャル成長させることができる。
以下、図面を用いて本発明の実施例を説明する。
第１図は本発明の実施例を説明する工程図である。本実
施例ではシリコン単結晶基板上に砒化ガリウム単結晶層
をエピタキシャル成長させる場合について説明する。
施例ではシリコン単結晶基板上に砒化ガリウム単結晶層
をエピタキシャル成長させる場合について説明する。
まず第１の工程で〈100〉方向に２°傾けた（100）面を
表面とするシリコン単結晶基板11の上に熱CVD法により
厚さ200nmのSiO2絶縁膜層12を積層したのち、通常のフ
ォトリソグラフィーと化学エッチングの手法により直径
２μｍの窓状に露出させたシリコン単結晶表面13を300
μｍ×300μｍに１個の割合で形成した（第１図
（ａ））。つぎに第２の工程で、SiO2絶縁膜層12を選択
成長マスクとして用い、シリコン単結晶表面13に選択的
に砒化ガリウムバッファ層14をエピタキシャル成長させ
（第１図（ｂ））、続いて砒化ガリウムデバイス層15を
エピタキシャル成長させた（第１図（ｃ））。
表面とするシリコン単結晶基板11の上に熱CVD法により
厚さ200nmのSiO2絶縁膜層12を積層したのち、通常のフ
ォトリソグラフィーと化学エッチングの手法により直径
２μｍの窓状に露出させたシリコン単結晶表面13を300
μｍ×300μｍに１個の割合で形成した（第１図
（ａ））。つぎに第２の工程で、SiO2絶縁膜層12を選択
成長マスクとして用い、シリコン単結晶表面13に選択的
に砒化ガリウムバッファ層14をエピタキシャル成長させ
（第１図（ｂ））、続いて砒化ガリウムデバイス層15を
エピタキシャル成長させた（第１図（ｃ））。
本実施例では選択成長特性を有するエピタキシャル成長
法としてケミカルビームエピタキシャル成長法を用い
た。III族材料にはトリエチルガリウム（略称TEG,分子
式（C2H5)3Ga）を用い、Ｖ族材料にはアルシン（分子式
AsH3）を用い、これらのガスを高真空下で成長温度に加
熱保持されたシリコン単結晶基板１に照射してエピタキ
シャル成長させた。バッファ層14の成長層厚は単結晶表
面の窓の直径２μｍの1.6倍の3.2μｍとした。なお、成
長前に表面清浄化及びシングルドメイン化の一般的な手
法として、高温（1000℃）での表面清浄化を行った。
法としてケミカルビームエピタキシャル成長法を用い
た。III族材料にはトリエチルガリウム（略称TEG,分子
式（C2H5)3Ga）を用い、Ｖ族材料にはアルシン（分子式
AsH3）を用い、これらのガスを高真空下で成長温度に加
熱保持されたシリコン単結晶基板１に照射してエピタキ
シャル成長させた。バッファ層14の成長層厚は単結晶表
面の窓の直径２μｍの1.6倍の3.2μｍとした。なお、成
長前に表面清浄化及びシングルドメイン化の一般的な手
法として、高温（1000℃）での表面清浄化を行った。
こうして形成した砒化ガリウムデバイス層15は成長面積
が非常に小さいためシリコン単結晶基板と化合物半導体
層との熱膨張率の違いによって成長温度から室温までに
下げる間に発生する歪及び転位が著しく低減される。し
かも、バッファ層14の層厚を単結晶表面の窓の直径２μ
ｍの1.6倍にすることによってヘテロ界面16で発生した
転位がデバイス層15まで伝播しない。これらの効果によ
って、デバイス層15の転位密度は105cm-3以下に低減で
きる。従って、転位に比較的敏感なデバイスである半導
体レーザや発光ダイオード等の発光素子への応用が可能
となる。
が非常に小さいためシリコン単結晶基板と化合物半導体
層との熱膨張率の違いによって成長温度から室温までに
下げる間に発生する歪及び転位が著しく低減される。し
かも、バッファ層14の層厚を単結晶表面の窓の直径２μ
ｍの1.6倍にすることによってヘテロ界面16で発生した
転位がデバイス層15まで伝播しない。これらの効果によ
って、デバイス層15の転位密度は105cm-3以下に低減で
きる。従って、転位に比較的敏感なデバイスである半導
体レーザや発光ダイオード等の発光素子への応用が可能
となる。
上記実施例では砒化ガリウム層を成長させたが燐化イン
ジウム等、他のIII−Ｖ族化合物半導体層の場合におい
ても同様の効果が得られる。
ジウム等、他のIII−Ｖ族化合物半導体層の場合におい
ても同様の効果が得られる。
上記実施例では選択成長特性を有する成長法としてケミ
カルビームエピタキシャル成長法を用いたが、ハイドラ
イド気相成長法等の選択成長特性を有する他の成長法を
用いてもよい。
カルビームエピタキシャル成長法を用いたが、ハイドラ
イド気相成長法等の選択成長特性を有する他の成長法を
用いてもよい。
シリコン（Si）単結晶基板との格子不整による転位がバ
ッファ層を設けることによってデバイス層迄伝播しない
ため、従来技術に比べ転位密度が105cm-3以下に低減で
き結晶性が向上する。
ッファ層を設けることによってデバイス層迄伝播しない
ため、従来技術に比べ転位密度が105cm-3以下に低減で
き結晶性が向上する。
【図面の簡単な説明】 第１図は本発明の実施例を説明する工程図、第２図は本
発明の原理を説明する成長層の断面図である。 11…シリコン単結晶基板、12…SiO2絶縁膜層、13…シリ
コン単結晶表面、14…砒化ガリウムバッファ層、15…砒
化ガリウムデバイス層、16…ヘテロ界面、17…転位 を、それぞれ示す。
発明の原理を説明する成長層の断面図である。 11…シリコン単結晶基板、12…SiO2絶縁膜層、13…シリ
コン単結晶表面、14…砒化ガリウムバッファ層、15…砒
化ガリウムデバイス層、16…ヘテロ界面、17…転位 を、それぞれ示す。
Claims (1)
- 【請求項１】（100）面近傍の面方位を有するシリコン
単結晶表面を一部露出した絶縁膜層をシリコン単結晶基
板上に形成する工程と、前記絶縁膜層を選択成長マスク
として前記基板表面に前記基板表面の結晶開口部の〈01
1〉方位及び〈011〉方位に平行な方向での最大長の1.6
倍以上の層厚を有するバッファ層をエピタキシャル成長
させ、次いで、バッファ層上にIII−Ｖ族化合物半導体
層をエピタキシャル成長する工程とを少くとも含むこと
を特徴とするシリコン基板上へのIII−Ｖ族化合物半導
体のエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33740889A JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33740889A JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03197393A JPH03197393A (ja) | 1991-08-28 |
| JPH0791154B2 true JPH0791154B2 (ja) | 1995-10-04 |
Family
ID=18308354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33740889A Expired - Lifetime JPH0791154B2 (ja) | 1989-12-25 | 1989-12-25 | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0791154B2 (ja) |
-
1989
- 1989-12-25 JP JP33740889A patent/JPH0791154B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03197393A (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0232082B1 (en) | Semiconductor deposition method and device | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| US4963508A (en) | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice | |
| US6570192B1 (en) | Gallium nitride semiconductor structures including lateral gallium nitride layers | |
| US6110277A (en) | Process for the fabrication of epitaxial layers of a compound semiconductor on monocrystal silicon and light-emitting diode fabricated therefrom | |
| US5399522A (en) | Method of growing compound semiconductor | |
| US5238869A (en) | Method of forming an epitaxial layer on a heterointerface | |
| JP2008504715A (ja) | 窒化ガリウム材料及び方法 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP3196833B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP3855061B2 (ja) | Ｓｉ基板上への化合物半導体薄膜形成方法 | |
| JP3147821B2 (ja) | 窒化物系化合物半導体およびその結晶成長方法および窒化ガリウム系発光素子 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JPH0791154B2 (ja) | シリコン基板上への▲ｉｉｉ▼―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH07147461A (ja) | 半導体装置およびその製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP2880984B2 (ja) | 化合物半導体基板 | |
| KR100407955B1 (ko) | 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 |