JPH0794420A - 化合物半導体結晶基板の製造方法 - Google Patents

化合物半導体結晶基板の製造方法

Info

Publication number
JPH0794420A
JPH0794420A JP5233506A JP23350693A JPH0794420A JP H0794420 A JPH0794420 A JP H0794420A JP 5233506 A JP5233506 A JP 5233506A JP 23350693 A JP23350693 A JP 23350693A JP H0794420 A JPH0794420 A JP H0794420A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
iii
semiconductor crystal
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5233506A
Other languages
English (en)
Inventor
Kanetake Takasaki
金剛 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5233506A priority Critical patent/JPH0794420A/ja
Priority to US08/302,439 priority patent/US5424243A/en
Publication of JPH0794420A publication Critical patent/JPH0794420A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 化合物半導体結晶基板の製造方法に関し、Ｓ
ｉ基板上に成長したＧａＡｓ等のＩＩＩ−Ｖ族化合物半
導体層の結晶欠陥密度を１×１０6 ｃｍ-2以下に低減す
る化合物半導体結晶基板の製造方法を提供する。 【構成】 Ｓｉ基板１の上にＧａＡｓ等のＩＩＩ−Ｖ族
化合物半導体結晶層２をＭＯＣＶＤ等によってエピタキ
シャル成長し、その上に非晶質のＧａＡｓ等のＩＩＩ−
Ｖ族化合物半導体層３を成長し、このＩＩＩ−Ｖ族化合
物半導体結晶層２と非晶質のＩＩＩ−Ｖ族化合物半導体
層３を熱アニールした後、この非晶質のＩＩＩ−Ｖ族化
合物半導体層３を含むＩＩＩ−Ｖ族化合物半導体結晶層
２の部分を機械的化学的研磨等によって除去し、その上
に新たなＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体結晶層
４をエピタキシャル成長する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上にＩＩＩ−
Ｖ族化合物半導体結晶層、特に、ＧａＡｓ結晶層を有す
る化合物半導体結晶基板の製造方法に関する。
【０００２】ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体結
晶層を用いた半導体装置は、そのキャリア移動度が大き
いため、Ｓｉを用いた半導体装置より高速動作が可能で
あり、バンドギャップの関係で可視光の発光機能を有す
るため、その有用性が広く認識されているが、大口径の
基板を製造することが困難であり、また機械的強度が乏
しいために、半導体装置としての実用化の進展の度合い
からみるとＳｉに大きく遅れをとっている。
【０００３】そこで、最近、大口径の基板が得やすく、
機械的な強度の面で優れたＳｉ基板の上にＧａＡｓ結晶
層を成長し、このＧａＡｓ成長層に、ＬＥＤ、レーザ、
ＦＥＴ等を形成する試みが活発になっている。しかしな
がら、この方法で得られるＧａＡｓ結晶層等のＩＩＩ−
Ｖ族化合物半導体結晶層には多くの結晶欠陥が存在する
ため、このＩＩＩ−Ｖ族化合物半導体結晶層を用いて良
好な特性のＬＥＤ、レーザ、ＦＥＴ等を製造することが
できないという難点があった。
【０００４】
【従来の技術】そこで、従来は、Ｓｉ基板上に形成され
たＧａＡｓ結晶層等のＩＩＩ−Ｖ族化合物半導体結晶層
の結晶欠陥を低減するため、Ｓｉ基板上に目的とする厚
さのＩＩＩ−Ｖ族化合物半導体結晶層を成長した後に熱
サイクルを加えることによって、または、Ｓｉ基板上に
目的とする厚さの半分程度のＧａＡｓ結晶層を成長した
後に熱サイクルアニールを行い、引続き目的とする厚さ
までＧａＡｓ結晶層を成長することによって結晶欠陥の
低減を図っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな方法では結晶欠陥密度を１×１０6 ｃｍ-2以下に低
減することは困難であった。従って、本発明は、Ｓｉ基
板上に成長したＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体
層の結晶欠陥密度を１×１０6 ｃｍ-2以下に低減する化
合物半導体基板の製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明にかかる化合物半
導体結晶基板の製造方法においては、Ｓｉ基板上にＩＩ
Ｉ−Ｖ族化合物半導体結晶層をエピタキシャル成長する
工程と、該ＩＩＩ−Ｖ族化合物半導体結晶層の上に非晶
質のＩＩＩ−Ｖ族化合物半導体層を成長する工程と、該
ＩＩＩ−Ｖ族化合物半導体結晶層と非晶質のＩＩＩ−Ｖ
族化合物半導体層をアニールする工程と、該非結晶のＩ
ＩＩ−Ｖ族化合物半導体層を含むＩＩＩ−Ｖ族化合物半
導体結晶層の部分を除去する工程と、該ＩＩＩ−Ｖ族化
合物半導体結晶層の上に、新たなＩＩＩ−Ｖ族化合物半
導体結晶層をエピタキシャル成長する工程を採用した。
【０００７】この場合、ＩＩＩ−Ｖ族化合物半導体結晶
層、非結晶のＩＩＩ−Ｖ族化合物半導体層をＭＯＣＶＤ
によって成長することができる。
【０００８】また、この場合、非晶質のＩＩＩ−Ｖ族化
合物半導体層を、５００℃以下の温度で成長して、多結
晶化するのを防ぐことができる。
【０００９】また、この場合、７００℃以上のアニール
と２００℃以下のアニールを複数回行って、非晶質のＩ
ＩＩ−Ｖ族化合物半導体層への結晶欠陥の吸収効果を高
めることができる。
【００１０】また、この場合、表面の非結晶のＩＩＩ−
Ｖ族化合物半導体層を含むＩＩＩ−Ｖ族化合物半導体結
晶層の部分を機械的化学的研磨を用いて除去した後、新
たなＩＩＩ−Ｖ族化合物半導体結晶層を成長することが
できる。
【００１１】また、これらの場合、ＩＩＩ−Ｖ族化合物
半導体としてＧａＡｓを用いることができる。
【００１２】
【作用】Ｓｉ基板上に成長したＧａＡｓ結晶層等のＩＩ
Ｉ−Ｖ族化合物半導体層の結晶欠陥密度を１×１０6 ｃ
ｍ-2以下に減少させるために、Ｓｉ基板上に成長したＩ
ＩＩ−Ｖ族化合物半導体層の上に非晶質のＩＩＩ−Ｖ族
化合物半導体層を成長し、これをアニールすることによ
って、Ｓｉ基板上に成長したＩＩＩ−Ｖ族化合物半導体
層の結晶欠陥を非晶質のＩＩＩ−Ｖ族化合物半導体層に
吸収した後に、結晶欠陥が多く、アニールによって多結
晶化している非晶質のＩＩＩ−Ｖ族化合物半導体層を含
む部分を除去して、結晶欠陥が少ないＩＩＩ−Ｖ族化合
物半導体層を露出させ、その上に、新たなＩＩＩ−Ｖ族
化合物半導体層を成長することによって、表面の部分に
結晶欠陥が少ないＧａＡｓ結晶層等のＩＩＩ−Ｖ族化合
物半導体層を形成して、化合物半導体結晶基板を製造す
る。
【００１３】
【実施例】以下、本発明の実施例を説明する。図１は、
本発明の実施例の化合物半導体結晶基板の製造工程説明
図である。この図において、１はＳｉ（１００）基板、
２はＧａＡｓ結晶層、３は非晶質ＧａＡｓ層、４は新た
なＧａＡｓ結晶層である。
【００１４】この製造工程説明図によって本発明の実施
例の化合物半導体結晶基板の製造方法を説明する。
【００１５】第１工程（図１（Ａ）参照） Ｓｉ（１００）基板１の上に、ＭＯＣＶＤ法によって、
トリメチルガリウム（ＴＭＧ）、アルシン（ＡｓＨ3 ）
を用いて、成長温度６５０℃、成長圧力７６ｔｏｒｒ
で、膜厚３．０μｍのＧａＡｓ結晶層２を成長させる。
【００１６】第２工程（図１（Ｂ）参照） 第１工程で形成したＧａＡｓ結晶層２の上に、ＭＯＣＶ
Ｄ法によって、成長温度４００℃〜４５０℃、成長圧力
７６ｔｏｒｒで、膜厚５００〜５０００Åの非晶質Ｇａ
Ａｓ層３を成長させる。次いで、Ｓｉ（１００）基板１
の上にＧａＡｓ結晶層２と非晶質ＧａＡｓ層３を積層し
たものに、下限温度を２００℃とし、上限温度を８００
℃とする熱サイクルアニールを３回施す。この熱サイク
ルアニールによって、ＧａＡｓ結晶層２中に存在してい
た結晶欠陥が非晶質ＧａＡｓ層３中に移行し吸収され
る。
【００１７】第３工程（図１（Ｃ）参照） Ｓｉ（１００）基板１の上にＧａＡｓ結晶層２と非晶質
ＧａＡｓ層３を積層した積層体（ＧａＡｓ ｏｎ Ｓ
ｉ）を成長炉から取り出し、非晶質ＧａＡｓ層３側か
ら、非晶質ＧａＡｓ層３を含む層を１．５μｍ除去す
る。
【００１８】第４工程（図１（Ｄ）参照） 非晶質ＧａＡｓ層３を含む層を１．５μｍ除去すること
によって、結晶欠陥がが低減されたＧａＡｓ結晶層２が
形成される。この結晶欠陥が低減されたＧａＡｓ結晶層
２の上に再び新たなＧａＡｓ結晶層４を第１工程と同様
の条件で厚さ１．５μｍ成長する。その結果、Ｓｉ（１
００）基板１の上に、結晶欠陥密度が５×１０5 ｃｍ-2
程度で、膜厚が３μｍより厚いＧａＡｓ結晶層２と新た
なＧａＡｓ結晶層４を有する化合物半導体結晶基板が得
られる。
【００１９】図２は、本発明の実施例の化合物半導体結
晶基板の製造方法の非晶質ＧａＡｓ層の欠陥密度と成長
温度の関係図である。この図において、横軸は非晶質Ｇ
ａＡｓ層の成長温度を示し、縦軸は欠陥密度を示してい
る。この図から、非晶質ＧａＡｓ層の成長温度が５００
℃以下で、欠陥密度が１×１０6 ｃｍ-2以下のＧａＡｓ
結晶層が得られることがわかる。
【００２０】上記の実施例では、Ｓｉ基板の上に化合物
半導体としてＧａＡｓを用いる例を説明したが、本発明
は、ＧａＡｓの他、ＡｌＧａＡｓ等のＩＩＩ−Ｖ族化合
物半導体に適用することができる。
【００２１】
【発明の効果】以上説明したように、本発明によると、
結晶欠陥密度が１×１０6 ｃｍ-2以下のＧａＡｓ ｏｎ
Ｓｉ基板を形成することができ、化合物半導体ＬＥ
Ｄ、化合物半導体レーザ、化合物半導体ＦＥＴ等を製造
するための化合物半導体基板を再現性よく製造すること
ができるため、高速動作可能な能動素子や発光素子に関
する技術分野において寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の実施例の化合物半導体結晶基板の製造
工程説明図である。
【図２】本発明の実施例の化合物半導体結晶基板の製造
方法の非晶質ＧａＡｓ層の欠陥密度と成長温度の関係図
である。
【符号の説明】
１ Ｓｉ（１００）基板 ２ ＧａＡｓ結晶層 ３ 非晶質ＧａＡｓ層 ４ 新たなＧａＡｓ結晶層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ基板上にＩＩＩ−Ｖ族化合物半導体
    結晶層をエピタキシャル成長する工程と、該ＩＩＩ−Ｖ
    族化合物半導体結晶層の上に非晶質のＩＩＩ−Ｖ族化合
    物半導体層を成長する工程と、該ＩＩＩ−Ｖ族化合物半
    導体結晶層と非晶質のＩＩＩ−Ｖ族化合物半導体層をア
    ニールする工程と、該非結晶のＩＩＩ−Ｖ族化合物半導
    体層を含むＩＩＩ−Ｖ族化合物半導体結晶層の部分を除
    去する工程と、該ＩＩＩ−Ｖ族化合物半導体結晶層の上
    に、新たなＩＩＩ−Ｖ族化合物半導体結晶層をエピタキ
    シャル成長する工程を含むことを特徴とする化合物半導
    体結晶基板の製造方法。
  2. 【請求項２】 ＩＩＩ−Ｖ族化合物半導体結晶層、非結
    晶のＩＩＩ−Ｖ族化合物半導体層をＭＯＣＶＤによって
    成長することを特徴とする請求項１に記載された化合物
    半導体結晶基板の製造方法。
  3. 【請求項３】 非晶質のＩＩＩ−Ｖ族化合物半導体層
    を、５００℃以下の温度で成長することを特徴とする請
    求項１に記載された化合物半導体結晶基板の製造方法。
  4. 【請求項４】 ７００℃以上のアニールと２００℃以下
    のアニールを複数回行うことを特徴する請求項１に記載
    された化合物半導体結晶基板の製造方法。
  5. 【請求項５】 表面の非結晶ＩＩＩ−Ｖ族化合物半導体
    層を含むＩＩＩ−Ｖ族化合物半導体結晶層の部分を機械
    的化学的研磨を用いて除去した後、新たなＩＩＩ−Ｖ族
    化合物半導体結晶層を成長することを特徴する請求項１
    に記載された化合物半導体結晶基板の製造方法。
JP5233506A 1993-09-20 1993-09-20 化合物半導体結晶基板の製造方法 Withdrawn JPH0794420A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5233506A JPH0794420A (ja) 1993-09-20 1993-09-20 化合物半導体結晶基板の製造方法
US08/302,439 US5424243A (en) 1993-09-20 1994-09-09 Method of making a compound semiconductor crystal-on-substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5233506A JPH0794420A (ja) 1993-09-20 1993-09-20 化合物半導体結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0794420A true JPH0794420A (ja) 1995-04-07

Family

ID=16956101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5233506A Withdrawn JPH0794420A (ja) 1993-09-20 1993-09-20 化合物半導体結晶基板の製造方法

Country Status (2)

Country Link
US (1) US5424243A (ja)
JP (1) JPH0794420A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129112B2 (ja) * 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板
EP0720243A3 (en) * 1994-12-27 1998-07-01 Fujitsu Limited Method of fabricating compound semiconductor device and optical semiconductor device
ATE283549T1 (de) * 1997-06-24 2004-12-15 Massachusetts Inst Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6290774B1 (en) * 1999-05-07 2001-09-18 Cbl Technology, Inc. Sequential hydride vapor phase epitaxy
JP2003520444A (ja) * 2000-01-20 2003-07-02 アンバーウェーブ システムズ コーポレイション 高温成長を不要とする低貫通転位密度格子不整合エピ層
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
WO2003079415A2 (en) * 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7615829B2 (en) 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
WO2004019391A2 (en) 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
EP1588406B1 (en) 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
EP1602125B1 (en) 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20180330982A1 (en) * 2015-11-12 2018-11-15 Nanyang Technological University Method of manufacturing a hybrid substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
JPH02101736A (ja) * 1988-10-11 1990-04-13 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜構造およびその形成方法
US5210052A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Method for fabricating a semiconductor substrate

Also Published As

Publication number Publication date
US5424243A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
KR100304881B1 (ko) Gan계화합물반도체및그의결정성장방법
JPH10247626A (ja) スピネル基板上に窒化ガリウムを成長させる方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
US5011550A (en) Laminated structure of compound semiconductors
US5107317A (en) Semiconductor device with first and second buffer layers
JP2005085916A (ja) Ｓｉ基板上への化合物半導体薄膜形成方法
JPH07169688A (ja) ゲルマニウム上にヒ化ガリウムの半導体ヘテロ構造を製造するための改良された方法
JPH08172056A (ja) 化合物半導体層の成長方法
JPH11298039A (ja) ＧａＮ層および緩衝層の成長法およびその構造
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JPH09260289A (ja) 化合物半導体単結晶の成長方法
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
US5183778A (en) Method of producing a semiconductor device
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
JPH0719756B2 (ja) 化合物半導体層の形成方法
JPS60210832A (ja) 化合物半導体結晶基板の製造方法
JPS6066811A (ja) 化合物半導体装置の製造方法
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
JPH0817739A (ja) 結晶成長方法
JPH03171617A (ja) シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法
KR20010047069A (ko) 질화갈륨 기판 제조방법
JP2771635B2 (ja) Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法
JP2001007449A (ja) Ｉｉｉ族窒化物半導体薄膜とその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128