JP2005085916A - Si基板上への化合物半導体薄膜形成方法 - Google Patents

Si基板上への化合物半導体薄膜形成方法 Download PDF

Info

Publication number
JP2005085916A
JP2005085916A JP2003314912A JP2003314912A JP2005085916A JP 2005085916 A JP2005085916 A JP 2005085916A JP 2003314912 A JP2003314912 A JP 2003314912A JP 2003314912 A JP2003314912 A JP 2003314912A JP 2005085916 A JP2005085916 A JP 2005085916A
Authority
JP
Japan
Prior art keywords
substrate
buffer layer
thin film
compound semiconductor
gasb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003314912A
Other languages
English (en)
Other versions
JP3855061B2 (ja
Inventor
Koichi Akaha
浩一 赤羽
Naokatsu Yamamoto
直克 山本
Shinichiro Ushito
信一郎 牛頭
Naoki Otani
直毅 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Original Assignee
National Institute of Information and Communications Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology filed Critical National Institute of Information and Communications Technology
Priority to JP2003314912A priority Critical patent/JP3855061B2/ja
Publication of JP2005085916A publication Critical patent/JP2005085916A/ja
Application granted granted Critical
Publication of JP3855061B2 publication Critical patent/JP3855061B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】複雑な薄膜形成工程を行うことなく、Si基板上に高品質な化合物半導体薄膜を簡便に形成できる方法を提供する。
【解決手段】300℃〜560℃の間の任意の温度で、Si基板1上に厚さが5nmであるAlSbよりなるバッファ層2を形成し、該バッファ層2上に化合物半導体であるGaSbの薄膜3を形成することで、SiとGaSbの熱膨張係数の中間の値を持つAlSbよりなるバッファ層2が、形成した結晶の降温時に生じる歪を吸収する役割を果たすと共に、Alの化学結合が強いことにより強固な結晶となるAlSbを薄い膜厚でSi基板上に形成することから、SiとGaSbの格子定数差を緩衝する役割も果たす。
【選択図】図1

Description

本発明は、Si基板上に化合物半導体(特にAlGaAsAb系材料)を用いた高品質の化合物半導体薄膜を形成する方法に関する。
近年、インターネットの普及により情報通信量が爆発的に増加している。これを反映して、大量の情報を高速に伝送する手法として光ファイバーによる通信が注目を集めている。光ファイバー通信では、ファイバー内での損失の少ない波長として、1.3μmや1.55μmの光が信号伝送に使われている。これらの光を発生、変調、検出するデバイスとして、化合物半導体、特にInGaAsP系材料によるものが用いられている。
しかし、これらのデバイスは、次のような理由から高価であることが問題となる。(1)デバイスの基板となるInPが非常に高価である。しかも、基板はその上に形成するInGaAsPなどの土台としての機能が大半を占めるため非常に無駄が多い。(2)基板上に形成するInGaAsPはIII族、V族両方の元素の混晶であるため、形成の際に高度な技術を必要とし、簡便にデバイスを作製できない。(3)基板となるInPはもろいため破損し易く、歩留まりが悪くなる原因となる。
将来的には更なる光情報通信の普及により、これらに必要なデバイスを安価に大量に作製する技術の開発は不可欠であり、Si基板上へのGaAsやGaNの結晶を成長させ、デバイス作製への応用が提案されている(例えば、非特許文献1参照)。
梅野 正義、神保 孝志、江川 孝志,「Si基板上へのGaAs系およびGaN系結晶のヘテロエピタキシーとデバイス応用」,応用物理,日本,応用物理学会,2003年,第72巻 第3号,pp273−283
しかしながら、非特許文献1に記載されたSi基板上への化合物半導体薄膜の形成方法は、高度で複雑な技術が必要であったり、高品質の結晶を得ることが困難であったりして、化合物半導体を用いたデバイスの普及促進に大きく寄与できる技術は、未だ提案されていない。
本発明は、複雑は薄膜形成工程を行うことなく、Si基板上に高品質な化合物半導体薄膜を簡便に形成できる方法を提供するものである。
上記の課題を解決するために、本発明では、波長が1.3μmや1.55μmの光信号を処理することのできる新しい材料として、GaSbやAlGaSbに着目した。すなわち、従来よりデバイス開発の最も進んでいる化合物半導体であるAlGaAs/GaAs系材料におけるAsをSbに置き換えた材料系を用いることにより、AlGaAs/GaAs系材料のノウハウを継承しつつ、光通信に必要な高性能なデバイスを作製できる可能性がある。
よって、安価で丈夫なSi基板上にGaSbやAlGaSbを形成する技術が確立できれば良いのであるが、基板となるSiと、GaSbやAlGaSbの化合物半導体とでは、その格子定数に大きな隔たりがあるため、Si基板上にGaSbやAlGaSbを直接成長させても、高品質な結晶を得ることは困難である。
そこで、本発明は、Si基板上にGaSbを形成する際に、適切なバッファ層を設けることにより、Si基板上で高品質なGaSbやAlGaSbの結晶成長を可能とした。
すなわち、請求項1に係る発明は、Si基板上にAlGaAsAb系材料等の化合物半導体の薄膜を一層もしくは多層に形成する、Si基板上への化合物半導体薄膜形成方法であって、Si基板上に、厚さが1ML〜100nmであるAlSbよりなるバッファ層を形成し、該バッファ層上に化合物半導体の薄膜を形成するようにしたことを特徴とする。
また、請求項2に係る発明は、上記請求項1に記載のSi基板上への化合物半導体薄膜形成方法において、上記バッファ層上には、GaSb膜を形成するようにしたことを特徴とする。
また、請求項3に係る発明は、上記請求項2に記載のSi基板上への化合物半導体薄膜形成方法において、結晶成長温度を300℃〜560℃の間の任意の温度に設定し、Si基板上へのバッファ層形成と、該バッファ層上へのGaSb膜形成を行うようにしたことを特徴とする。
また、請求項4に係る発明は、Si基板上にAlGaAsAb系材料等の化合物半導体の薄膜を一層もしくは多層に形成する、Si基板上への化合物半導体薄膜の形成方法であって、Si基板上に、厚さが5ML以下のInSbよりなる第1バッファ層を形成し、該第1バッファ層上に厚さが1ML〜100nmであるAlSbよりなる第2バッファ層を形成し、該第2バッファ層上に化合物半導体の薄膜を形成するようにしたことを特徴とする。
また、請求項5に係る発明は、上記請求項4に記載のSi基板上への化合物半導体薄膜形成方法において、上記第2バッファ層上には、GaSb膜を形成するようにしたことを特徴とする。
また、請求項6に係る発明は、上記請求項5に記載のSi基板上への化合物半導体薄膜形成方法において、結晶成長温度を300℃〜560℃の間の任意の温度に設定し、Si基板上への第1バッファ層形成と、該第1バッファ層上への第2バッファ層形成と、該第2バッファ層上へのGaSb膜形成を行うようにしたことを特徴とする。
請求項1に係るSi基板上への化合物半導体薄膜形成方法によれば、厚さが1ML〜100nmであるAlSbよりなるバッファ層をSi基板上へ形成することで、バッファ層上へ形成する化合物半導体とSi基板との格子定数差を緩衝できる。従って、バッファ層を介在させることにより、超格子の形成など複雑なプロセスを必要とせずに、Si基板上へ高品質の化合物半導体薄膜(特に、GaSbやAlGaSb)を簡便に形成できる。
また、請求項2に係るSi基板上への化合物半導体薄膜形成方法によれば、AlSbよりなるバッファ層上に形成する膜をGaSb膜としたので、AlSbの熱膨張係数が、Siの熱膨張係数とGaSbの熱膨張係数との中間の値となり、成膜後の降温時に生ずる歪みを効果的に吸収でき、品質向上に大きく寄与できる。
また、請求項3に係るSi基板上への化合物半導体薄膜形成方法によれば、AlSbがSiとGaSbとの中間の熱膨張係数を有することから、低温での初期成長を行うことなく、Si基板上へのバッファ層形成と、該バッファ層上へのGaSb膜形成を、300℃〜560℃の間の任意の結晶成長温度に保持しつつ行うものとしたので、複雑な温度調整を必要としないと共に、プロセス全体の短時間化も期せる。
請求項4に係るSi基板上への化合物半導体薄膜形成方法によれば、厚さが5ML以下のInSbよりなる第1バッファ層をSi基板上へ形成することで、Si基板表面の格子定数を擬似的にAlSbの格子定数に近づけることができるので、該第1バッファ層上へ安定した高品質のAlSb結晶成長を期すことができ、また、厚さが1ML〜100nmであるAlSbよりなる第2バッファ層を第1バッファ層上へ形成することで、この第2バッファ層上へ形成する化合物半導体との格子定数差を緩衝できる。従って、第1バッファ層および第2バッファ層を介在させることで、超格子の形成など複雑なプロセスを必要とせずに、Si基板上へ高品質の化合物半導体薄膜(特に、GaSbやAlGaSb)を簡便に形成できる。
また、請求項5に係るSi基板上への化合物半導体薄膜形成方法によれば、AlSbよりなる第2バッファ層上に形成する膜をGaSb膜としたので、AlSbの熱膨張係数が、Siの熱膨張係数とGaSbの熱膨張係数との中間の値となり、成膜後の降温時に生ずる歪みを効果的に吸収でき、品質向上に大きく寄与できる。
また、請求項6に係るSi基板上への化合物半導体薄膜形成方法によれば、AlSbがSiとGaSbとの中間の熱膨張係数を有することから、低温での初期成長を行うことなく、Si基板上への第1バッファ層形成と、該第1バッファ層上への第2バッファ層形成と、該第2バッファ層上へのGaSb膜形成を、300℃〜560℃の間の任意の結晶成長温度に保持しつつ行うものとしたので、複雑な温度調整を必要としないと共に、プロセス全体の短時間化も期せる。
以下、本発明に係るSi基板上への化合物半導体薄膜形成方法の実施形態に就き、添付図面に基づいて説明する。
図1に示すのは、第1実施形態に係るSi基板上への化合物半導体薄膜形成方法を示すもので、Si基板1上に、厚さが1ML〜100nmであるAlSbよりなるバッファ層2を形成し、該バッファ層2上に化合物半導体であるGaSbの薄膜3を形成した試料1の概略断面図である。その詳細な工程を以下に詳述する。
まず、Si基板1として、Si(001)just基板を用い、その表面をフッ化水素酸数%水溶液(超純水)によってクリーニングし、Si基板表面の酸化膜を除去した後、MBEチャンバー内に導入した。なお、Si基板1としては、数度のoff角を持つ基板でも良いし、結晶方位も(001)だけでなく(111)等、他の結晶方位を持つSi基板を用いることも可能である。また、Si基板1のクリーニング方法も、任意の方法を用いて良く、例えば、薄い表面酸化膜を形成したSi基板を真空チャンバー内で加熱することにより、酸化膜を除去して基板表面の清浄化を行なうような方法でも良い。
更に、MBEチャンバー内に導入したSi基板1の基板温度を760℃まで昇温することにより、Hの脱離を行い、高速電子線回折(RHEED)による2×2表面再構成(基板表面の清浄化)を確認した。
上記のようにして清浄表面を得たSi基板1の基板温度を500℃まで降温し、Sb分子線(強度は2×10-6Torr)を5分間照射する。なお、Sb分子線の照射時間は、Sbの層が1層(1ML)出来る以上の任意の時間に設定しておけば良い。なお、適当な条件下でSb分子線の照射を行うと、Sbの吸着と蒸発が平衡状態になって、Sbの層が1層出来る以上の時間Sbを照射しても、Si基板の表面に残っているSbは1層以上にはならないため、5分間以上の照射を行った場合でも結晶性の劣化は観測されないが、極端に照射時間を長くしても原料の枯渇とプロセスの時間を長くするだけなので、Sb分子線の照射強度に応じて、Sbを1ML形成するのに十分な照射時間を設定すれば良い。また、Si基板上に形成するSb層の状態を考慮すれば、Sb分子線の照射強度は1×10-5Torr以下としておくことが望ましい。
次いで、分子線エピタキシー法(MBE)によりAlSbを5nm結晶成長させ、バッファ層2を形成する。この時、AlSbの成長速度は0.1ML/sとした。なお、AlSbの成長膜厚は1ML以上の任意の厚さに設定することが可能であるが、バッファ層2としてAlSbを結晶成長させる場合は、プロセス時間を短く抑えた方がよいので、10nm以下の膜厚に止めておくことが好ましい。また、AlSbの成膜方法はMBE法に限らず、有機金属気相成長法(MOVPE)など真空中における蒸着法であれば適用可能である。
なお、上述したAlSbによるバッファ層2の形成法では、Si基板1上にまずSbを1ML程度形成した後にAlSbの結晶成長を行う2段階分子線照射とし、予めSi基板上にSbを1ML相当結晶成長させておくことで、Si基板1とバッファ層2との密着性を高めるものとしたが、Siとの密着性がより高いAlを1ML相当Si基板1に照射した後にSb分子線を照射する2段階分子線照射によるものでも良い。その際、Al照射後のSb分子線照射成長中断を1秒以上(基板温度が500℃なら30秒程度)行うことが望ましい。これは、先に吸着した1ML相当のAlが均一にSi基板表面に拡散できるまでに、ある程度の時間(拡散するまでの時間は基板温度に比例するものと考えられる。)が必要だからである。このように、Si基板上へAlを均一に1ML相当結晶成長させるには、種々のノウハウや制御技術が必要となって、必ずしも簡易な成膜を実現できるとは言えない。これに対して、予めSi基板上へSbを1ML相当結晶成長させておく技術であれば、Sbの吸着と蒸発の平衡状態にするという簡易な条件設定のみで効率よくSi基板上へバッファ層2を形成できるという利点がある。
上記のようにAlSb膜を形成した後、Sb分子線照射下における成長中断を5分行ない、その後、MBE法によりGaSbを500nm結晶成長させ、化合物半導体の薄膜3を形成する。なお、GaSb膜の成長速度は0.5ML/sとして、1時間弱で500nmのGaSb膜を成長させた。このGaSb膜の結晶成長速度に格別制限はないものの、現実的な成長速度は、0.01ML/s以上、2ML/s未満の範囲である。一般的に、成長温度を高くすれば成長速度を高く出来るものの、ある成長速度を超えると、表面に吸着した原子が十分に拡散して結晶化する前に次の原子が到着してしまうため、結晶品質が劣化してしまうし、成長速度を低くし過ぎると、プロセスに要する時間が長くなって実用に耐えないからである。
そして、AlSbによるバッファ層2を導入して形成したGaSb膜の表面は鏡面結晶となり、Si基板上にGaSbを直接成長させた場合のように、基板表面が白濁することは無い。このことからも、AlSbによるバッファ層2を導入することにより、その上に成長するGaSbの結晶性が改善されたことが分かる。なお、バッファ層2上に形成する薄膜3としては、AlxGa1-xSb(組成xは0以上1以下の任意の値)の他、適宜な化合物半導体を適用でき、種々のデバイスを作成可能となる。
本発明方法によりSi基板に形成したバッファ層上への膜形成に適用可能な化合物半導体としては、例えば、GaSbやAlSbに格子整合するInGaAsSb系材料がある。特に、InAsは高移動度材料でもあることから、安価なSi基板上にInAsを用いたデバイスを形成できる意味は大きい。また、GaSb上に適切な構成で結晶成長を行なえわせれば、GaAsなどの膜を形成することも可能となり、AlGaAs系材料の形成も可能になる。そして、AlGaSb系とAlGaAs系の材料の形成が可能となれば、その中間の格子定数を持つInPやInGaAsP系材料(現在、主流として用いられている化合物半導体系材料)による膜形成の可能性も高まる。なお、上記した物質にわずかに窒素を混入させた場合、どの結晶の格子定数も、僅かながらSiの格子定数に近づくため、結晶の高品質化を期待できる。
また、Si基板1上へAlSbによるバッファ層2を形成する工程から、バッファ層2上へGaSbよりなる薄膜3を形成する工程までは、一貫して、当初のSi基板の温度500℃(もしくは、300℃〜560℃の間の任意の温度)に保持したまま行うことができる。なお、基板温度を300℃〜560℃の間に設定しておけば、鏡面の結晶成長が行なえるものの、300℃よりも基板温度を下げて結晶成長させようとすると、吸着原子の拡散長が短くなるために原子が均一に分布できず、うまく結晶化できなくなってしまい、560℃よりも基板温度を上げて結晶成長させようとすると、AlSbやGaSbのSbが脱離してし、うまく結晶化できなくなってしまうのである。
上述した工程で作製した試料1のXRDロッキングカーブの測定結果を図2に示す。本特性図から分かるように、半値幅は523秒であり、薄膜としては比較的結晶性の良いGaSb結晶が得られている。
ここで、AlSbのバッファ層2が果たす機能について説明する。先ず、上述した第1実施形態により作製した試料のSi基板,AlSb,GaSbの格子定数と熱膨張係数を下表に示す。
Figure 2005085916
Si上へ化合物半導体を結晶成長させる難しさは、格子定数の差に起因するものと、熱膨張係数の差により結晶成長温度から室温へ降温する過程で結晶欠陥が形成されることに起因するものとがある。表1に示したように、AlSbはSiとGaSbの熱膨張係数の中間の値を持つため、本発明の如く、AlSbよりなるバッファ層を設ければ、形成した結晶の降温時に生じる歪を吸収する役割を果たすのである。
また、薄いAlSbをバッファ層として設けることで、SiとGaSbの格子定数差を緩衝するように作用するが、このバッファ層が薄くてもクラック等の欠陥が生じないのは、Alに関連した化合物はAlの化学結合が強いことにより強固な結晶が形成されるためと考えられる。加えて、Si基板上に形成されたAlSbは薄い膜厚でも安定に存在するため、その後のAlSbやGaSb成長の核として優位に働く。
更に、格子定数も熱膨張係数も小さいSiと、それより格子定数も熱膨張係数も大きなGaSbとの間では、温度の変化による歪が生じ易く、この歪による結晶品質の劣化を避けるために、熱膨張係数差の大きな物質間での結晶成長には、室温と結晶成長に最適な温度との間の適宜な温度で初期層を成長させる工程(低温成長)が必要であったが、前述の通り、バッファ層として設けるAlSbは、SiとGaSbの中間の熱膨張係数を有するため、通常の成長温度で結晶成長させることが可能であり、このバッファ層がAlSbやGaSbの初期層として機能することで、そのままの温度でバッファ層上にAlSbやGaSbを結晶成長させることができる。
従って、本発明によれば、低温成長のための煩雑な温度調整を必要とせず、化合物半導体薄膜形成のプロセスを簡易化することができる。しかも、基板温度を低温成長温度や通常成長温度へ移行させるプロセスを省けるので、プロセス全体の短時間化も期せる。なお、AlSbよりなるバッファ層上にGaSbを結晶成長させる際に、低温成長による初期層を形成しても良いが、低温成長における温度は結晶成長の最適温度では無いため、わざわざGaSbの初期層を設けても、結晶性の改善等に格別寄与できるものではない。
図3に示すのは、第2実施形態に係るSi基板上への化合物半導体薄膜形成方法を示すもので、Si基板1上に、厚さが5ML以下(好ましくは、0.1ML〜1ML)のInSbよりなる第1バッファ層2aを形成し、該第1バッファ層2a上に厚さが1ML〜100nmであるAlSbよりなる第2バッファ層2bを形成し、該第2バッファ層2b上に化合物半導体であるGaSbの薄膜3を形成した試料2の概略断面図である。その作製工程としては、AlSbよりなるバッファ層の直前にInSbよりなるバッファ層(厚さは0.6ML)を導入した点のみ、前述した試料1と異なる。
上述した工程で作製した試料2のXRDロッキングカーブの測定結果を図4に示す。本特性図から分かるように、半値幅は511秒に改善されており、試料1よりも結晶性の良いGaSb結晶が得られている。なお、InSbよりなる第1バッファ層2aがその機能を発揮できる膜厚の下限値は明確になっていないが、少なくとも、0.1MLとした場合には第2バッファ層2bが鏡面で成長することを確認した。一方、InSbよりなる第1バッファ層2aの膜厚を1.5ML程度にすると、既にInSb成長中の転位発生の影響と思われるX線ロッキングカーブの半値幅の増大が見られるものの、5ML程度まで厚くしても第2バッファ層2bが鏡面で成長することを確認した。
本実施形態で第1バッファ層2aとして用いたInSbの格子定数は0.6479nmであるため、格子定数が0.5431nmであるSi基板1の表面を1ML以下のInSbで覆った場合、表面のみの格子定数を考えると、その格子定数はInSbの被覆率に応じて擬似的にGaSb(格子定数0.609593nm)やAlSb(格子定数0.61355nm)に一致するようにできる。従って、InSbを0.6MLの層厚とした第1バッファ層2aでSi基板1の表面を被覆することで、基板表面の平均的な格子定数の値はAlSbの格子定数の値に近づき、第2バッファ層2bとしてのAlSbの結晶性が一層高まり、延いては、第2バッファ層2b上に高品質なAlSbやGaSbを結晶成長させることが可能になったと考えられる。
図5に示すのは、第1実施形態に係るSi基板上への化合物半導体薄膜形成方法により作製した試料1における500nmのGaSb薄膜3上に、更に2μmのGaSb厚膜4を形成した試料3の概略断面図である。この試料3のXRDロッキングカーブの測定結果を図6に示す。本特性図から分かるように、半値幅は215秒であり、厚膜4の成長により、GaSbの結晶性が更に改善されていることが分かる。従って、本発明に係るSi基板上への化合物半導体薄膜形成方法により形成した化合物半導体薄膜上には、結晶性の良い化合物半導体膜を本成長させることができ、種々のデバイス作製に好適である。
図6に示すのは、第1実施形態に係るSi基板上への化合物半導体薄膜形成方法により作製した試料1における500nmのGaSb薄膜3上に、200nmのAl0.3Ga0.7Sb層である薄膜5を成長させ、この上に5周期の量子井戸構造6(量子井戸6aはGaSbで井戸幅8nm、障壁層6bはAl0.3Ga0.7Sbで厚さ20nm)を作製した試料4の概略断面図である。この試料4のフォトルミネッセンス測定を行なった結果を図8に示す。本特性図から分かるように、1.55μm波帯での発光を室温で観測できた。このように、本発明に係るSi基板上への化合物半導体薄膜形成方法により形成した化合物半導体薄膜上には、AlGaSb材料系を用いた光通信用デバイス等の作製が可能であり、安価なSi基板上に簡便に化合物半導体によるデバイス作製を実現するための重要な技術である。
本発明に係るSi基板上への化合物半導体薄膜形成方法は、Si基板上への化合物半導体(特に、AlxGa1-xSb)の薄膜形成方法であるが、これにより形成した化合物半導体薄膜上には、様々な結晶(例えば、GaSbに格子定数の近いInAs結晶、AlGaSb/GaSb単一もしくは多重量子井戸、GaSb/AlSbを介したGaAsもしくはAlGaAs結晶)の形成、デバイス構造(レーザ構造、光検出器、FETやHEMT等の電子デバイス)の作製が可能となる。特に、光ファイバを用いた通信用信号の発生、変調、検出に関するデバイスを高い歩留まりで廉価に量産するための技術としての利用が期待される。
本発明の第1実施形態に係る化合物半導体薄膜形成方法により作製した試料1の概略縦断面図である。 試料1のXRDロッキングカーブの測定結果を示す特性図である。 本発明の第2実施形態に係る化合物半導体薄膜形成方法により作製した試料2の概略縦断面図である。 試料2のXRDロッキングカーブの測定結果を示す特性図である。 試料1上にGaSb厚膜を本成長させた試料3の概略縦断面図である。 試料3のXRDロッキングカーブの測定結果を示す特性図である。 試料1上に5周期の量子井戸構造を作製した試料4の概略縦断面図である。 試料4のフォトルミネッセンス測定結果を示す特性図である。
符号の説明
1 Si基板
2 バッファ層(AlSb)
2a 第1バッファ層(InSb)
2b 第2バッファ層(AlSb)
3 薄膜(GaSb)
4 厚膜(GaSb)
6 量子井戸構造
6a 量子井戸
6b 障壁層

Claims (6)

  1. Si基板上にAlGaAsAb系材料等の化合物半導体の薄膜を一層もしくは多層に形成する、Si基板上への化合物半導体薄膜形成方法であって、
    Si基板上に、厚さが1ML〜100nmであるAlSbよりなるバッファ層を形成し、該バッファ層上に化合物半導体の薄膜を形成するようにしたことを特徴とするSi基板上への化合物半導体薄膜形成方法。
  2. 上記バッファ層上には、GaSb膜を形成するようにしたことを特徴とする請求項1に記載のSi基板上への化合物半導体薄膜形成方法。
  3. 結晶成長温度を300℃〜560℃の間の任意の温度に設定し、Si基板上へのバッファ層形成と、該バッファ層上へのGaSb膜形成を行うようにしたことを特徴とする請求項2に記載のSi基板上への化合物半導体薄膜形成方法。
  4. Si基板上にAlGaAsAb系材料等の化合物半導体の薄膜を一層もしくは多層に形成する、Si基板上への化合物半導体薄膜の形成方法であって、
    Si基板上に、厚さが5ML以下のInSbよりなる第1バッファ層を形成し、該第1バッファ層上に厚さが1ML〜100nmであるAlSbよりなる第2バッファ層を形成し、該第2バッファ層上に化合物半導体の薄膜を形成するようにしたことを特徴とするSi基板上への化合物半導体薄膜の形成方法。
  5. 上記第2バッファ層上には、GaSb膜を形成するようにしたことを特徴とする請求項4に記載のSi基板上への化合物半導体薄膜形成方法。
  6. 結晶成長温度を300℃〜560℃の間の任意の温度に設定し、Si基板上への第1バッファ層形成と、該第1バッファ層上への第2バッファ層形成と、該第2バッファ層上へのGaSb膜形成を行うようにしたことを特徴とする請求項5に記載のSi基板上への化合物半導体薄膜形成方法。
JP2003314912A 2003-09-08 2003-09-08 Si基板上への化合物半導体薄膜形成方法 Expired - Lifetime JP3855061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003314912A JP3855061B2 (ja) 2003-09-08 2003-09-08 Si基板上への化合物半導体薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314912A JP3855061B2 (ja) 2003-09-08 2003-09-08 Si基板上への化合物半導体薄膜形成方法

Publications (2)

Publication Number Publication Date
JP2005085916A true JP2005085916A (ja) 2005-03-31
JP3855061B2 JP3855061B2 (ja) 2006-12-06

Family

ID=34415327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314912A Expired - Lifetime JP3855061B2 (ja) 2003-09-08 2003-09-08 Si基板上への化合物半導体薄膜形成方法

Country Status (1)

Country Link
JP (1) JP3855061B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573059B2 (en) * 2006-08-02 2009-08-11 Intel Corporation Dislocation-free InSb quantum well structure on Si using novel buffer architecture
JP2009242124A (ja) * 2008-03-28 2009-10-22 Asahi Kasei Electronics Co Ltd 半導体基板
JP2010225870A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体素子
US7851780B2 (en) 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7989280B2 (en) 2005-11-30 2011-08-02 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8294180B2 (en) 2005-09-28 2012-10-23 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8502351B2 (en) 2004-10-25 2013-08-06 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
KR101351987B1 (ko) * 2012-10-24 2014-01-17 한국과학기술연구원 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법
US8664694B2 (en) 2005-02-23 2014-03-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2015061025A (ja) * 2013-09-20 2015-03-30 独立行政法人物質・材料研究機構 表面の平坦性および結晶構造の完全性に優れたGaSb/InAs/Si(111)構造とその形成方法、並びにその構造を用いたMOSデバイスおよび赤外線検出デバイス
CN104518054A (zh) * 2014-12-24 2015-04-15 哈尔滨工业大学 在硅衬底上变温生长InAs/GaSb超晶格红外探测器GaSb缓冲层的方法
US9082616B2 (en) 2013-05-17 2015-07-14 Imec III-V device and method for manufacturing thereof
JP2016174071A (ja) * 2015-03-17 2016-09-29 日本電信電話株式会社 結晶成長方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502351B2 (en) 2004-10-25 2013-08-06 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US10236356B2 (en) 2004-10-25 2019-03-19 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9190518B2 (en) 2004-10-25 2015-11-17 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8749026B2 (en) 2004-10-25 2014-06-10 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9368583B2 (en) 2005-02-23 2016-06-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9048314B2 (en) 2005-02-23 2015-06-02 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8816394B2 (en) 2005-02-23 2014-08-26 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8664694B2 (en) 2005-02-23 2014-03-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8294180B2 (en) 2005-09-28 2012-10-23 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US7989280B2 (en) 2005-11-30 2011-08-02 Intel Corporation Dielectric interface for group III-V semiconductor device
US9548363B2 (en) 2005-12-15 2017-01-17 Intel Corporation Extreme high mobility CMOS logic
US10141437B2 (en) 2005-12-15 2018-11-27 Intel Corporation Extreme high mobility CMOS logic
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8802517B2 (en) 2005-12-15 2014-08-12 Intel Corporation Extreme high mobility CMOS logic
US9691856B2 (en) 2005-12-15 2017-06-27 Intel Corporation Extreme high mobility CMOS logic
US8518768B2 (en) 2005-12-15 2013-08-27 Intel Corporation Extreme high mobility CMOS logic
US8617945B2 (en) 2006-08-02 2013-12-31 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8034675B2 (en) 2006-08-02 2011-10-11 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7573059B2 (en) * 2006-08-02 2009-08-11 Intel Corporation Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7851780B2 (en) 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
JP2009242124A (ja) * 2008-03-28 2009-10-22 Asahi Kasei Electronics Co Ltd 半導体基板
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9450092B2 (en) 2008-06-23 2016-09-20 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9806193B2 (en) 2008-06-23 2017-10-31 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8741733B2 (en) 2008-06-23 2014-06-03 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP2010225870A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体素子
KR101351987B1 (ko) * 2012-10-24 2014-01-17 한국과학기술연구원 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법
US9082616B2 (en) 2013-05-17 2015-07-14 Imec III-V device and method for manufacturing thereof
JP2015061025A (ja) * 2013-09-20 2015-03-30 独立行政法人物質・材料研究機構 表面の平坦性および結晶構造の完全性に優れたGaSb/InAs/Si(111)構造とその形成方法、並びにその構造を用いたMOSデバイスおよび赤外線検出デバイス
CN104518054A (zh) * 2014-12-24 2015-04-15 哈尔滨工业大学 在硅衬底上变温生长InAs/GaSb超晶格红外探测器GaSb缓冲层的方法
JP2016174071A (ja) * 2015-03-17 2016-09-29 日本電信電話株式会社 結晶成長方法

Also Published As

Publication number Publication date
JP3855061B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
JP3855061B2 (ja) Si基板上への化合物半導体薄膜形成方法
US5728623A (en) Method of bonding a III-V group compound semiconductor layer on a silicon substrate
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
FR2701599A1 (fr) Procédé de croissance d'un semiconducteur composite.
US5107317A (en) Semiconductor device with first and second buffer layers
JPH08316152A (ja) 化合物半導体の結晶成長方法
JP2006253414A (ja) Si基板上への半導体薄膜形成方法及びその構造物
FR2921200A1 (fr) Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
JPH05175119A (ja) 半導体装置及びその製造方法
JPH09307142A (ja) 半導体装置及びその製造方法
WO2014200077A1 (ja) 微細構造形成方法、半導体デバイスの製造方法、及びcmosの形成方法
US20060011129A1 (en) Method for fabricating a compound semiconductor epitaxial wafer
US5183778A (en) Method of producing a semiconductor device
JP2651146B2 (ja) 結晶の製造方法
JPS6066811A (ja) 化合物半導体装置の製造方法
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
JPH0787179B2 (ja) 超格子半導体装置の製造方法
JP2719868B2 (ja) 半導体基体及びその製造方法
JPH0753632B2 (ja) 半導体エピタキシヤル成長法
JPH08264456A (ja) 化合物半導体の結晶成長方法
JP2005033132A (ja) GaN基板の製造方法
JPH01125818A (ja) ヘテロ界面形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

R150 Certificate of patent or registration of utility model

Ref document number: 3855061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term