JPH08264456A - 化合物半導体の結晶成長方法 - Google Patents
化合物半導体の結晶成長方法Info
- Publication number
- JPH08264456A JPH08264456A JP6324895A JP6324895A JPH08264456A JP H08264456 A JPH08264456 A JP H08264456A JP 6324895 A JP6324895 A JP 6324895A JP 6324895 A JP6324895 A JP 6324895A JP H08264456 A JPH08264456 A JP H08264456A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- gaas layer
- semiconductor film
- gaas
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板上に転位密度の小さい化合物半
導体を形成する。 【構成】 GaAs層４を形成するための原料である、Ｖ族
原料と III族原料の少なくとも１つを有機金属とし、Ｖ
族原料と III族原料の供給比を変化させて、n-GaAs層３
ａ及びp-GaAs層３ｂで構成された化合物半導体多層膜３
を、シリコン基板１とGaAs層４との間に形成する。 【効果】 シリコン基板１とGaAs層２の界面より生じる
転位を折り曲げて、GaAs層４の表面に伸びる貫通転位を
低減できる。
導体を形成する。 【構成】 GaAs層４を形成するための原料である、Ｖ族
原料と III族原料の少なくとも１つを有機金属とし、Ｖ
族原料と III族原料の供給比を変化させて、n-GaAs層３
ａ及びp-GaAs層３ｂで構成された化合物半導体多層膜３
を、シリコン基板１とGaAs層４との間に形成する。 【効果】 シリコン基板１とGaAs層２の界面より生じる
転位を折り曲げて、GaAs層４の表面に伸びる貫通転位を
低減できる。
Description
【０００１】
【産業上の利用分野】本発明はシリコン基板上に化合物
半導体結晶を形成する化合物半導体の結晶成長方法に関
する。
半導体結晶を形成する化合物半導体の結晶成長方法に関
する。
【０００２】
【従来の技術】シリコン (Si) 基板上にガリウム砒素
(GaAs) 等の化合物半導体をエピタキシャル成長させた
半導体ウエハは、超 LSI技術が適用できるシリコンと、
高速低消費電力型の電子デバイス、または、光デバイス
（ LEDや半導体レーザ等）等を実現できるガリウム砒素
等の化合物半導体とを集積化する技術として注目されて
いる。しかしながら、ガリウム砒素はシリコンに比べ格
子定数が約4%大きく、また熱膨張係数も約 2.5倍の値と
なる。この格子定数の差は、格子不整合によるミスフィ
ット転位を発生させ、熱膨張係数の差は、化合物半導体
成長後の冷却過程でウエハの反り、または、反り緩和に
よる転位を発生させるという問題点があり、良質なガリ
ウム砒素の層をシリコン基板上に形成することは不可能
であった。
(GaAs) 等の化合物半導体をエピタキシャル成長させた
半導体ウエハは、超 LSI技術が適用できるシリコンと、
高速低消費電力型の電子デバイス、または、光デバイス
（ LEDや半導体レーザ等）等を実現できるガリウム砒素
等の化合物半導体とを集積化する技術として注目されて
いる。しかしながら、ガリウム砒素はシリコンに比べ格
子定数が約4%大きく、また熱膨張係数も約 2.5倍の値と
なる。この格子定数の差は、格子不整合によるミスフィ
ット転位を発生させ、熱膨張係数の差は、化合物半導体
成長後の冷却過程でウエハの反り、または、反り緩和に
よる転位を発生させるという問題点があり、良質なガリ
ウム砒素の層をシリコン基板上に形成することは不可能
であった。
【０００３】これらの問題を解決するため、シリコン基
板上にアモルファス状の低温ガリウム砒素バッファ層を
介してガリウム砒素の結晶成長を行う２段階成長法、ま
たは、中間層に歪超格子層を導入する方法が提案されて
いる。ところが、これらの方法を用いた場合でも、ガリ
ウム砒素の層の転位密度は、例えば、半導体レーザで許
容される転位密度である 103cm-2に比べて約２〜３桁大
きい値となっていたため、さらなる改善が必要とされて
いた。
板上にアモルファス状の低温ガリウム砒素バッファ層を
介してガリウム砒素の結晶成長を行う２段階成長法、ま
たは、中間層に歪超格子層を導入する方法が提案されて
いる。ところが、これらの方法を用いた場合でも、ガリ
ウム砒素の層の転位密度は、例えば、半導体レーザで許
容される転位密度である 103cm-2に比べて約２〜３桁大
きい値となっていたため、さらなる改善が必要とされて
いた。
【０００４】
【発明が解決しようとする課題】以上に説明したよう
に、シリコン基板上に化合物半導体を結晶成長させる場
合、転位密度の小さい良質な化合物半導体の層が形成で
きないという問題点があった。
に、シリコン基板上に化合物半導体を結晶成長させる場
合、転位密度の小さい良質な化合物半導体の層が形成で
きないという問題点があった。
【０００５】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、シリコン基板上に転位密
度の小さい化合物半導体の層を結晶成長させることがで
きる化合物半導体の結晶成長方法を提供することにあ
る。
で、その目的とするところは、シリコン基板上に転位密
度の小さい化合物半導体の層を結晶成長させることがで
きる化合物半導体の結晶成長方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の化合物半導体の結晶成長方法は、シリコン
基板上に化合物半導体膜を結晶成長させる、化合物半導
体の結晶成長方法において、前記化合物半導体膜を形成
するための原料である、Ｖ族原料と III族原料の少なく
とも１つを有機金属とし、前記Ｖ族原料と前記 III族原
料の供給比を変化させて、少なくとも１組のｐ型化合物
半導体膜及びｎ型化合物半導体膜を含む化合物半導体多
層膜を、前記シリコン基板と前記化合物半導体膜との間
に形成することを特徴とするものである。
め、本発明の化合物半導体の結晶成長方法は、シリコン
基板上に化合物半導体膜を結晶成長させる、化合物半導
体の結晶成長方法において、前記化合物半導体膜を形成
するための原料である、Ｖ族原料と III族原料の少なく
とも１つを有機金属とし、前記Ｖ族原料と前記 III族原
料の供給比を変化させて、少なくとも１組のｐ型化合物
半導体膜及びｎ型化合物半導体膜を含む化合物半導体多
層膜を、前記シリコン基板と前記化合物半導体膜との間
に形成することを特徴とするものである。
【０００７】
【作用】図４は、Ｖ族元素及び III族元素を含む化合物
半導体膜を形成する工程で、有機金属を原料として用
い、Ｖ族元素を供給するＶ族原料と III族元素を供給す
るIII族原料の供給比（Ｖ/III比）を変化させた場合
に、形成される化合物半導体膜のキャリア濃度がどのよ
うに変化するかを示した線図である。図で、横軸は供給
比（Ｖ/III比）、縦軸はキャリア濃度を表している。図
に示すように、結晶成長工程で、Ｖ族原料と III族原料
の供給比（Ｖ/III比）を変化させると、キャリアの濃度
変化だけでなく、形成される化合物半導体膜の導電型
も、ｐ型から、ｉ型、さらに、ｎ型に変化することが分
かる。これは、結晶成長の原料に有機金属を用いた場
合、Ｖ/III比が小さいと、原料の持つ炭素原子がＶ族元
素側（p-サイト）に多く入り、Ｖ/III比が大きいと、原
料の持つ炭素原子が III族元素側（n-サイト）に多く入
るために生じると考えられる。
半導体膜を形成する工程で、有機金属を原料として用
い、Ｖ族元素を供給するＶ族原料と III族元素を供給す
るIII族原料の供給比（Ｖ/III比）を変化させた場合
に、形成される化合物半導体膜のキャリア濃度がどのよ
うに変化するかを示した線図である。図で、横軸は供給
比（Ｖ/III比）、縦軸はキャリア濃度を表している。図
に示すように、結晶成長工程で、Ｖ族原料と III族原料
の供給比（Ｖ/III比）を変化させると、キャリアの濃度
変化だけでなく、形成される化合物半導体膜の導電型
も、ｐ型から、ｉ型、さらに、ｎ型に変化することが分
かる。これは、結晶成長の原料に有機金属を用いた場
合、Ｖ/III比が小さいと、原料の持つ炭素原子がＶ族元
素側（p-サイト）に多く入り、Ｖ/III比が大きいと、原
料の持つ炭素原子が III族元素側（n-サイト）に多く入
るために生じると考えられる。
【０００８】本発明は、以上に説明したように、原料の
供給比を変えて導電型を変化させた、ｐ型化合物半導体
膜及びｎ型化合物半導体膜を、シリコン基板と、化合物
半導体膜との間に形成することを特徴とするものであ
り、例えば、シリコン基板と、化合物半導体膜との間に
バッファ層を設け、その層内に、少なくとも１組のｐ型
化合物半導体膜及びｎ型化合物半導体膜を含む化合物半
導体多層膜を形成するものである。このようにして、炭
素を高濃度にドーピングした、ｐ型化合物半導体膜及び
ｎ型化合物半導体膜を形成すれば、p-サイト及びn-サイ
トに炭素が存在するため、シリコン基板と化合物半導体
の層との界面より生じる転位を、p-サイト側またはn-サ
イト側だけに炭素をドーピングした場合に比べて、より
高い確率で折り曲げることができ、化合物半導体膜の表
面に伸びる貫通転位を著しく低減することができる。
供給比を変えて導電型を変化させた、ｐ型化合物半導体
膜及びｎ型化合物半導体膜を、シリコン基板と、化合物
半導体膜との間に形成することを特徴とするものであ
り、例えば、シリコン基板と、化合物半導体膜との間に
バッファ層を設け、その層内に、少なくとも１組のｐ型
化合物半導体膜及びｎ型化合物半導体膜を含む化合物半
導体多層膜を形成するものである。このようにして、炭
素を高濃度にドーピングした、ｐ型化合物半導体膜及び
ｎ型化合物半導体膜を形成すれば、p-サイト及びn-サイ
トに炭素が存在するため、シリコン基板と化合物半導体
の層との界面より生じる転位を、p-サイト側またはn-サ
イト側だけに炭素をドーピングした場合に比べて、より
高い確率で折り曲げることができ、化合物半導体膜の表
面に伸びる貫通転位を著しく低減することができる。
【０００９】また、炭素を高濃度でドーピングすること
により、例えば、GaAs結晶においては格子定数が小さく
なり歪む。この歪み効果によっても、転位を折り曲げる
ことができるので、互いに格子定数の異なる層の界面で
転位を折り曲げることができる。つまり、ｐ型化合物半
導体膜とｎ型化合物半導体膜との界面、ｎ型化合物半導
体膜とｉ型化合物半導体膜との界面、ｉ型化合物半導体
膜とｐ型化合物半導体膜との界面で転位を折り曲げ貫通
転位を低減することができる。
により、例えば、GaAs結晶においては格子定数が小さく
なり歪む。この歪み効果によっても、転位を折り曲げる
ことができるので、互いに格子定数の異なる層の界面で
転位を折り曲げることができる。つまり、ｐ型化合物半
導体膜とｎ型化合物半導体膜との界面、ｎ型化合物半導
体膜とｉ型化合物半導体膜との界面、ｉ型化合物半導体
膜とｐ型化合物半導体膜との界面で転位を折り曲げ貫通
転位を低減することができる。
【００１０】
【実施例】図１に基づいて本発明の化合物半導体の結晶
成長方法の一実施例について説明する。図１は、本発明
の化合物半導体の結晶成長方法を用いて形成した化合物
半導体基板の断面図である。図で、１はシリコン基板、
２はシリコン基板１上に形成されたGaAs層、３はGaAs層
２上に形成された化合物半導体多層膜、４は化合物半導
体多層膜３上に形成されたGaAs層（化合物半導体膜）で
ある。化合物半導体多層膜３は、炭素をドープしたn-Ga
As層３ａ（ｎ型化合物半導体膜）と、n-GaAs層３ａ上に
形成された、炭素をドープしたp-GaAs層３ｂ（ｐ型化合
物半導体膜）とで構成されている。
成長方法の一実施例について説明する。図１は、本発明
の化合物半導体の結晶成長方法を用いて形成した化合物
半導体基板の断面図である。図で、１はシリコン基板、
２はシリコン基板１上に形成されたGaAs層、３はGaAs層
２上に形成された化合物半導体多層膜、４は化合物半導
体多層膜３上に形成されたGaAs層（化合物半導体膜）で
ある。化合物半導体多層膜３は、炭素をドープしたn-Ga
As層３ａ（ｎ型化合物半導体膜）と、n-GaAs層３ａ上に
形成された、炭素をドープしたp-GaAs層３ｂ（ｐ型化合
物半導体膜）とで構成されている。
【００１１】図１に示す化合物半導体基板の製造方法の
一実施例について説明する。本実施例では結晶成長装置
は MOVPE装置であるとして説明する。まず、シリコン基
板１を結晶成長装置に導入した後、シリコン表面の酸化
膜除去及びアンチフェイズドメインの発生を抑えるため
に約 900℃の高温加熱を行う。次に、シリコン基板１の
温度を 400℃にし、低温でアモルファス状のGaAsを10nm
成長させる。原料としては、有機金属である TMG（ III
族原料）とAsH3（Ｖ族原料）を用い、供給比（Ｖ/III
比）を約70とする。その後、同条件で 600℃にてGaAsを
100nm成長させてGaAs層２を形成する。
一実施例について説明する。本実施例では結晶成長装置
は MOVPE装置であるとして説明する。まず、シリコン基
板１を結晶成長装置に導入した後、シリコン表面の酸化
膜除去及びアンチフェイズドメインの発生を抑えるため
に約 900℃の高温加熱を行う。次に、シリコン基板１の
温度を 400℃にし、低温でアモルファス状のGaAsを10nm
成長させる。原料としては、有機金属である TMG（ III
族原料）とAsH3（Ｖ族原料）を用い、供給比（Ｖ/III
比）を約70とする。その後、同条件で 600℃にてGaAsを
100nm成長させてGaAs層２を形成する。
【００１２】次に、供給比（Ｖ/III比）を70以上の値
（例えば、200 ）としてGaAsを 100nm成長させてn-GaAs
層３ａを形成し、その上に供給比（Ｖ/III比）を70より
小さい値（例えば、5 ）としてGaAsを 100nm成長させて
p-GaAs層３ｂを形成し、さらに供給比（Ｖ/III比）を約
70としてGaAsを 1μm 成長させてGaAs層４を形成する。
この実施例の場合、Ｖ/III比を約70に設定した場合に最
も不純物濃度が小さくなり、Ｖ/III比が70より大きい場
合、形成されるGaAs層はｎ型となり、Ｖ/III比が70より
小さい場合、形成されるGaAs層はｐ型となる。以上に説
明した方法により、Ｖ族原料と III族原料の供給比（Ｖ
/III比）を切替えて、シリコン基板１と、GaAs層４との
間に、n-GaAs層３ａ及びp-GaAs層３ｂを形成することに
よって、GaAs層４の表面への貫通転位を低減することが
できる。
（例えば、200 ）としてGaAsを 100nm成長させてn-GaAs
層３ａを形成し、その上に供給比（Ｖ/III比）を70より
小さい値（例えば、5 ）としてGaAsを 100nm成長させて
p-GaAs層３ｂを形成し、さらに供給比（Ｖ/III比）を約
70としてGaAsを 1μm 成長させてGaAs層４を形成する。
この実施例の場合、Ｖ/III比を約70に設定した場合に最
も不純物濃度が小さくなり、Ｖ/III比が70より大きい場
合、形成されるGaAs層はｎ型となり、Ｖ/III比が70より
小さい場合、形成されるGaAs層はｐ型となる。以上に説
明した方法により、Ｖ族原料と III族原料の供給比（Ｖ
/III比）を切替えて、シリコン基板１と、GaAs層４との
間に、n-GaAs層３ａ及びp-GaAs層３ｂを形成することに
よって、GaAs層４の表面への貫通転位を低減することが
できる。
【００１３】図２に基づいて本発明の化合物半導体の結
晶成長方法の異なる実施例について説明する。図１に示
した実施例では、ｎ型化合物半導体膜であるn-GaAs層３
ａと、ｐ型化合物半導体膜であるp-GaAs層３ｂとで化合
物半導体多層膜３を構成したが、図２に示す実施例は、
図１に示した実施例で、n-GaAs層とp-GaAs層とを交互に
４周期成長させて化合物半導体多層膜を形成したもので
ある。図で、１はシリコン基板、２はシリコン基板１上
に形成したGaAs層、５はGaAs層２上に、n-GaAs層５ａと
p-GaAs層５ｂとを交互に４周期成長させて形成した化合
物半導体多層膜、４は化合物半導体多層膜５上に形成し
たGaAs層（化合物半導体膜）である。
晶成長方法の異なる実施例について説明する。図１に示
した実施例では、ｎ型化合物半導体膜であるn-GaAs層３
ａと、ｐ型化合物半導体膜であるp-GaAs層３ｂとで化合
物半導体多層膜３を構成したが、図２に示す実施例は、
図１に示した実施例で、n-GaAs層とp-GaAs層とを交互に
４周期成長させて化合物半導体多層膜を形成したもので
ある。図で、１はシリコン基板、２はシリコン基板１上
に形成したGaAs層、５はGaAs層２上に、n-GaAs層５ａと
p-GaAs層５ｂとを交互に４周期成長させて形成した化合
物半導体多層膜、４は化合物半導体多層膜５上に形成し
たGaAs層（化合物半導体膜）である。
【００１４】結晶成長条件は図１に示した実施例の場合
と同様であり、 400℃にてGaAsを 100nm、 600℃にてGa
Asを 100nm成長させてGaAs層２を形成した後、供給比
（Ｖ/III比）を約200 または約5 に切り替えて、n-GaAs
層５ａまたはp-GaAs層５ｂをそれぞれ 100nm、４周期成
長させる。さらに供給比（Ｖ/III比）を約70としてGaAs
を 1μm 成長させてGaAs層４を形成する。化合物半導体
多層膜５の周期を多くすることで、よりGaAs層４の表面
への貫通転位を低減することができる。但し、化合物半
導体多層膜５の周期は実施例に限定されない。
と同様であり、 400℃にてGaAsを 100nm、 600℃にてGa
Asを 100nm成長させてGaAs層２を形成した後、供給比
（Ｖ/III比）を約200 または約5 に切り替えて、n-GaAs
層５ａまたはp-GaAs層５ｂをそれぞれ 100nm、４周期成
長させる。さらに供給比（Ｖ/III比）を約70としてGaAs
を 1μm 成長させてGaAs層４を形成する。化合物半導体
多層膜５の周期を多くすることで、よりGaAs層４の表面
への貫通転位を低減することができる。但し、化合物半
導体多層膜５の周期は実施例に限定されない。
【００１５】図３に基づいて本発明の化合物半導体の結
晶成長方法のさらに異なる実施例について説明する。図
に示す実施例は、ｎ型化合物半導体膜であるn-GaAs層と
ｐ型化合物半導体膜であるp-GaAs層とを、ｉ型化合物半
導体膜であるi-GaAs層を介して２周期成長させて化合物
半導体多層膜を形成したものである。
晶成長方法のさらに異なる実施例について説明する。図
に示す実施例は、ｎ型化合物半導体膜であるn-GaAs層と
ｐ型化合物半導体膜であるp-GaAs層とを、ｉ型化合物半
導体膜であるi-GaAs層を介して２周期成長させて化合物
半導体多層膜を形成したものである。
【００１６】図で、１はシリコン基板、２はシリコン基
板１上に形成したGaAs層、６はGaAs層２上に、n-GaAs層
６ａとp-GaAs層６ｂとをi-GaAs層６ｃを介して２周期成
長させて形成した化合物半導体多層膜、４は化合物半導
体多層膜６上に形成したGaAs層（化合物半導体膜）であ
る。
板１上に形成したGaAs層、６はGaAs層２上に、n-GaAs層
６ａとp-GaAs層６ｂとをi-GaAs層６ｃを介して２周期成
長させて形成した化合物半導体多層膜、４は化合物半導
体多層膜６上に形成したGaAs層（化合物半導体膜）であ
る。
【００１７】結晶成長条件は図１に示した実施例の場合
と同様であり、 400℃にてGaAsを 100nm、 600℃にてGa
Asを 100nm成長させてGaAs層２を形成した後、供給比
（Ｖ/III比）を約200 または約70または約5 に切り替え
て、n-GaAs層６ａまたはi-GaAs層６ｃまたはp-GaAs層６
ｂをそれぞれ 100nm形成する。この場合、n-GaAs層６ａ
及びp-GaAs層６ｂを２周期成長させる。さらに供給比
（Ｖ/III比）を約70としてGaAsを 1μm 成長させてGaAs
層４を形成する。化合物半導体多層膜６の１周期分の導
電型は、GaAs層２をi-GaAs層とするとinipとなる。この
ように構成することにより、互いに格子定数が異なる層
の界面と、炭素を高濃度にドーピングした、ｎ型化合物
半導体膜内及びｐ型化合物半導体膜内で、GaAs層４の表
面に伸びる貫通転位を折り曲げることができ転位低減を
図ることができる。
と同様であり、 400℃にてGaAsを 100nm、 600℃にてGa
Asを 100nm成長させてGaAs層２を形成した後、供給比
（Ｖ/III比）を約200 または約70または約5 に切り替え
て、n-GaAs層６ａまたはi-GaAs層６ｃまたはp-GaAs層６
ｂをそれぞれ 100nm形成する。この場合、n-GaAs層６ａ
及びp-GaAs層６ｂを２周期成長させる。さらに供給比
（Ｖ/III比）を約70としてGaAsを 1μm 成長させてGaAs
層４を形成する。化合物半導体多層膜６の１周期分の導
電型は、GaAs層２をi-GaAs層とするとinipとなる。この
ように構成することにより、互いに格子定数が異なる層
の界面と、炭素を高濃度にドーピングした、ｎ型化合物
半導体膜内及びｐ型化合物半導体膜内で、GaAs層４の表
面に伸びる貫通転位を折り曲げることができ転位低減を
図ることができる。
【００１８】なお、実施例では結晶成長法に MOVPE法を
用いて説明してきたが、ガスソースMBE 法等、他の結晶
成長法を用いても差し支えない。また、実施例では、化
合物半導体はGaAsであるとして説明したが実施例に限定
されない。さらに、実施例ではＶ/III比を切り替えて導
電型を制御し転位低減を図ったが、他の不純物を導入し
て、本発明の炭素の効果と併用しても何等差し支えな
い。
用いて説明してきたが、ガスソースMBE 法等、他の結晶
成長法を用いても差し支えない。また、実施例では、化
合物半導体はGaAsであるとして説明したが実施例に限定
されない。さらに、実施例ではＶ/III比を切り替えて導
電型を制御し転位低減を図ったが、他の不純物を導入し
て、本発明の炭素の効果と併用しても何等差し支えな
い。
【００１９】
【発明の効果】以上に説明したように、本発明の結晶成
長方法によれば、Ｖ族原料と III族原料の供給比を変化
させて導電型をｐ型及びｎ型に変化させた層を、シリコ
ン基板と、化合物半導体膜との間に形成することによ
り、シリコン基板と化合物半導体の層の界面より生じる
転位を折り曲げることができるので、化合物半導体膜の
表面に伸びる貫通転位を低減することができる。
長方法によれば、Ｖ族原料と III族原料の供給比を変化
させて導電型をｐ型及びｎ型に変化させた層を、シリコ
ン基板と、化合物半導体膜との間に形成することによ
り、シリコン基板と化合物半導体の層の界面より生じる
転位を折り曲げることができるので、化合物半導体膜の
表面に伸びる貫通転位を低減することができる。
【図１】本発明の化合物半導体の結晶成長方法の一実施
例を示す断面図である。
例を示す断面図である。
【図２】本発明の化合物半導体の結晶成長方法の異なる
実施例を示す断面図である。
実施例を示す断面図である。
【図３】本発明の化合物半導体の結晶成長方法のさらに
異なる実施例を示す断面図である。
異なる実施例を示す断面図である。
【図４】Ｖ族原料と III族原料の供給比（Ｖ/III比）を
変化させた場合の、化合物半導体膜のキャリア濃度を示
す線図である。
変化させた場合の、化合物半導体膜のキャリア濃度を示
す線図である。
１ シリコン基板 ４ GaAs層（化合物半導体膜） ３ 化合物半導体多層膜 ３ａ n-GaAs層（ｎ型化合物半導体膜） ３ｂ p-GaAs層（ｐ型化合物半導体膜） ５ 化合物半導体多層膜 ５ａ n-GaAs層（ｎ型化合物半導体膜） ５ｂ p-GaAs層（ｐ型化合物半導体膜） ６ 化合物半導体多層膜 ６ａ n-GaAs層（ｎ型化合物半導体膜） ６ｂ p-GaAs層（ｐ型化合物半導体膜）
Claims (1)
- 【請求項１】 シリコン基板上に化合物半導体膜を結晶
成長させる、化合物半導体の結晶成長方法において、前
記化合物半導体膜を形成するための原料である、Ｖ族原
料と III族原料の少なくとも１つを有機金属とし、前記
Ｖ族原料と前記 III族原料の供給比を変化させて、少な
くとも１組のｐ型化合物半導体膜及びｎ型化合物半導体
膜を含む化合物半導体多層膜を、前記シリコン基板と前
記化合物半導体膜との間に形成することを特徴とする化
合物半導体の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324895A JPH08264456A (ja) | 1995-03-23 | 1995-03-23 | 化合物半導体の結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324895A JPH08264456A (ja) | 1995-03-23 | 1995-03-23 | 化合物半導体の結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264456A true JPH08264456A (ja) | 1996-10-11 |
Family
ID=13223763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6324895A Withdrawn JPH08264456A (ja) | 1995-03-23 | 1995-03-23 | 化合物半導体の結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264456A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101149A (ja) * | 2001-09-19 | 2003-04-04 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2021100117A (ja) * | 2019-12-20 | 2021-07-01 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 気相エピタキシー法 |
| JP2021100116A (ja) * | 2019-12-20 | 2021-07-01 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 気相エピタキシー法 |
-
1995
- 1995-03-23 JP JP6324895A patent/JPH08264456A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101149A (ja) * | 2001-09-19 | 2003-04-04 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2021100117A (ja) * | 2019-12-20 | 2021-07-01 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 気相エピタキシー法 |
| JP2021100116A (ja) * | 2019-12-20 | 2021-07-01 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 気相エピタキシー法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| Yonezu | Control of structural defects in group III–V–N alloys grown on Si | |
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| Momose et al. | Dislocation-free and lattice-matched Si/GaP 1− x N x/Si structure for photo-electronic integrated systems | |
| KR20000025914A (ko) | Gan계 화합물 반도체 및 그의 결정성장 방법 | |
| US5011550A (en) | Laminated structure of compound semiconductors | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JP2010225870A (ja) | 半導体素子 | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| US20160293764A1 (en) | Mocvd growth of highly mismatched iii-v cmos channel materials on silicon substrates | |
| JP2005510081A (ja) | 低エネルギープラズマ強化化学蒸着法による高移動度のシリコンゲルマニウム構造体の製造方法 | |
| EP0332329B1 (en) | Method for making a semiconductor substrate including a strained layer superlattice structure | |
| JP2925004B2 (ja) | 窒化ガリウムの結晶成長方法 | |
| US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JPH05243613A (ja) | 発光素子およびその製造方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| Ren et al. | Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| US20060011129A1 (en) | Method for fabricating a compound semiconductor epitaxial wafer | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |