JP3129112B2 - 化合物半導体エピタキシャル成長方法とそのためのInP基板 - Google Patents

化合物半導体エピタキシャル成長方法とそのためのInP基板

Info

Publication number
JP3129112B2
JP3129112B2 JP06240680A JP24068094A JP3129112B2 JP 3129112 B2 JP3129112 B2 JP 3129112B2 JP 06240680 A JP06240680 A JP 06240680A JP 24068094 A JP24068094 A JP 24068094A JP 3129112 B2 JP3129112 B2 JP 3129112B2
Authority
JP
Japan
Prior art keywords
substrate
terrace
hillocks
atoms
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06240680A
Other languages
English (en)
Other versions
JPH0878348A (ja
Inventor
和彦 笈田
龍資 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17063117&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3129112(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP06240680A priority Critical patent/JP3129112B2/ja
Priority to EP95306232A priority patent/EP0701008B1/en
Priority to DE69501444T priority patent/DE69501444T2/de
Priority to US08/525,423 priority patent/US5647917A/en
Publication of JPH0878348A publication Critical patent/JPH0878348A/ja
Application granted granted Critical
Publication of JP3129112B2 publication Critical patent/JP3129112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901Levitation, reduced gravity, microgravity, space
    • Y10S117/902Specified orientation, shape, crystallography, or size of seed or substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、化合物半導体の基板
の上に化合物半導体の薄膜を気相エピタキシャル成長さ
せる際に発生するヒロックを低減することを目的とす
る。化合物半導体基板としては、GaAs、InPなど
の基板が用いられる。この上に同じ成分の薄膜や、異な
る成分の薄膜をエピタキシャル成長させる際に、気相エ
ピタキシャル法がよく用いられる。気相エピタキシャル
法には、MOCVD(有機金属気相エピタキシ−)、M
BE(分子線エピタキシ−)、クロライドCVD、ハラ
イドCVD、などがある。本発明はいずれにも適用する
ことができる。
【0002】
【従来の技術】従来の気相エピタキシャル成長、特にO
MVPE成長においては、成長後のエピタキシャル成長
層表面にヒロックと呼ばれる凸状の欠陥が生じるという
問題があった。ヒロックを低減するために従来から、基
板面方位、成長速度、成長温度などと欠陥の関係が調べ
られ考察されてきた。
【0003】例えば特開平2−239188号は、気相
エピタキシャル成長において発生するグロ−スピラミッ
ドやファセッテッドディフェクトと呼ばれる表面欠陥を
問題にする。この欠陥の発生を抑えるために従来はオフ
アングル法が用いられると述べている。オフアングル法
は(100)面から1°〜7°傾けた面を持つウエハの
上に薄膜をエピタキシャル成長するという方法である。
しかし半導体レ−ザのように表面にグレ−ティングを作
る必要のある素子を作るにはオフアングルのウエハを使
うことができない。(100)ジャストのウエハが必要
である。
【0004】しかしこのウエハでも、欠陥ができるもの
とできないものがあると説明し、傾きが0.1°以下の
ものは欠陥が顕著に発生することを発見している。そこ
で、特開平2−239188号は、(100)面から
0.1°〜0.5°傾いた面を持つウエハを用いて、基
板温度を600℃〜700℃にして気相エピタキシャル
成長させることを提案している。
【0005】特開平5−301795号は、化合物半導
体の気相エピタキシャル成長の際に表面に発生する涙状
の欠陥を減らすことを問題にする。ウエハの(100)
からの傾き角θと、成長速度V、基板温度Tの間に次の
ような不等式を与える。 0.011V1.5 +6.21×1020-7.5≦θ≦0.
20 この範囲で成長させると涙状の欠陥が減少すると述べて
いる。成長速度が速いと、基板温度を上げる必要があ
り、反対に成長速度が遅いと基板温度を下げる必要があ
る。この不等式の意味するのはそのようなことである。
速度の1.5乗とか、温度の−7.5乗というべき数が
なぜ現れるのか分からない。
【0006】特開昭64−32686号は、InGaA
sのアバランシェホトダイオ−ドを作製する時にハライ
ド成長法を用いるが、(100)から±0.1°以内の
傾きであるInPウエハを基板とすると、ヒロックが多
量に発生し、ウエハの面内で、アバランシェ層の膜厚が
ばらつくという問題があると述べている。そこで(10
0)面から0.2°〜0.5°傾いたInPウエハを用
いて、この上に光吸収層、アバランシェ層をエピタキシ
ャル成長させることを提案している。これによりヒロッ
クが発生しなくなったと言う。
【0007】特開昭64−22072号はInPのPI
Nホトダイオ−ドをハライド気相成長法によって製作す
る時にウインド層や、バッファ層の膜厚分布ができて、
pn接合の位置がばらつくということを述べている。そ
こで(100)から0.2°〜0.5°傾いたInP基
板を用いて、この上にバッファ層、光吸収層をハライド
気相成長させている。これにより膜厚分布が減少し、製
品歩留まりが向上したとある。
【0008】特開昭64−15914号は、InP基板
の上にInGaAsPの薄膜などをハライド法によりエ
ピタキシャル成長し、受光素子とする場合に、(10
0)±0.1°のInPウエハを用いると、ヒロックを
発生するので膜厚制御が難しくなると問題を指摘してい
る。そこで、(100)から0.1°〜0.5°傾いた
InPウエハを採用し、この上にハライド法によりIn
GaAsPの多層構造を成長させる。膜厚の均一性が改
善されたとある。
【0009】特開平1−270599号は、(100)
InP基板の上にMBE法でダブルヘテロ構造を形成し
た場合、PL(フォトルミネッセンス)発光強度が弱
く、この方法で作った半導体レ−ザは閾値電流が高いと
いう問題を指摘する。そこで、(111)B面から0.
5°〜2°の傾きを持つInP基板を用いてダブルヘテ
ロ構造をMBE法で作製することを提案している。これ
は(100)方向のウエハを採用せずに(111)ウエ
ハを用いる。この方法で作られた半導体レ−ザは閾値電
流が低減されたと述べている。
【0010】特公平4−73610号は、量子井戸レ−
ザや二次元電子ガスを用いた高速FETを作製する時
に、(111)B面から0.1°〜1°傾いたGaAs
基板を用いて、MBE法により薄膜をエピタキシャル成
長させることを提案している。GaAs基板の(11
1)からの傾きがこの範囲であると、エピタキシャル層
は鏡面になりPL(フォトルミネッセンス)強度も大き
いという。(001)ウエハよりも優れていると判断し
ている。
【0011】特開昭62−88318号は、やはり、
(111)B面より0.1°〜1°の範囲で傾いたGa
As基板を用いてMBEによるエピタキシャル成長を行
っている。(001)面ウエハを使った場合よりもPL
強度が大きいということを述べている。特開平3−16
993号は、(100)GaAs基板上に気相成長させ
たエピタキシャル層にクロスハッチと呼ばれる縞模様が
あるので表面があれるということを問題にする。これを
解決するために、(100)面から0.5°〜10°傾
いたウエハを用いるという。
【0012】特開平2−288223号は(100)G
aAs基板にAlGaAsをMBEで成長させるHEM
Tを作製する時に微小な米粒状の欠陥が発生することを
問題にしている。これは(100)面からのずれによっ
て発生する欠陥であり、基板の(100)面からのずれ
が0.15°以内、望ましくは0.05°以内にしなけ
ればならないというものである。これまで挙げてきたも
のと反対のことを述べている。
【0013】特開平1−128423号は、MBE又は
MO−MBEによりGaAs基板の上にアルミニウムを
含む薄膜を成長させる際に結晶の表面が粗面化するの
で、基板の面方位を主平面から0.5°〜10°の範囲
で傾けたものを使用している。
【0014】
【発明が解決しようとする課題】このように、結晶表面
が粗面化するのを防ぐためにInP基板の面を(10
0)面から僅かにずらせるということがなされる。角度
の範囲としては様々のものがある。これらは何れも薄膜
に現われる面の荒れを無くすために、基板面を基準面
(100)から傾けている。
【0015】これらは薄膜の結晶面からの傾きだけを考
慮しており、基板と薄膜の間の記憶については考察がな
されていない。基板はエピタキシャル成長させる時に薄
膜を結晶軸から傾けるためのものと考えられている。オ
フアングルの基板を使うのは、薄膜の方位をオフアング
ルするためである。またこれらの提案は基板の性質とヒ
ロック発生との関係について述べるところがない。本発
明者は、同じ傾き角で切り出した基板であっても、その
面に表れるヒロックの発生密度が著しく異なるというこ
とに気付いた。
【0016】(100)に対する基板の傾斜角Θは同じ
であるが、あるものはヒロックの密度が高く、あるもの
はヒロックの密度が低い。これまで述べた従来技術は、
(100)面から傾斜角Θを規定し、これによりエピタ
キシャル膜の粗面化を一様に防ぐことができるように説
明している。
【0017】しかし本発明者の意見ではそうではない。
傾斜角Θが同じ基板を使っても、ヒロックの発生の様子
は随分と違う。基板の基準面からの傾斜角Θのみがヒロ
ック発生を左右するパラメ−タではない。そうではなく
てヒロックは傾斜角以外の要素により発生したりしなか
ったりするのである。ある基板については傾斜角が小さ
いに拘らずヒロック発生密度が低い。またある基板につ
いては傾斜角が大きいのにヒロック発生密度が高い。こ
れはどうした訳であろうか?隠れたパラメ−タがある筈
である。ヒロックを引き起こす原因を明らかにし、基板
の傾斜角Θを適切に決定できるようにした化合物半導体
エピタキシャル成長法を提供することが本発明の目的で
ある。
【0018】
【課題を解決するための手段】本発明は基板自身の欠陥
密度に注目する。本発明者は基板の欠陥密度(EPD)
がその上に成長する薄膜のヒロックの発生密度を左右す
るということを見いだした。隠れたパラメ−タは基板自
身の欠陥密度だったのである。基板の傾斜角と、欠陥密
度がヒロックの密度を決定する二大要素である。これを
本発明者が初めて見い出した。
【0019】そこでヒロック発生を防ぐために、本発明
は基板の欠陥密度により基板の傾斜角Θを変えるように
する。基板の欠陥密度が小さい時は傾き角が小さくても
差し支えない。しかし欠陥密度が大きい時は傾き角をよ
り大きくする必要がある。つまり、ヒロックの発生を避
けるための最小傾斜角を基板欠陥密度の関数として与え
ることができる。
【0020】本発明者はInP基板にInP薄膜をエピ
タキシャル成長するとき次のような性質のあることを見
いだした。基板の平均EPDが25000cm−2の場
合、(100)からの傾き角Θが0.2°以上であれば
ヒロックは殆ど発生しない。基板の平均EPDが300
0cm−2の場合はΘが0.07°以上であればヒロッ
クが発生しない。EPDが1000cm−2の場合は、
0.04°以上であればヒロックが生じない。このよう
にヒロックが発生しない最小の基板傾き角Θは、基板の
欠陥密度に依存して変化する。
【0021】つまり基板の基準面(100)からの傾き
角Θを、Θ≧1.26×10-31/2 とする。ここで、
DはEPD(cm-2)であり、Θは角度(°)で表現し
ている。ただし基板欠陥密度は平均値である。欠陥(転
位)は基板面上でばらついており、高い有効数字で表現
しても意味の無いこともある。有効数字が少ない場合
は、比例定数の上一桁を取る。傾き角ΘをΘ≧1×10
-31/2 によって与える。この方が的確である。
【0022】
【作用】本発明者は、初めて基板の欠陥と、ヒロックの
発生について相関のあることに気付いた。基板の欠陥が
多いと、ヒロックの発生頻度が高い。基板の欠陥が少な
いとヒロックの発生頻度が低い。基板をインゴットから
切り出す時に、(100)からの傾斜Θを適当に決めて
切り出すが、ヒロックが発生しない最低の傾き角Θmi
nが実は基板の欠陥密度に依存するのである。依存の関
係は先述のようにΘ≧1.26×10-31/2 (或いは
Θ≧1×10-31/2 )によって表現することができ
る。
【0023】ヒロックを発生させないようにするため、
基板の欠陥密度が低いと傾斜角Θが小さくても良い。基
板の欠陥密度が高いと、傾斜角Θが大きい必要がある。
このように傾斜角Θが実は基板の欠陥密度の多少による
のである。インゴットから切り出してウエハ−にし、エ
ッチング、研磨してミラ−ウエハ−にするのであるか
ら、切り出した後で、欠陥密度が分かる。だから、欠陥
密度によって最適の切り出し角度を決定するという順序
にはならない。しかし、インゴットの一部を切り出した
だけでも欠陥密度の大体の値は分かる。この値により傾
き角Θを規定してもよい。
【0024】
【実施例】(100)からある角度Θだけ傾いたInP
ウエハ−の上に、OMVPE法により、InP/InG
aAs/InP層よりなる薄膜を成長させた。基板の傾
き角Θは0°〜0.2°である。基板の温度は873
K、成長速度は1.0μm/hrである。そして最上層
のInP薄膜に現われたヒロックの数を数えて、基板の
欠陥との相関を調べた。平均欠陥密度が25000cm
-2、3000cm-2、1000cm-2の場合について
(100)からの基板の傾き角Θと、ヒロックの密度H
の関係をグラフに表した。これが図1である。
【0025】平均EPDが1000cm−2の場合、基
板の傾斜角がΘ=0ではヒロック密度が1000cm
−2である。傾斜角Θを増やすとヒロック密度も減る。
Θ=0.03°でヒロックは100cm−2程度にな
る。バラツキがある、Θ=0.04°でヒロック密度は
0に低下する。平均EPDが3000cm−2の場合
は、Θ=0°で3000cm−2の程度である。Θ=
0.04°では1000cm−2程度に減る。Θ=0.
06°では300cm−2程度に減る。Θ=0.07°
ではヒロック密度が0になる。
【0026】平均EPDが25000cm-2の場合は、
Θ=0度でヒロック密度が25000cm-2の程度であ
る。Θ=0.04°でもヒロック密度が25000cm
-2の程度である。0.07°で約1000cm-2であ
る。Θ=0.20°の時に初めてヒロック密度が0に低
下する。この実験の条件は、速度が1.0μm/hrで
温度がT=873K(600℃)である。しかし温度は
450℃〜800℃の範囲、成長速度は0.05μm/
hr〜20μm/hrの範囲でこのような関係がある。
【0027】さて基板の欠陥と、ヒロックの関係である
が、これについては驚くべきことが分かった。図2は、
Feドープ(100)ジャストInP基板にInP/I
nGaAs/InP層をOMVPE法により成長させた
ものの最上層のInP層のノマルスキー顕微鏡写真図で
ある。倍率は約100倍である。楕円形状の欠陥が見え
る。これがヒロックである。
【0028】図3は同じ試料においてエピタキシャル成
長層InP/InGaAs/InPを除去し、露呈した
InP基板をHuberエッチングした面のノマルスキ
−顕微鏡写真である。倍率は100倍である。この結晶
の縦方向の層構造を示す断面図を、図2と図3の上に示
す。図2、図3の矢印はそれぞれノマルスキー顕微鏡観
察を行った位置を示している。
【0029】図2のヒロックの発生位置と、図3の基板
の欠陥の位置が1:1に対応しているということが分か
る。してみれば、傾きのない基板(Θ=0)では、基板
の欠陥(転位)の上にヒロックが成長するのである。基
板の転位がヒロックを発生する引き金になっている。Θ
=0の場合は、全ての欠陥の上にヒロックが発生してい
る。基板の欠陥が薄膜に転写されると表現することがで
きよう。欠陥を転写したものが薄膜のヒロックなのであ
る。
【0030】図1のグラフでもよく分かるようにΘ=0
の極限で、いずれの場合も、ヒロックの密度Hが、基板
欠陥密度EPDにほぼ等しくなっている。これは、薄膜
の上下の欠陥(転位)とヒロックの1:1対応によるも
のである。欠陥が転写されてヒロックとなるのである。
ところが基板の面方位が(100)からずれると、基板
の欠陥密度が全て薄膜に転写されなくなる。基板の(1
00)面からのずれ、つまり傾斜角が基板面の欠陥密度
の記憶を失わせるようである。もともと基板の欠陥密度
が小さいと、小さい傾斜角でも欠陥密度の記憶を失って
しまう。基板の欠陥密度が大きいと傾斜角を余程大きく
しないと欠陥密度の記憶を断ち切ることができない。
【0031】しかしいずれにしても、基板の欠陥が薄膜
のヒロックを作り出すのである。欠陥のないところに
は、薄膜にヒロックがほとんど発生しない。基板の(1
00)からの傾斜角は、基板欠陥密度の幾つかを覆い隠
す作用がある。欠陥の転写を妨げるものが傾斜角Θであ
る。それではどうしてこのように、ヒロックと、基板の
(100)からの傾斜角Θと、欠陥密度が関係している
のであるか?この理由が分からなければ発明として完結
しないのである。
【0032】これは次のように考えられる。OMVPE
によって基板の上に薄膜を成長させるのであるから、基
板の上に着地した原子は、そのまま結晶構造に取り込ま
れるか、或はそこから移動してポテンシャルの低い場所
に移り、ここで結晶構造に組み込まれるかである。図4
にこのようなポテンシャル図を示す。トラップのエネル
ギ−をEとすると、これが熱運動のエネルギ−kTより
大きければ、原子が再び外部に放出される確率は低い。
原子はここで固化して結晶を構成するようになる。
【0033】基板の(100)からの傾斜角Θがあるの
で、基板の表面は平行の段々形状になる。これをテラス
という。図5に示す。テラスは構造の特異点であるから
ここでエネルギ−が低く、原子を捕獲(トラップ)する
ことができる。また、転位も構造の欠陥でありエネルギ
−が低いので原子を捕獲できる。格子定数をaとする。
テラスの面が(100)面になるから、テラスの1段の
幅LはL=a/Θによって与えられる。段は直線になり
相互に平行である。段と段の間隔がLである。段の高さ
は格子定数aである。
【0034】テラスの段の部分はエネルギ−が低いの
で、原子を捕獲して固化する作用がある。平坦な部分は
エネルギ−が下がらないので原子を捕獲しにくい。結
局、転位とテラス段部において原子が捕らえられる。転
位に捕まった原子はここで局在し、ここで格子に取り込
まれる。これがヒロックになると、本発明者は考える。
図2と図3によって説明したように基板自身の転位を転
写したものがヒロックであることが分かった。だから転
位の上に異常成長したものがヒロックである筈である。
【0035】一方、テラスの段部に捕まった原子はここ
に付いてエピタキシャル膜を形成する。テラスの段に1
列の原子が付くと、テラスが1原子分だけ前進する。つ
まりテラスの段における成長は正常成長である。(10
0)面からの傾きが小さい時はテラスの段の数が少な
い。従って原子はテラス段によって捕まえられる機会が
少ない。原子の多くは転位に捕捉されて転位からヒロッ
クを成長させるものと考えられる。だからΘが小さい時
はヒロック密度が高いのである。
【0036】(100)面からの傾きが大きくなると、
テラスの段の数が増える。このときテラス段部によって
捕まえられる原子の比率が増大する。反対に転位に集ま
る原子数が減る。このため、一様なテラス段からの正常
成長が主となり、転位上の異常成長すなわちヒロックの
発生を抑えることができるのである。
【0037】原子が最近接の転位に行くまでの距離は転
位の密度Dの平方根の逆数D-1/2によって評価すること
ができる。また原子が最近接のテラス段に行き着くまで
の距離はa/Θによって評価することができる。気相か
ら基板または薄膜の上に供給された原子はより近い方の
特異点(段、転位)に捕獲されるので、Θが小さい時は
専ら転位に集まる。そしてヒロックを大量に生成する。
Θが大きいとテラス段に集まり原子は正常成長に寄与す
る。転位には集まらないのでヒロックが発生しない。
【0038】いずれの場合が優越するか?ということは
a/ΘとD-1/2の大小関係のみによる。これらはいずれ
も比例定数を含んで考えなければならない。すると臨界
角として、Θc=KD1/2 が存在するはずである。Θが
これより大きいとテラス段による正常成長のみとなり、
ヒロックが生じない。Θがこれより小さい時には基板の
転位の位置に対応してヒロックが発生し得る。
【0039】そして本発明者の測定では、転位密度Dが
1000cm−2の時に、Θ=0.04°以上、300
0cm−2の時にΘ=0.07°以上、25000cm
−2の時にΘ=0.2°以上であると、ヒロックが発生
しないことが分かっている。これらの値から、K=1.
26×10−3(deg・cm)と計算される。転位密
度についてはばらつきと測定誤差があるので、多くの有
効数字を得られない場合が多い。この場合はK=10
−3(deg・cm)とする。
【0040】結局、転位とテラス段の引き合いにより、
供給原子がいずれに引き寄せられるかということであ
る。テラス段にある原子の個数をRとし、転位にある原
子の個数をNとする。基板または薄膜の上に単位時間に
供給される原子個数をFとする。基板薄膜の上にあって
単位時間にテラス段に移動する確率をαとする。テラス
段にあって単位時間に固定化して行く確率をβとする。
基板薄膜の上にあって単位時間に転位に移動する確率を
γとし、転位にあって単位時間に固定化して行く確率を
δとする。すると、これらの間に次の関係が成立する。
【0041】 dR/dt=αF−βR (1) dN/dt=γF−δN (2)
【0042】Fはガスの供給速度であり、これは一定で
あるとみなすことができる。テラス段に原子が捕獲され
る確率αは、テラスの存在する確率に比例するので、 α=hΘ (3)
【0043】と書くことができる。テラス段に捕獲され
ている原子が、固定化する確率はテラス段のポテンシャ
ルの差と、温度による。しかしこれはテラス段の数に殆
どよらない筈である。転位に捕獲される確率γは、薄膜
基板の上に落ちた原子の最近接の転位までの距離に反比
例すると考える。すると、これはD1/2に比例する筈
である。
【0044】 γ=kD1/2 (4) δは転位において原子が固定化される確率であるから転
位の数にはよらない。これは転位のトラップのエネルギ
−と温度による。Fが一定という条件と、t=0におい
て、これらの値が0であるという初期条件によって前記
の方程式を解く。
【0045】 R=(αF/β){1−exp(−βt)} (5) N=(γF/δ){1−exp(−δt)} (6)
【0046】単位時間にテラス段の原子がβの確率で固
化するので、成長開始後時間tでのテラス段に固化する
原子数は、Rにβを掛けたβRを時間tで積分したもの
である。同様に転位に固化する原子数は、Nにδを掛け
たδNを時間tによって積分したものによって与えられ
る。指数による変化は短い間のものであるから、テラス
に積み重なる原子数は、ほぼαtFになる。転位に固化
する原子数は、ほぼγtFになる。
【0047】転位上に成長する原子がヒロックを形成す
るという本発明者の発見に従うと、ヒロックを形成する
原子数はγtFである。テラスの段で固化する原子は正
常な結晶成長に対応する。これはαtFである。ヒロッ
クの無い薄膜を形成するには、αtFが、γtFよりも
ずっと大きければ良い。つまりαがγより格段に大きけ
れば良いである。
【0048】 hΘ>>kD1/2 (7)
【0049】つまりヒロックができないために、Θ>>
(k/h)D1/2 であることが要求される。それで、ヒ
ロックの発生しない条件は、転位密度Dの平方根に比例
する値以上にΘを設定するということになる。前述の実
験結果から、Θ≧1×10-31/2 と書くことができ
る。あるいはΘ≧(D/1061/2 となる。
【0050】これらの考察は、基板の転位に原子が捕獲
され固化してヒロックになるという図2、図3の発見に
対応するもので、基板の転位密度が、ヒロックの発生し
ないための傾き角Θcを決めるということを定性的に説
明することができる。しかしながら、これら確率論的な
考察は、Θの1乗に比例する依存性しか得られない。図
1のようなヒロック密度のΘへの急峻な依存性を説明で
きない。さらにまた、テラスと転位の引き合いという説
は尤もらしいが、実は定量的におかしい点があるように
思える。
【0051】例えば、格子定数aをを0.5nmと仮定
する。(100)面からの傾き角Θが、例えば0.1°
と仮定する。テラスの幅は約300nmである。一方転
位密度を25000cm-2とすると、平均の転位間隔
は、約60μmである。このように大量の転位がある場
合でも、転位の間隔はテラス段の間隔の約200倍であ
る。転位の中間に落ちた原子は平均100段のテラスを
登り降りしてやっと最近接の転位に到達できる。つまり
テラスの数が多いのに比べて転位が少なすぎるのであ
る。
【0052】D=25000cm-2の場合の、Θ=0.
09°の当たりの急激なヒロック密度の降下はどうして
起こるのか?D=3000cm-2の場合のΘ=0.06
°での下降はどうしてか?前記の説明では、このような
非線形を説明できない。D=1000cm-2の場合のΘ
=0.03°の当たりの急激な降下は何故起こるか?実
際に、図2、図3を観察すると、一つの転位は直径50
μm程度の範囲にわたって影響を及ぼす。テラスが0.
3μmの間隔でできたとしても、転位の影響はテラスの
100段以上に及ぶ大きさを持つ。一つの転位がテラス
の段を広範囲に渡ってそのエネルギーポテンシャルに対
し影響を及ぼすのである。
【0053】そこで、βRはテラスの段に取り込まれる
原子というのではなくて、テラスの高さを意味するもの
とする。テラス段に取り込まれる原子の数と高さは比例
するので、このような仮定は問題ない。同様にδNは転
位の上に形成されるヒロックの高さを意味するものとす
る。先程はδNを転位に取り込まれる原子数としている
から転位の面積で割って、面密度を掛けると高さにな
る。線形の方程式であるから、定数を掛けても同様に成
立するのである。
【0054】また転位はテラスに比べると巨大な異型物
であるから、転位に落ちた原子がテラス段に戻ることも
あろう。この確率をεとする。反対にテラス段に落ちた
原子が転位に移動することもある。この確率をηとす
る。すると、単位時間にテラス段に捕獲される原子数R
と、単位時間に転位に捕獲された原子数Nに対して、
【0055】 dR/dt=αF−βR+εN (8) dN/dt=γF−δN+ηR (9) が成り立つ。これは時間と共に変動する部分もあるが、
すぐに一定値に達する平衡値である。これは
【0056】 R=(αδ+γε)F/Δ (10) N=(βγ+ηα)F/Δ (11)
【0057】 Δ=βδ−εη (12) というふうに求められる。転位からテラス段への移動
ε、テラス段から転位への移動ηは、そこでそのまま固
化する原子数よりも小さいのでΔは正である。
【0058】テラスの高さH1はβRtであるので(β
Rを時間で積分したものであるがすぐに平衡値に達する
のでβRtである。) H1=β(αδ+γε)Ft/Δ (13)
【0059】転位の高さH2はδNtであるから、 H2=δ(βγ+ηα)Ft/Δ (14)
【0060】となる。もしも転位の高さがテラスより高
いとすると、ヒロックがいくらでも成長してゆくという
ことである。反対に転位の高さがテラスよりも低いとす
ると、ヒロックは短い時間の間に覆い尽くされ埋まって
しまうということである。つまりH1とH2の大小関係
により、ヒロックの成長、消滅が決まるということにな
る。H1とH2の差をQとすると
【0061】 Q=H1−H2={βδ(α−γ)+βγε−ηαδ}Ft/Δ (15)
【0062】これの正負により、決定的に異なる層構造
ができる。Qが正であれば、テラスの高さの方が速く伸
びるので、転位は消えてしまう。これは括弧の中の正負
による。括弧の中が正であると、転位が消えるというこ
とである。εやηは小さいので、主になるのは(α−
γ)である。これが正になるのは、α=hΘ、γ=kD
1/2 であるから、Θ>(k/h)D1/2 の時である。た
だし定数k、hの値は前述のものと異なる。
【0063】反対にQが負であれば、転位の成長の方が
テラスの成長よりも速いので、転位と同じ形状分布の構
造物が薄膜の上に永久に残って行く。つまりヒロックが
残るのである。これはΘ<(k/h)D1/2 の時であ
る。
【0064】このような関係は、図1における非常に狭
い遷移領域をうまく説明することができる。Dが何れで
あってもΘ=0ではヒロックの密度Hは殆どH=Dであ
る。しかしある傾斜角から先で突然にH=0に落ちてし
まう。この急激な遷移は、前記のQの正負の切り替わり
によって突然に起こるのである。
【0065】例えばD=25000cm-2の時には、Θ
=0.06°で10000個の程度であるが、Θ=0.
07°で1000個に減り、Θ=0.10°で40個に
減ってしまう。このような急激な転換は前記のQの正負
の変化によって引き起こされる。Θが0.07°からテ
ラス成長速度の方が、転位成長速度より僅かに速くな
る。速度の差は僅かでも、テラス成長が転位成長を覆い
尽くすことができるからヒロックが隠れてしまうのであ
る。ヒロックの発生消滅の急激な変遷はQの正負の変化
により巧妙に説明できる。
【0066】しかし、ヒロックが完全に0になるには、
Θは(k/h)D1/2 よりも大きくなければならない。
D=25000cm-2に対する0.20°、D=300
0cm-2に対する0.07°、D=1000に対する
0.04°は(k/h)D1/2よりも大きい値である。
【0067】
【発明の効果】従来から(100)面より微小角傾けた
結晶面を表面に持つ化合物半導体基板を用いて化合物半
導体薄膜をエピタキシャル成長させると、面の荒れが少
なくなるということは知られており、(100)面より
少し傾いた面のウエハ−を使って半導体レ−ザを製造す
るということが行なわれている。しかし基板自体の欠陥
がその上に成長させた薄膜にどのような影響を及ぼすの
か、従来全く気付かれていなかった。
【0068】本発明は基板の欠陥とヒロックの生成には
強い相関のあることを、初めて明らかにしている。欠陥
が少ない基板の場合は、ヒロックを抑制するために傾き
角Θをさほど大きくする必要がない。逆に欠陥の多い基
板の場合は傾斜角Θを大きくする必要がある。
【0069】本発明によって初めて、ウエハ−をインゴ
ットから切り出す場合の傾斜角Θの正確な設計が可能に
なる。何らかの手段でインゴットの段階で欠陥密度を測
定し、欠陥密度を知って、最小限必要な傾斜角Θを求め
る。これ以上の傾斜角でインゴットを切断する。デバイ
スを作製する場合は、(100)面に近い方が良いので
あるから、欠陥密度が許す限りの小さい傾斜角Θで切断
するようにすることができる。
【図面の簡単な説明】
【図1】InP基板の上に、InP/InGaAs/I
nP膜を成長させた時の、基板の欠陥密度をパラメ−タ
として、基板傾き角Θと、ヒロック発生密度の関係を示
すグラフ。
【図2】同じ実験において得られたエピタキシャル成長
の最上層であるInP層の表面のノマルスキ、顕微鏡写
真。
【図3】図2の試料において、エピタキシャル層を除去
し、基板を露呈しこれをHuberエッチングした面の
ノマルスキ、顕微鏡写真。
【図4】トラップにおける原子のエネルギー状態を示す
バンド図。
【図5】原子がテラスに落ちたとき、テラス段に向かう
か転位に向かうかを説明するテラスの斜視図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−239188(JP,A) 特開 昭60−260500(JP,A) 特開 平7−193007(JP,A) 特開 平2−244771(JP,A) 特開 平6−227898(JP,A) 特開 昭64−53409(JP,A) 特開 平5−301795(JP,A) 特開 平1−96982(JP,A) 特開 平6−97072(JP,A) 特開 平6−84796(JP,A) 特開 昭64−15914(JP,A) 特開 昭61−116823(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01S 5/00 H01L 21/31 C30B 25/00 C23C 16/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 InP基板の上に、化合物半導体の薄膜
    を気相エピタキシャル成長させる際に、InP基板の欠
    陥密度をDとして、(100)からの傾き角Θが、Θ≧
    1×10-31/2 を満足する基板を使用することを特徴
    とする化合物半導体エピタキシャル成長方法。
  2. 【請求項2】 InP基板の上に、化合物半導体の薄膜
    を気相エピタキシャル成長させる際に、InP基板の欠
    陥密度をDとして、(100)からの傾き角Θが、Θ≧
    1.26×10-31/2 を満足する基板を使用すること
    を特徴とする化合物半導体エピタキシャル成長方法。
  3. 【請求項3】 面上の欠陥密度をDとして、(100)
    からの傾き角Θが、Θ≧1×10-31/2 であって、そ
    の上に化合物半導体薄膜を気相エピタキシャル成長させ
    るためのInP基板。
  4. 【請求項4】 面上の欠陥密度をDとして、(100)
    からの傾き角Θが、Θ≧1.26×10-31/2 であっ
    て、その上に化合物半導体薄膜を気相エピタキシャル成
    長させるためのInP基板。
JP06240680A 1994-09-08 1994-09-08 化合物半導体エピタキシャル成長方法とそのためのInP基板 Expired - Lifetime JP3129112B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06240680A JP3129112B2 (ja) 1994-09-08 1994-09-08 化合物半導体エピタキシャル成長方法とそのためのInP基板
EP95306232A EP0701008B1 (en) 1994-09-08 1995-09-06 Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth
DE69501444T DE69501444T2 (de) 1994-09-08 1995-09-06 Epitaxie zur Züchtung von Verbindunghalbleitern und InP Substraten für das Epitaxiezüchten
US08/525,423 US5647917A (en) 1994-09-08 1995-09-07 Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06240680A JP3129112B2 (ja) 1994-09-08 1994-09-08 化合物半導体エピタキシャル成長方法とそのためのInP基板

Publications (2)

Publication Number Publication Date
JPH0878348A JPH0878348A (ja) 1996-03-22
JP3129112B2 true JP3129112B2 (ja) 2001-01-29

Family

ID=17063117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06240680A Expired - Lifetime JP3129112B2 (ja) 1994-09-08 1994-09-08 化合物半導体エピタキシャル成長方法とそのためのInP基板

Country Status (4)

Country Link
US (1) US5647917A (ja)
EP (1) EP0701008B1 (ja)
JP (1) JP3129112B2 (ja)
DE (1) DE69501444T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005090650A1 (ja) * 2004-03-19 2005-09-29 Nippon Mining & Metals Co., Ltd. 化合物半導体基板
WO2007088958A1 (ja) 2006-02-02 2007-08-09 Nippon Mining & Metals Co., Ltd. 化合物半導体成長用基板およびエピタキシャル成長方法
US7465353B2 (en) 2004-09-17 2008-12-16 Nippon Mining & Metals Co., Ltd. Method for growing epitaxial crystal

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU9227001A (en) * 2000-09-29 2002-04-15 Showa Denko Kk Inp single crystal substrate
US7338902B2 (en) * 2002-12-03 2008-03-04 Nippon Mining & Metals Co., Ltd. Epitaxial growth method and substrate for epitaxial growth
US20090072205A1 (en) * 2003-05-07 2009-03-19 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
JP5233070B2 (ja) 2003-05-07 2013-07-10 住友電気工業株式会社 燐化インジウム基板および燐化インジウム単結晶とその製造方法
JP2007019048A (ja) * 2003-09-19 2007-01-25 Nikko Kinzoku Kk エピタキシャル成長方法及びエピタキシャル成長用基板
JP2005150187A (ja) 2003-11-12 2005-06-09 Sumitomo Chemical Co Ltd 化合物半導体エピタキシャル基板の製造方法
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US20080217652A1 (en) * 2006-10-24 2008-09-11 Keh-Yung Cheng Growth of AsSb-Based Semiconductor Structures on InP Substrates Using Sb-Containing Buffer Layers
JP5165002B2 (ja) * 2008-02-13 2013-03-21 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
TW201535720A (zh) * 2014-03-07 2015-09-16 Visual Photonics Epitaxy Co Ltd 定向磊晶之異質接面雙極性電晶體結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288318A (ja) * 1985-10-14 1987-04-22 Sharp Corp 半導体装置の製造方法
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
JP2664904B2 (ja) 1987-07-09 1997-10-22 日本電気株式会社 半導体受光素子の製造方法
JPS6422072A (en) * 1987-07-17 1989-01-25 Nec Corp Manufacture of pin type semiconductor photodetector
JP2666841B2 (ja) 1987-07-28 1997-10-22 日本電気株式会社 アバランシェ型半導体受光素子の製造方法
JP2750856B2 (ja) 1987-11-12 1998-05-13 シャープ株式会社 半導体装置
JPH01270599A (ja) 1988-04-22 1989-10-27 Nec Corp 半導体積層構造及びその半導体結晶の成長方法
US5264389A (en) * 1988-09-29 1993-11-23 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor laser device
JPH0692278B2 (ja) 1989-03-09 1994-11-16 株式会社ジャパンエナジー エピタキシャル成長方法
JP2784364B2 (ja) 1989-04-27 1998-08-06 株式会社 ジャパンエナジー 化合物半導体のエピタキシャル成長方法
JPH0316993A (ja) 1989-06-13 1991-01-24 Nippon Mining Co Ltd 化合物半導体の気相エピタキシャル成長方法
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
JPH0473610A (ja) 1990-07-13 1992-03-09 Furukawa Electric Co Ltd:The 光コネクタカバー
JP2750331B2 (ja) 1992-04-23 1998-05-13 株式会社ジャパンエナジー エピタキシャル成長用基板およびエピタキシャル成長方法
JPH06240680A (ja) 1993-02-12 1994-08-30 Toshihito Okamoto 法枠の施工方法
JPH0794420A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 化合物半導体結晶基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005090650A1 (ja) * 2004-03-19 2005-09-29 Nippon Mining & Metals Co., Ltd. 化合物半導体基板
JPWO2005090650A1 (ja) * 2004-03-19 2008-02-07 日鉱金属株式会社 化合物半導体基板
US7465353B2 (en) 2004-09-17 2008-12-16 Nippon Mining & Metals Co., Ltd. Method for growing epitaxial crystal
WO2007088958A1 (ja) 2006-02-02 2007-08-09 Nippon Mining & Metals Co., Ltd. 化合物半導体成長用基板およびエピタキシャル成長方法
US7745854B2 (en) 2006-02-02 2010-06-29 Nippon Mining & Metals Co., Ltd. Substrate for growing compound semiconductor and epitaxial growth method

Also Published As

Publication number Publication date
DE69501444D1 (de) 1998-02-19
EP0701008A2 (en) 1996-03-13
DE69501444T2 (de) 1998-04-23
US5647917A (en) 1997-07-15
EP0701008A3 (en) 1996-06-26
JPH0878348A (ja) 1996-03-22
EP0701008B1 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
JP3129112B2 (ja) 化合物半導体エピタキシャル成長方法とそのためのInP基板
US20020148534A2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through offset masks
US6051849A (en) Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6829270B2 (en) Nitride III-V compound semiconductor substrate, its manufacturing method, manufacturing method of a semiconductor light emitting device, and manufacturing method of a semiconductor device
US7709858B2 (en) Nitride semiconductor light emitting device
CN100533884C (zh) 半导体元件及其制造方法
KR100610396B1 (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
US20050178471A1 (en) Nitride semiconductor, semiconductor device, and method of manufacturing the same
EP0091599B1 (en) Semiconductor laser and method for manufacturing the same
US4050964A (en) Growing smooth epitaxial layers on misoriented substrates
US4764246A (en) Buried undercut mesa-like waveguide and method of making same
EP0157555B1 (en) A semiconductor laser and a method of producing the same
US4725112A (en) Buried undercut mesa-like waveguide
FR2786939A1 (fr) Laser a semi-conducteur et son procede de fabrication
JP2630264B2 (ja) 歪量子井戸半導体レーザ
EP0984536A2 (en) Semiconductor laser mirrors
EP1791171B1 (en) Epitaxial crystal growing method
JP2743348B2 (ja) エピタキシャル成長方法
Verschuren et al. Interfacet surface diffusion in selective area epitaxy of III–V semiconductors
SUGAYA et al. Fabrication of quantum wire structures on non-planer InP substrates by molecular beam epitaxy
US6633056B2 (en) Hetero-integration of dissimilar semiconductor materials
JP2563937B2 (ja) ▲iii▼−▲v▼族化合物半導体結晶基板
JP3250495B2 (ja) 半導体構造体及び半導体結晶成長方法
JP4747319B2 (ja) ヘテロエピタキシャル成長方法
CA1207423A (en) Semiconductor laser and a method of making same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 13

EXPY Cancellation because of completion of term