JP5165002B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5165002B2
JP5165002B2 JP2009553403A JP2009553403A JP5165002B2 JP 5165002 B2 JP5165002 B2 JP 5165002B2 JP 2009553403 A JP2009553403 A JP 2009553403A JP 2009553403 A JP2009553403 A JP 2009553403A JP 5165002 B2 JP5165002 B2 JP 5165002B2
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
inalgaasp
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009553403A
Other languages
English (en)
Other versions
JPWO2009101892A1 (ja
Inventor
正巳 石浦
卓也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2009553403A priority Critical patent/JP5165002B2/ja
Publication of JPWO2009101892A1 publication Critical patent/JPWO2009101892A1/ja
Application granted granted Critical
Publication of JP5165002B2 publication Critical patent/JP5165002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/0625—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in multi-section lasers
    • H01S5/06255—Controlling the frequency of the radiation
    • H01S5/06256—Controlling the frequency of the radiation with DBR-structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1206—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers having a non constant or multiplicity of periods
    • H01S5/1209—Sampled grating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3213—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities asymmetric clading layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体デバイスの製造方法に関する。
ＤＷＤＭ（Ｄｅｎｓｅ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）システムに用いられる通信用半導体レーザの発振波長を制御するためには、光導波路の温度を制御する必要がある。従来では、ＴＥＣ（温度制御装置）によってキャリアに搭載されたレーザチップの温度を制御していた。しかしながら、この場合、熱容量の大きいキャリアの温度も制御する必要があるため、大きな電力が必要であった。
そこで、レーザチップ表面に抵抗体を設ける技術が提案された。さらに、消費電力を低減するために、熱分離メサを形成し、このメサの下部に熱抵抗結晶を挿入する技術が提案された（例えば、特許文献１参照）。この熱抵抗結晶は、ＩｎＰに格子整合する四元混晶で、１μｍ以上の膜厚を得ることができ、できるだけバンドギャップが大きいものであることが好ましい。光導波路を伝播する光への影響を抑制するためである。
熱抵抗結晶として、例えば、ＩｎＡｌＡｓＰを用いることができる。特許文献２には、ＩｎＡｌＡｓＰを有する半導体素子が開示されている。ここで、ＩｎＡｌＡｓＰからなる半導体層は、比較的低温（５００℃）で成長されている。これは、高温でＩｎＡｌＡｓＰを成長させると、Ｐ抜けが懸念されるためと考えられる。
特開２００７−２７３６４４号公報 特開２０００−２１６５００号公報
本発明者等は、ＩｎＡｌＡｓＰ系の半導体層を利用した半導体デバイスの特性をさらに向上させることを検討した。本発明者等の検討によれば、ＩｎＡｌＡｓＰ系の半導体層を１μｍ以上の厚さで成長させた場合、その表面に比較的大きな凹凸が発生することを見出した。この凹凸を小さくすることは、半導体デバイスの特性向上に寄与する。
本発明は、高品質なＩｎＡｌＡｓＰ系の半導体層を１μｍ以上の厚さで成長させることが可能な半導体デバイスの製造方法を提供することを目的とする。
また、本発明は、高品質なＩｎＡｌＧａＡｓＰ系の半導体層を１μｍ以上の厚さで成長させることが可能な半導体デバイスの製造方法を提供することを目的とする。
本発明に係る半導体デバイスの製造方法は、ＩｎＰ半導体層の表面に、成長温度が６８０℃以上で厚みが１．０μｍ以上のＩｎＡｌＧａＡｓＰ層を成長させる成長工程を含み、ＩｎＡｌＧａＡｓＰのＩｎＡｌＧａにおけるＧａの組成比Ｘが０≦Ｘ≦０．０８であることを特徴とするものである。
本発明に係る半導体デバイスの製造方法においては、ＩｎＡｌＧａＡｓＰを１μｍ以上成長させる場合に、成長温度を６８０℃以上とすることにより、ミシビリティギャップの影響を抑制することができる。それにより、ＩｎＡｌＧａＡｓＰ半導体層に凹凸が形成されることを抑制することができる。その結果、高品質なＩｎＡｌＧａＡｓＰ半導体層を形成することができる。なお、６８０℃以上の高温においてはＩｎＡｌＧａＡｓＰ半導体層からのＰ抜けが懸念されるが、ＡｌとＰとの結合が強いことから、Ｐ抜けを抑制することができる。その結果、Ｐ抜けに起因する面荒れを抑制することができる。
ＩｎＡｌＧａＡｓＰ層上に、光導波路層を成長させる工程をさらに含んでいてもよい。光導波路層とＩｎＡｌＧａＡｓＰ半導体層との間には、１μｍ以上の層が介在してもよい。この場合、光導波路層を伝播する光への影響を抑制することができる。
ＩｎＡｌＧａＡｓＰ層の成長温度は、７００℃以上であってもよい。また、ＩｎＡｌＧａＡｓＰ層の成長温度は、７３０℃以上であってもよい。また、ＩｎＡｌＧａＡｓＰ層の成長温度は、７５０℃以下であってもよい。これらの場合、ミシビリティギャップの影響を抑制することができる。
ＩｎＡｌＧａＡｓＰのＧａ組成比Ｘが０であり、かつ、ＩｎＡｌにおけるＡｌの組成比Ｙは、０．０９≦Ｙ≦０．３７であってもよい。また、ＩｎＡｌＧａＡｓＰのＧａ組成比Ｘが０であり、かつ、ＡｓＰにおけるＰの組成比Ｚは、０．２０≦Ｚ≦０．８０であってもよい。
ＩｎＰ半導体層は、｛１００｝±０．０８度の面を有していてもよい。この場合、ＩｎＰ半導体層の表面における凹凸の形成が抑制され、高品質なＩｎＡｌＧａＡｓＰ半導体層を成長させることができる。
光導波路層の上に、ヒータを配置する工程をさらに含んでいてもよい。ＩｎＡｌＧａＡｓＰはＩｎＰよりも低い熱伝導率を有することから、ヒータによる発熱によって効率よく光導波路層の温度を制御することができる。
ＩｎＰ半導体層は、半導体基板上に成長されてなり、半導体基板の表面におけるエッチピット密度は、２０００個／ｃｍ２以下であってもよい。この場合、基板の欠陥が少なくなり、表面における凹凸の形成が抑制され、高品質なＩｎＡｌＧａＡｓＰ層を成長させることができるからである。
本発明によれば、ＩｎＡｌＧａＡｓＰ系の高品質な層を高温で１．０μｍ以上成長させることができる。
本発明の第１の実施の形態に係る半導体デバイスの製造方法を示す製造工程図である。 第２の実施の形態に係る光学部品の模式的断面図である。 第３の実施の形態に係る半導体レーザチップの全体構成を示す斜視図である。 （ａ）は半導体レーザチップ２００の平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。 低熱伝導率層の像を写真撮影した図である。 低熱伝導率層の像を写真撮影した図である。 低熱伝導率層の像を写真撮影した図である。 低熱伝導率層の像を写真撮影した図である。
以下、本発明を実施するための最良の形態を説明する。
（第１の実施の形態）
図１（ａ）〜図１（ｅ）は、本発明の第１の実施の形態に係る半導体デバイス１００の製造方法を示す製造工程図である。図１（ａ）〜図１（ｅ）においては、模式的な断面図が示されている。図１（ａ）に示すように、ｎ型ＩｎＰからなる半導体基板１１０（結合面は｛１００｝）上にｎ型ＩｎＰからなるバッファ層１２０を成長させる。具体的には、半導体基板１１０を加熱し、成長温度６３０℃で、０．１μｍ程度のバッファ層１２０を成長させる。なお、成長温度とは、層を成長させる際の基板温度をいう。したがって、図１（ａ）の工程においては、成長温度は、半導体基板１１０の温度のこという。
次に、図１（ｂ）に示すように、成長温度６８０℃以上で、５０Ｔｏｒｒ〜１５０Ｔｏｒｒ程度の雰囲気で、バッファ層１２０上に１．０μｍ以上の低熱伝導率層１３０を成長させる。低熱伝導率層１３０は、バッファ層１２０および後述するクラッド層１４０よりも低い熱伝導率を有する半導体層であり、ＩｎＡｌＡｓＰからなる。
次いで、図１（ｃ）に示すように、低熱伝導率層１３０上に、６３０℃の成長温度で、１．０μｍ程度のクラッド層１４０、０．３μｍ程度の光導波路層１５０および０．３μｍ程度のクラッド層１６０を順に成長させる。クラッド層１４０は、ｎ型ＩｎＰからなる。光導波路層１５０は、ｉ型ＩｎＧａＡｓＰからなる。クラッド層１６０は、ｐ型ＩｎＰからなる。
次に、図１（ｄ）に示すように、クラッド層１６０上にレジストを塗布して露光によって酸化膜マスク（図示せず）を形成し、クラッド層１６０、光導波路層１５０およびクラッド層１４０に対してエッチング処理を施す。それにより、クラッド層１６０および光導波路層１５０からなるストライプメサを形成する。
次いで、図１（ｅ）に示すように、ストライプメサの両側の領域に、ｐ型ＩｎＰからなる埋込層１７０ａおよびｎ型ＩｎＰからなる埋込層１７０ｂを成長させる。次いで、埋込層１７０ａおよび埋込層１７０ｂおよびクラッド層１６０を埋め込むように、ｐ型ＩｎＰからなる埋込層１７０ｃを成長させる。その後、埋込層１７０ｃ上に、絶縁膜１９０を設ける。その上に、薄膜抵抗体等のヒータ１８０を設ける。以上の工程により、半導体デバイス１００が完成する。
上記各成長工程においては、例えば、ＭＯＣＶＤ法を用いることができる。ガス供給源としては、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウムＴＭＡｌ）、アルシン（ＡｓＨ３）およびフォスフィン（ＰＨ３）を組み合わせて用いることができる。
また、ＩｎＡｌＡｓＰのＩｎＡｌにおけるＡｌの組成比Ｙは、０．０９≦Ｙ≦０．３７であることが好ましい。また、ＩｎＡｌＡｓＰのＡｓＰにおけるＰの組成比Ｚは、０．２０≦Ｚ≦０．８０であることが好ましい。この場合、低熱伝導率層１３０における凹凸形成の抑制に対して高い効果が得られる。
また、低熱伝導率層１３０は、ＩｎＡｌＧａＡｓＰ（ただし、Ｇａの組成比Ｘは０≦Ｘ≦０．０８の範囲）から構成されていてもよい。この場合においても、６８０℃以上の成長温度で１．０μｍ以上の高品質な低熱伝導率層１３０を形成することができる。なお、光導波路層１５０への影響を少なくするためには、低熱伝導率層１３０におけるバンドギャップを大きくする必要がある。そこで、本実施の形態においては、ＩｎＡｌＧａにおけるＧａの組成比Ｘは、Ｘ≦０．０８とする。ＩｎＡｌＧａＡｓＰは、トリエチルガリウム（ＴＥＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡｌ）、アルシン（ＡｓＨ３）およびフォスフィン（ＰＨ３）を組み合わせたガス供給源を用いたＭＯＣＶＤ法により成長させることができる。
また、光導波路層１５０と低熱伝導率層１３０との間隔は、１μｍ以上であることが好ましい。光導波路層１５０と低熱伝導率層１３０との間隔が小さいと、ＩｎＡｌＡｓＰを導波する光が増加するため、光導波路層１５０の伝播特性に悪影響が生じてしまう。
また、半導体基板１１０の表面におけるエッチピット密度（ＥＰＤ：Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）は、２０００個／ｃｍ２以下であることが好ましい。基板の欠陥が少なくなると、表面における凹凸の形成が抑制され、高品質な低熱伝導率層１３０を成長させることができるからである。
また、半導体基板１１０の結合面は｛１００｝面±０．０８度以内であることが好ましい。このように、基板面がフラットに近い表面を持つことにより、その表面における凹凸の形成が抑制され、高品質な低熱伝導率層１３０を成長させることができるからである。
（第２の実施の形態）
続いて、第２の実施の形態に係る半導体デバイス１００ａについて説明する。図２は、半導体デバイス１００ａの模式的断面図である。図２に示すように、半導体デバイス１００ａは、半導体基板１１０上に、バッファ層１２０、低熱伝導率層１３０、クラッド層１４０、光導波路層１５０およびクラッド層１６０を順に成長させた構造を有する。クラッド層１６０は、上面中央部に凸部を有している。この凸部は、光導波路層１５０の長さ方向に伸びるストライプ形状を有している。クラッド層１６０上には、絶縁層１９０が設けられている。また、クラッド層１６０の凸部上方の絶縁層１９０上に、ヒータ１８０が設けられている。
本実施の形態に係る低熱伝導率層１３０は、第１の実施の形態において図１（ｂ）の工程で示した方法により成長される。それにより、凹凸の形成が抑制された高品質な低熱伝導率層１３０を形成することができる。
（第３の実施の形態）
続いて、第３の実施の形態に係る半導体レーザチップ２００について説明する。半導体レーザチップ２００には、第１の実施の形態に係る半導体デバイス１００が組み込まれている。図３は半導体レーザチップ２００の全体構成を示す斜視図であり、図４（ａ）は半導体レーザチップ２００の平面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ線断面図である。以下、図３、図４（ａ）および図４（ｂ）を参照しつつ半導体レーザチップ２００の説明を行う。
図３、図４（ａ）および図４（ｂ）に示すように、半導体レーザチップ２００は、ＳＧ−ＤＲ（Ｓａｍｐｌｅｄ Ｇｒａｔｉｎｇ Ｄｉｓｔｒｉｂｕｔｅｄ Ｒｅｆｌｅｃｔｏｒ）領域α、ＳＧ−ＤＦＢ（Ｓａｍｐｌｅｄ Ｇｒａｔｉｎｇ Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）領域βおよびＰＣ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）領域γを順に連結させた構造を有する。
ＳＧ−ＤＲ領域αは、半導体基板１上にバッファ層１ａ、低熱伝導率層５１、下部クラッド層５ａ、光導波路層３、上部クラッド層５ｂおよび絶縁層６が順に積層され、絶縁層６上にヒータ９、電源電極１０およびグランド電極１１が積層された構造を有する。ＳＧ−ＤＦＢ領域βは、半導体基板１上にバッファ層１ａ、低熱伝導率層５１、下部クラッド層５ａ、光導波路層４、上部クラッド層５ｂ、コンタクト層７および電極８が順に積層された構造を有する。ＰＣ領域γは、半導体基板１上にバッファ層１ａ、低熱伝導率層５１、下部クラッド層５ａ、光導波路層１２、上部クラッド層５ｂ、コンタクト層１３および電極１４が順に積層された構造を有する。
ＳＧ−ＤＲ領域α、ＳＧ−ＤＦＢ領域βおよびＰＣ領域γにおける半導体基板１、バッファ層１ａ、低熱伝導率層５１、下部クラッド層５ａおよび上部クラッド層５ｂは、それぞれ一体的に形成された単一層である。光導波路層３，４，１２は、同一面上に形成され、光結合している。
ＳＧ−ＤＲ領域α側の半導体基板１、バッファ層１ａ、低熱伝導率層５１、光導波路層３、下部クラッド層５ａおよび上部クラッド層５ｂの端面には、低反射膜１５が形成されている。一方、ＰＣ領域γ側の半導体基板１、光導波路層１２、下部クラッド層５ａおよび上部クラッド層５ｂの端面には、低反射膜１６が形成されている。回折格子２は、光導波路層３，４に所定の間隔をあけて複数形成され、それによってサンプルドグレーティングが形成される。絶縁層６は、電極８と電極１４との境界にも形成されている。
半導体基板１およびバッファ層１ａは、例えば、ＩｎＰからなる。光導波路層３は、例えば、吸収端がレーザ発振波長よりも短波長側にあるＩｎＧａＡｓＰ系結晶からなり、１．３μｍ程度のＰＬ波長を有する。光導波路層４は、例えば、目的とする波長でのレーザ発振に対して利得を有するＩｎＧａＡｓＰ系結晶からなる活性層を含み、１．５７μｍ程度のＰＬ波長を有する。光導波路層１２は、光を吸収または増幅することによって出射光出力を変化させるためのＩｎＧａＡｓＰ系結晶からなり、例えば１．５７μｍ程度のＰＬ波長を有する。
光導波路層３には、ＳＧ−ＤＲセグメントが複数形成されている。本実施例においては、光導波路層３にＳＧ−ＤＲセグメントが３つ形成されている。ここで、ＳＧ−ＤＲセグメントとは、光導波路層３において回折格子２が設けられている領域と回折格子２が設けられていないスペース部とがそれぞれ１つ連続する領域である。
下部クラッド層５ａおよび上部クラッド層５ｂは、例えばＩｎＰからなり、光導波路層３，４，１２を伝播するレーザ光を閉じ込める機能を果たす。下部クラッド層５ａの下には、低熱伝導率層５１が設けられている。低熱伝導率層５１は、下部クラッド層５ａの熱伝導率よりも小さい熱伝導率を有する材料からなる。低熱伝導率層５１は、第１の実施の形態における低熱伝導率層１３０と同様の材料（ＩｎＡｌＡｓＰまたはＩｎＡｌＧａＡｓＰ）からなる。コンタクト層７，１３は、ＩｎＧａＡｓＰ系結晶からなる。絶縁層６は、ＳｉＮ，ＳｉＯ２等の絶縁体からなる保護膜である。低反射膜１５，１６は、例えばＭｇＦ２およびＴｉＯＮからなる誘電体膜からなり、０．３％以下程度の反射率を有する。
ヒータ９は、ＮｉＣｒ等からなり、絶縁層６上に形成されている。ヒータ９には、電源電極１０およびグランド電極１１が接続されている。電源電極１０、グランド電極１１、電極８，１４は、Ａｕ等の導電性材料からなる。なお、図３に示すように、ヒータ９の両側から光導波路層３の両側を通って半導体基板１にかけてメサ溝２１が光導波路層３と並行に形成されている。本実施の形態においては、メサ溝２１によって画定され、かつ光導波路層３を含むメサ半導体領域２０が半導体デバイス１００に対応する。
続いて、半導体レーザチップ２００の動作について説明する。電極８に所定の電流が供給されると、光導波路層４において光が発生する。発生した光は、光導波路層３，４を伝播しつつ繰り返し反射および増幅されてレーザ発振する。発振したレーザ光の一部は、光導波路層１２において増幅または吸収された後、低反射膜１６を通して外部に出射される。光導波路層１２における増幅率もしくは吸収率は電極１４に流す電流に応じて制御することができる。電極１４に所定の電流が供給されると、出射光出力が一定に維持される。
また、ヒータ９に電流が供給されると、その大きさに応じて各ＳＧ−ＤＲセグメントの温度が調整される。それにより、各ＳＧ−ＤＲセグメントの屈折率が変化する。その結果、光導波路層３の反射ピーク波長が変化する。以上のことから、ヒータ９に供給する電流の大きさを制御することによって、半導体レーザチップ２００の発振波長を制御することができる。
本実施例においては下部クラッド層５ａの下に低熱伝導率層５１が設けられていることから、光導波路層３と半導体基板１との間の熱抵抗が大きくなる。それにより、半導体基板１側からの熱の影響を低減することができて、ヒータ９による発熱によって効率よく光導波路層３の温度を制御することができる。したがって、半導体レーザチップ２００の発振波長の制御性が向上する。なお、低熱伝導率層５１は、ＳＧ−ＤＲ領域αのみに形成されていてもよい。
なお、本実施の形態と第１の実施の形態との関係において、半導体基板１が半導体基板１１０に対応し、バッファ層１ａがバッファ層１２０に対応し、下部クラッド層５ａがクラッド層１４０に対応し、低熱伝導率層５１が低熱伝導率層１３０に対応し、光導波路層３が光導波路層１５０に対応し、上部クラッド層５ｂがクラッド層１６０に対応し、ヒータ９がヒータ１８０に対応する。
以下、上記実施の形態に係る低熱伝導率層を成長させ、その特性を調べた。
（実施例１）
実施例１においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において１．０μｍ成長させた。
（実施例２）
実施例２においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において１．５μｍ成長させた。
（実施例３）
実施例３においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において１．８μｍ成長させた。
（実施例４）
実施例４においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において２．０μｍ成長させた。
（実施例５）
実施例５においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度７００℃において２．０μｍ成長させた。
（実施例６）
実施例６においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度７３０℃において２．０μｍ成長させた。
（実施例７）
実施例７においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度７５０℃において２．０μｍ成長させた。
（実施例８）
実施例８においては、ＩｎＰ層上に、Ｉｎ０．９１Ａｌ０．０９Ａｓ０．２０Ｐ０．８０層を、成長温度６８０℃において１．０μｍ成長させた。
（実施例９）
実施例９においては、ＩｎＰ層上に、Ｉｎ０．６３Ａｌ０．３７Ａｓ０．８０Ｐ０．２０層を、成長温度６８０℃において１．０μｍ成長させた。
（実施例１０）
実施例１０においては、ＩｎＰ基板（｛１００｝面＋０．０８度）上に、Ｉｎ０．８０Ａｌ０．２０Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において１．５μｍ成長させた。
（実施例１１）
実施例１１においては、ＩｎＰ基板（｛１００｝面−０．０８度）上に、Ｉｎ０．８０Ａｌ０．２０Ａｓ０．５０Ｐ０．５０層を、成長温度７００℃において１．５μｍ成長させた。
（実施例１２）
実施例１２においては、ＩｎＰ層上に、Ｉｎ０．７６Ｇａ０．０８Ａｌ０．１６Ａｓ０．５０Ｐ０．５０層を、成長温度６８０℃において２．０μｍ成長させた。
（比較例１）
比較例１においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６３０℃において０．５μｍ成長させた。
（比較例２）
比較例２においては、ＩｎＰ層上に、Ｉｎ０．７６Ａｌ０．２４Ａｓ０．５０Ｐ０．５０層を、成長温度６３０℃において１．０μｍ成長させた。
表１に実施例１〜１２および比較例１，２に係るＩｎＧａＡｌＡｓＰ層の成長温度および厚みを示す。
Figure 0005165002
なお、ＩｎＡｌＡｓＰ等の四元層の表面は変化しやすいことから、実施例１〜１２および比較例１，２に係る低熱伝導率層上に、さらにＩｎＰを２．０μｍさせた。
（分析）
実施例１〜１２および比較例１，２に係るＩｎＧａＡｌＡｓＰ層およびＩｎＡｌＡｓＰ層の表面を微分干渉顕微鏡で観察した。図５（ａ）〜図８（ｄ）は、観察された像を写真撮影したものである。図５（ａ）〜図８（ｄ）における写真像は、濃淡の分布が均一であるほど、表面の平坦度が高いことを示している。
まず、比較例１に係るＩｎＡｌＡｓＰ層においては、ＩｎＡｌＡｓＰの成長温度を６３０℃とした。特許文献２では５００℃にて成長させていたが、本比較例ではＩｎＰ系のデバイスで頻繁に採用されるＩｎＰの成長温度を採用している。比較例１におけるＩｎＡｌＡｓＰ層の厚さは、０．５μｍであった。比較例１によれば、図５（ａ）に示すように、ＩｎＡｌＡｓＰ層の表面に凹凸が見られなかった。
一方、比較例２は、比較例１と同じ条件において、ＩｎＡｌＡｓＰ層の厚さを１．０μｍとしたものである。比較例２においては、図５（ｂ）に示すように、ＩｎＡｌＡｓＰ層の表面に凹凸が見られた。このように、ＩｎＡｌＡｓＰ層の厚さが大きくなると、その表面に凹凸が生成してしまうことが理解できる。
これに対し、実施例１〜１１では、比較例１，２と比べて高温の条件下において、１．０μｍ以上の厚みでＩｎＡｌＡｓＰ層を成長させている。図６（ａ）〜図８（ｃ）に示すように、これら実施例１〜１１では、ＩｎＡｌＡｓＰ層の表面に凹凸が見られなかった。
実施例１〜１１の結果から明らかなように、ＩｎＡｌＡｓＰの成長温度を６８０℃以上とすることにより、その膜厚が１．０μｍ以上であっても表面の凹凸が抑制されることが理解できる。
実施例１〜１１に示すように、１．０μｍ以上の厚みを有するにもかかわらず、その表面に凹凸が認められない理由は定かではないが、ミシビリティギャップ（ｍｉｓｃｉｂｉｌｉｔｙ ｇａｐ）の範囲と成長温度との関係に起因するものではないかと考えられる。
すなわち、凹凸が生じる原因には、半導体中に不均一な混晶の成長が生じている場合が考えられる。比較例１，２の条件は不均一な混晶が成長しやすいミシビリティギャップの範囲内であり、膜厚が大きくなることで、不均一な混晶の存在に起因する凹凸が表面に現れる。一方、実施例１〜１１に示すように、高温の成長条件下では、ミシビリティギャップの範囲が小さくなることから、均一な混晶が成長し、その結果、凹凸の抑制された表面を得ることができるものと考えられる。
実施例１〜１１においては、ＩｎＡｌＡｓＰの成長について検討したが、実施例１２に示すように、ＩｎＡｌＧａＡｓＰの成長についても本発明の効果を確認した。実施例１２によれば、図８（ｄ）に示すように、その表面の凹凸が抑制されている。なお、凹凸の抑制が確認できたのは３族（ＩｎＡｌＧａ）におけるＧａ組成比Ｘが０．０８の場合であったことから、上記実施例１〜１１の結果と勘案すると、ＩｎＡｌＧａＡｓＰ（ただしＧａ組成比Ｘは０≦Ｘ≦０．０８）において、その成長温度を６８０℃以上、膜厚が１．０μｍ以上の場合、本発明は有効であると言える。
なお、実施例１〜１２は比較的高温であることから、一般にはＰ抜けによる面荒れが懸念される。しかし、実施例１〜１２から明らかなように、その表面にはＰ抜けによる面荒れも確認できない。この発見についても本実施例によって明らかとなった事項である。これは、ＡｌとＰとの結合が比較的強く、高温であってもＰが脱離し難かったのではないかと考えられる。ただし、成長温度が７５０℃を超える場合には、上記の如き強固な結合であろうと、その熱エネルギによってＰ抜けが生じやすい傾向にあるため、高品質な表面を必要とする半導体装置においては、７５０℃以下の成長温度を採用することが好ましい。
以上のことから、成長膜厚を１．０μｍ以上としても、成長温度を６８０℃以上とすることによって、高品質なＩｎＡｌＡｓＰ層またはＩｎＧａＡｌＡｓＰ層が得られた。

Claims (11)

  1. ＩｎＰ半導体層の表面に、成長温度が６８０℃以上で厚みが１．０μｍ以上のＩｎＡｌＧａＡｓＰ層を成長させる成長工程を含み、
    前記ＩｎＡｌＧａＡｓＰのＩｎＡｌＧａにおけるＧａの組成比Ｘが０≦Ｘ≦０．０８であることを特徴とする半導体デバイスの製造方法。
  2. 前記ＩｎＡｌＧａＡｓＰ層上に、光導波路層を成長させる工程をさらに含むことを特徴とする請求項１記載の半導体デバイスの製造方法。
  3. 前記光導波路層と前記ＩｎＡｌＧａＡｓＰ層との間には、１μｍ以上の層が介在することを特徴とする請求項２記載の半導体デバイスの製造方法。
  4. 前記ＩｎＡｌＧａＡｓＰ層の成長温度は、７００℃以上であることを特徴とする請求項１記載の半導体デバイスの製造方法。
  5. 前記ＩｎＡｌＧａＡｓＰ層の成長温度は、７３０℃以上であることを特徴とする請求項１記載の半導体デバイスの製造方法。
  6. 前記ＩｎＡｌＧａＡｓＰ層の成長温度は、７５０℃以下であることを特徴とする請求項１記載の半導体デバイスの製造方法。
  7. 前記ＩｎＡｌＧａＡｓＰのＧａの組成比Ｘは０であり、かつ、ＩｎＡｌにおけるＡｌの組成比Ｙは、０．０９≦Ｙ≦０．３７であることを特徴とする請求項１記載の半導体デバイスの製造方法。
  8. 前記ＩｎＡｌＧａＡｓＰのＧａの組成比Ｘは０であり、かつ、ＡｓＰにおけるＰの組成比Ｚは、０．２０≦Ｚ≦０．８０であることを特徴とする請求項１記載の半導体デバイスの製造方法。
  9. 前記ＩｎＰ半導体層は、｛１００｝±０．０８度の面を有することを特徴とする請求項１記載の半導体デバイスの製造方法。
  10. 前記光導波路層の上に、ヒータを配置する工程をさらに含むことを特徴とする請求項２記載の半導体デバイスの製造方法。
  11. 前記ＩｎＰ半導体層は、半導体基板上に成長されてなり、前記半導体基板の表面におけるエッチピット密度は、２０００個／ｃｍ２以下であることを特徴とする請求項１記載の半導体デバイスの製造方法。
JP2009553403A 2008-02-13 2009-02-05 半導体デバイスの製造方法 Active JP5165002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009553403A JP5165002B2 (ja) 2008-02-13 2009-02-05 半導体デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008031980 2008-02-13
JP2008031980 2008-02-13
JP2009553403A JP5165002B2 (ja) 2008-02-13 2009-02-05 半導体デバイスの製造方法
PCT/JP2009/051960 WO2009101892A1 (ja) 2008-02-13 2009-02-05 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009101892A1 JPWO2009101892A1 (ja) 2011-06-09
JP5165002B2 true JP5165002B2 (ja) 2013-03-21

Family

ID=40956924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553403A Active JP5165002B2 (ja) 2008-02-13 2009-02-05 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US20100297796A1 (ja)
JP (1) JP5165002B2 (ja)
WO (1) WO2009101892A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170750A (ja) * 2014-03-07 2015-09-28 住友電気工業株式会社 光半導体素子及び光半導体素子の製造方法
US11374380B2 (en) * 2017-12-15 2022-06-28 Horiba, Ltd. Semiconductor laser

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065263A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd 半導体レーザ及びその製造方法
JP2000216500A (ja) * 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2004319760A (ja) * 2003-04-16 2004-11-11 Hitachi Ltd 化合物半導体素子及びそれを用いた半導体モジュール
JP2007273644A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 光半導体装置、レーザチップおよびレーザモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129112B2 (ja) * 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板
JPH0936494A (ja) * 1995-07-21 1997-02-07 Fujitsu Ltd 化合物半導体装置の製造方法
US6614821B1 (en) * 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
US7058246B2 (en) * 2001-10-09 2006-06-06 Infinera Corporation Transmitter photonic integrated circuit (TxPIC) chip with enhanced power and yield without on-chip amplification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065263A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd 半導体レーザ及びその製造方法
JP2000216500A (ja) * 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2004319760A (ja) * 2003-04-16 2004-11-11 Hitachi Ltd 化合物半導体素子及びそれを用いた半導体モジュール
JP2007273644A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 光半導体装置、レーザチップおよびレーザモジュール

Also Published As

Publication number Publication date
JPWO2009101892A1 (ja) 2011-06-09
US20100297796A1 (en) 2010-11-25
WO2009101892A1 (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
KR100406865B1 (ko) 선택 영역 성장법을 이용한 2중 코아 스폿 사이즈 변환기및 그 제조방법
JP5280614B2 (ja) 単一のステップｍｏｃｖｄによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス
JP4249222B2 (ja) 半導体光素子及びその製造方法
JP2010157691A (ja) 光半導体装置
KR20150097306A (ko) 실리콘 기판 상에 반도체 광증폭기와 통합 형성된 양자점 레이저 소자
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
JP4534985B2 (ja) 導波路型光デバイスおよびその製造方法
Aihara et al. Lateral current injection membrane buried heterostructure lasers integrated on 200-nm-thick Si waveguide
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
US6678302B2 (en) Semiconductor device and manufacturing method thereof
JP5165002B2 (ja) 半導体デバイスの製造方法
JPS58216486A (ja) 半導体レ−ザおよびその製造方法
US7711229B2 (en) Optical integrated device and manufacturing method thereof
KR100738530B1 (ko) 광 모드 변환기를 구비한 반도체 레이저 및 그 제조방법
JP2005286192A (ja) 光集積素子
JP2010165759A (ja) 集積光デバイスの製造方法
US6432735B1 (en) High power single mode laser and method of fabrication
JP2006091880A (ja) アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法
JP3816924B2 (ja) 半導体導波型光制御素子
JP4953392B2 (ja) 光半導体装置
JP4457578B2 (ja) 半導体光素子を製造する方法、及び半導体光素子
JP3879604B2 (ja) 半導体多層基板および半導体多層膜の製造方法
JP4239746B2 (ja) 光導波路およびその製造方法
JP2018006770A (ja) 半導体装置の製造方法、半導体装置
JP3363511B2 (ja) 光増幅素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5165002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250