JP2015170750A - 光半導体素子及び光半導体素子の製造方法 - Google Patents

Abstract

【課題】空隙が設けられた場合であっても、光導波路層の温度制御が好適に行われる光半導体素子及び光半導体素子の製造方法を提供する。
【解決手段】光半導体素子１は、半導体基板１１と、光導波路を構成する光導波路層２３と、光導波路層２３と半導体基板１１との間に配置され、半導体基板１１よりも熱伝導率が低い、複数の島状半導体中間層２１と、を備える。光半導体素子１には、半導体基板１１と光導波路層２３との間であって、複数の島状半導体中間層２１同士の間に空隙Ｓが形成される。
【選択図】図１

Description

本発明は、光半導体素子及び光半導体素子の製造方法に関する。

波長可変半導体レーザ等の光半導体素子は、半導体結晶からなる光導波路層を有している。半導体結晶の屈折率は、温度によって変化する性質を有する。このため、光導波路層上又はその周辺に設けられた抵抗素子等の熱源を用いることにより、光導波路層の温度は制御される。これによって、光導波路層の波長特性が制御され得る。

光導波路層に加えられた熱が基板等に伝わり、光導波路層の温度制御を効率よく行うことが困難な場合がある。そこで、例えば光導波路層下にＡｌＧａＩｎＰからなり、光導波路層の熱伝導率よりも低い熱伝導率を有する半導体中間層を設ける、又は光導波路層と基板との間の一部に空隙を設けることによって、光導波路層の温度制御を好適に行う技術が知られている（例えば特許文献１、２参照）。

特開２００７−２７３６４４号公報 特開２０１２−１７４９３８号公報

光導波路層から基板等への伝熱を抑制するためには、特許文献２に記載されるように、光導波路層と基板との間の一部に空隙を設けることが好ましい。この場合、光導波路層を支持する柱を設ける必要があるが、特許文献２における柱の材料は基板の材料と同一であるため、柱を介して光導波路層から基板等へ伝熱する。

本発明は、空隙が設けられた場合であっても、光導波路層の温度制御が好適に行われる光半導体素子及び光半導体素子の製造方法を提供することを目的とする。

本発明の一側面に係る光半導体素子は、半導体基板と、光導波路を構成する光導波路層と、前記半導体基板と前記光導波路層との間に配置され、前記半導体基板よりも熱伝導率が低い、複数の島状半導体中間層と、を備え、前記半導体基板と前記光導波路層との間であって、前記複数の島状半導体中間層同士の間に空隙が形成される。

また、本発明の一側面に係る光半導体素子の製造方法は、半導体基板上に、光導波路を構成する光導波路層を有する半導体層と、前記半導体基板と前記半導体層との間に配置され、前記半導体基板よりも熱伝導率が低い半導体中間層と、を形成する工程と、前記半導体層及び前記半導体中間層をエッチングすることによって、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝を形成すると共に、前記半導体基板と前記半導体層との間に位置し、前記第１溝と前記第２溝との間隔が狭い第１領域と、前記間隔が広い第２領域とを有する帯状半導体中間層を形成する工程と、前記第１溝及び前記第２溝を介したエッチングにより、少なくとも前記第２領域の一部を残存させるように前記帯状半導体中間層の一部を除去する工程と、を備え、前記帯状半導体中間層を形成する工程では、前記光導波路層は前記第１溝及び前記第２溝の間に位置する。

本発明によれば、空隙が設けられた場合であっても、光導波路層の温度制御が好適に行われる光半導体素子及び光半導体素子の製造方法が提供され得る。

第１実施形態に係る光半導体素子を示す図である。 図１の光半導体素子のＩＩ−ＩＩ断面を示す断面図である。 第１実施形態に係る光半導体素子の製造方法における各工程の断面図である。 第１実施形態に係る光半導体素子の製造方法における各工程の図である。 第１実施形態に係る光半導体素子の製造方法における各工程の図である。 第１実施形態に係る光半導体素子の製造方法における各工程の図である。 第２実施形態に係る光半導体素子を示す図である。 エッチングパターンの一例を示す平面図である。

［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。

本願発明の一実施形態は、半導体基板と、光導波路を構成する光導波路層と、前記半導体基板と前記光導波路層との間に配置され、前記半導体基板よりも熱伝導率が低い、複数の島状半導体中間層と、を備え、前記半導体基板と前記光導波路層との間であって、前記複数の島状半導体中間層同士の間に空隙が形成される光半導体素子である。

この光半導体素子では、半導体基板と光導波路層との間には、半導体基板の熱伝導率よりも低い熱伝導率を有する複数の島状半導体中間層が設けられると共に、空隙が形成されている。このような構成により、光導波路層から半導体基板に伝熱しにくくなるため、空隙が設けられた場合であっても、光導波路層の温度制御が好適に行われる。

前記光導波路層を有する半導体層上に設けられるヒータと、前記半導体層と前記ヒータとの間に設けられる絶縁膜と、前記絶縁膜上に設けられ、前記ヒータに接続される配線と、を更に備え、前記ヒータは、前記空隙上に位置し、前記配線は、前記複数の島状半導体中間層の少なくとも一つの上に位置してもよい。この場合、ヒータによって光導波路層に与えられた熱が半導体基板に伝達しにくくなり、光導波路層の温度制御が一層好適に行われる。また、半導体層とヒータ及び配線との短絡を防ぐことができる。

前記半導体層は、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝の間に設けられ、メサ構造を有し、前記複数の島状半導体中間層は、前記第１溝及び前記第２溝の間に配置されてもよい。この場合、光導波路層の電流密度が増大することによって、光半導体素子の発光効率が向上する。

前記空隙が形成される位置における前記第１溝と前記第２溝との間隔は、前記複数の島状半導体中間層が配置される位置における前記第１溝と前記第２溝との間隔よりも狭くてもよい。この場合、第１溝及び第２溝を窓として半導体中間層をエッチングすることによって、複数の島状半導体中間層を容易に形成することができる。

前記半導体基板は、ＩｎＰを含み、前記複数の島状半導体中間層は、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、及びＩｎＧａＡｌＡｓＰのうち少なくとも一つを含んでもよい。

また、本願発明の一実施形態は、半導体基板上に、光導波路を構成する光導波路層を有する半導体層と、前記半導体基板と前記半導体層との間に配置され、前記半導体基板よりも熱伝導率が低い半導体中間層と、を形成する工程と、前記半導体層及び前記半導体中間層をエッチングすることによって、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝を形成する工程と、前記第１溝及び前記第２溝を介したエッチングにより、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝を形成すると共に、前記半導体基板と前記半導体層との間に位置し、前記第１溝と前記第２溝との間隔が狭い第１領域と、前記間隔が広い第２領域とを有する帯状半導体中間層を形成する工程と、前記第１溝及び前記第２溝を介したエッチングにより、少なくとも前記第２領域の一部を残存させるように前記帯状半導体中間層の一部を除去する工程と、を備え、前記帯状半導体中間層を形成する工程では、前記光導波路層は前記第１溝及び前記第２溝の間に位置する、光半導体素子の製造方法である。

この製造方法では、光導波路層を形成する前に、半導体基板と光導波路層を有する半導体層との間に空隙が形成されない。これにより、光導波路層を形成する際の下地のばらつきが抑制される。したがって、光導波路層の品質のばらつきを抑制できる。また、半導体基板と半導体層との間における帯状半導体中間層の一部は、少なくとも第２領域の一部が残存するように、第１溝及び第２溝を介したエッチングにより除去される。これにより、帯状半導体中間層における第１領域の一部又は全てと、第２領域の一部とが除去され、半導体基板と半導体層との間には空隙が形成される。したがって、光導波路層から半導体基板に伝熱しにくくなるため、光導波路層の温度制御が好適に行われる。

また、前記半導体基板は、ＩｎＰを含み、前記複数の島状半導体中間層は、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、及びＩｎＧａＡｌＡｓＰのうち少なくとも一つを含んでもよい。

［本願発明の実施形態の詳細］

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１（ａ）は、第１実施形態に係る光半導体素子の平面図である。図１（ｂ）は、図１（ａ）のＩｂ−Ｉｂ線断面図である。図２は、図１（ａ）の光半導体素子のＩＩ−ＩＩ断面を示す断面図である。

図１（ａ）及び図１（ｂ）に示されるように、光半導体素子１は、例えばＴＤＡ（Tunable Distributed Amplification）型の波長可変半導体レーザである。光半導体素子１は、例えば半導体基板１１上に、光吸収領域２、異なる反射器間長を有するＣＳＧ−ＤＢＲ（Chirped Sampled Grating Distributed Reflector）領域３、位相調整機能を有するＴＤＡ−ＤＦＢ（Tunable Distributed Amplification Distributed Feedback）領域４、及びＳＯＡ（Semiconductor Optical Amplifier）領域５を有する。半導体基板１１は、例えばＩｎＰを含むｎ型の半導体基板である。

光吸収領域２、ＣＳＧ−ＤＢＲ領域３、ＴＤＡ−ＤＦＢ領域４、及びＳＯＡ領域５は、半導体基板１１上に、一体的になるように形成され得る。光吸収領域２、ＣＳＧ−ＤＢＲ領域３、ＴＤＡ−ＤＦＢ領域４、及びＳＯＡ領域５は、半導体基板１１上の主面における一方向に沿って順に連結されている。当該一方向は、光半導体素子１が発振する光の伝播方向（以下、単に光の伝播方向Ｄとする。）である。半導体基板１１の光吸収領域２等が形成されていない裏面には、金属等の導電性材料を有する裏面電極６が設けられる。裏面電極６は、例えばＮｉ層／ＡｕＧｅ層／Ａｕ層を有し得る。

光吸収領域２は、光半導体素子１の光吸収領域として機能する。光吸収領域２は、図１（ｂ）に示されるように、半導体中間層１２、クラッド層１３、光吸収層１４、クラッド層１５、コンタクト層１６、及び電極１７が順に積層された構造を有する。光の伝播方向Ｄにおける光吸収領域２の長さは、例えば、６００μｍ程度である。

半導体中間層１２は、半導体基板１１の熱伝導率よりも低い熱伝導率を有する層である。半導体中間層１２は、例えばＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、及びＩｎＧａＡｌＡｓＰのうち少なくとも一つを含む。例えば、半導体基板１１がＩｎＰ基板であり、半導体中間層１２がＩｎＡｌＡｓＰ又はＩｎＧａＡｌＡｓＰ層である場合、半導体基板１１の熱伝導率は６９Ｗ／ｍＫであり、半導体中間層１２の熱伝導率は９Ｗ／ｍＫである。本実施形態における半導体中間層１２は、ＩｎＡｌＡｓＰの単層であるが、例えばＩｎＡｌＡｓＰ層／ＩｎＧａＡｌＡｓ層等の積層構造を有し得る。

クラッド層１３及びクラッド層１５は、光吸収層１４、後述する活性層３１、及び後述する光導波路層２３，３５の内部に光を閉じ込める層である。クラッド層１３は例えばｎ型であると共にＩｎＰを含み得る。クラッド層１５は例えばｐ型であると共にＩｎＰを含み得る。

光吸収層１４は、光半導体素子１が発振する光の波長に対して吸収特性を有する材料を含み得る。半導体中間層１２は、例えば量子井戸構造を有し得る。量子井戸構造としては、例えばＩｎＧａＡｓＰの井戸層及びＩｎＧａＡｓＰの障壁層が交互に積層された構造が適用され得る。コンタクト層１６は、ＩｎＧａＡｓＰによって構成され得る。電極１７は、金属等の導電性材料を有する。電極１７は、例えばＮｉ層／ＡｕＧｅ層／Ａｕ層を有し得る。電極１７は、例えば接地電位（ＧＮＤ）を有する。

ＣＳＧ−ＤＢＲ領域３は、光半導体素子１の反射領域として機能する。図１（ｂ）及び図２に示されるように、ＣＳＧ−ＤＢＲ領域３は、複数の島状半導体中間層２１、光導波路層２３を有する半導体積層体２２、及び絶縁膜２４が順に積層された構造を有する。半導体積層体２２は、クラッド層１３と、クラッド層１５と、クラッド層１３及びクラッド層１５の間に位置する光導波路層２３とを備え得る半導体層でよい。ＣＳＧ−ＤＢＲ領域３において、複数の島状半導体中間層２１同士の間かつ半導体基板１１及び半導体積層体２２の間には、空隙Ｓが形成される。

複数の島状半導体中間層２１は、光導波路層２３を有する半導体積層体２２を支持する柱として機能する。複数の島状半導体中間層２１は、半導体基板１１と半導体積層体２２との間に配置され得る。複数の島状半導体中間層２１は、複数の島状半導体中間層２１は、半導体中間層１２と同様の構成及び特性を有する層である。つまり、複数の島状半導体中間層２１は、半導体基板１１の熱伝導率よりも低い熱伝導率を有する層である。複数の島状半導体中間層２１は、光の伝播方向Ｄに沿って、半導体基板１１上に設けられ得る。

図１（ａ）及び図１（ｂ）に示されるように、半導体積層体２２は、複数の島状半導体中間層２１上に設けられる。半導体積層体２２は、図１（ａ）及び図２に示されるように、光の伝播方向Ｄに沿って形成される第１溝２５及び第２溝２６の間に位置する。したがって、半導体積層体２２は、メサ構造を有し得る。複数の島状半導体中間層２１は、第１溝２５及び第２溝２６の間に配置される。半導体積層体２２の積層方向（半導体層の厚さ方向）から見て、空隙Ｓが形成される位置における第１溝２５と第２溝２６との間隔は、複数の島状半導体中間層２１が配置される位置における第１溝２５と第２溝２６との間隔よりも狭くてもよい。第１溝２５及び第２溝２６によって空間が形成されていてもよい。第１溝２５及び第２溝２６には、樹脂等が充填されていてもよい。

半導体積層体２２に含まれる光導波路層２３は、光導波路を構成し、光半導体素子１が発振する光を伝送する機能を有する層である。光導波路層２３は、例えばＩｎＧａＡｓＰ等を含む量子井戸構造を有し得る。光導波路層２３は、複数の島状半導体中間層２１上に設けられる。光導波路層２３は、光の伝播方向Ｄに沿って延在する。光導波路層２３が延在する方向に沿って、第１溝２５及び第２溝２６が形成される。半導体積層体２２の積層方向から見て、光導波路層２３は、第１溝２５及び第２溝２６との間に位置する。絶縁膜２４は、例えば窒化ケイ素等の絶縁性材料を含む層である。

ＣＳＧ−ＤＢＲ領域３における複数の島状半導体中間層２１上には、クラッド層１３内の一部に設けられた回折格子２７と、絶縁膜２４上に設けられた配線２８，２９ａ〜２９ｃの何れかと、が設けられ得る。回折格子２７は、例えばクラッド層１３内に埋め込み形成され得る。回折格子２７は、クラッド層１３とは異なる屈折率を有する材料を含み得る。例えば、クラッド層１３がＩｎＰを含む場合、回折格子２７を構成する材料はＩｎＧａＡｓＰであってもよい。配線２８，２９ａ〜２９ｃは、金属等の導電性材料を有する。配線２８，２９ａ〜２９ｃは、例えばＮｉ層／ＡｕＧｅ層／Ａｕ層を有し得る。配線２８は、例えばＧＮＤに接続される。配線２９ａ〜２９ｃの各々は、対応する電源ＰＷ１〜ＰＷ３に接続され得る。

ＣＳＧ−ＤＢＲ領域３における空隙Ｓ上及び半導体積層体２２上には、抵抗素子３０（ヒータ）が設けられ得る。抵抗素子３０は、電気が流れることによって発熱する機能を有する。抵抗素子３０が発生した熱を用いて、光導波路層２３の温度を調整する。抵抗素子３０は、配線２８，２９ａ〜２９ｃよりも抵抗が高い導電層である。抵抗素子３０は、例えばＮｉＣｒを含む。この場合、抵抗素子３０は絶縁膜２４上に設けられる。

ＴＤＡ−ＤＦＢ領域４は、光半導体素子１の波長制御領域として機能する。ＴＤＡ−ＤＦＢ領域４は、例えば光の伝播方向Ｄに沿って交互に配置された発光領域及び波長制御領域を備える。図１（ｂ）に示されるように、半導体基板１１上における発光領域は、複数の島状半導体中間層２１、クラッド層１３、活性層３１、クラッド層１５、コンタクト層３２及び電極３３が順に積層された構造を有する。発光領域におけるクラッド層１３内の一部には回折格子３４が設けられる。

活性層３１は、電流注入により利得を得ることのできる半導体層である。活性層３１は、例えばＩｎＧａＡｓＰ等を含む量子井戸構造を有し得る。活性層３１は、光吸収層１４の形成と同時に形成可能である。コンタクト層３２及び電極３３は、それぞれコンタクト層１６及び電極１７と同一の構成及び特性を有し得る。電極３３は、例えば電源に接続される。

図１（ｂ）に示されるように、半導体基板１１上における波長制御領域は、クラッド層１３、光導波路層３５、クラッド層１５、絶縁膜３６及び抵抗素子３７が順に積層された構造を有する。波長制御領域におけるクラッド層１３内の一部には、回折格子３４が設けられている。波長制御領域における半導体基板１１及びクラッド層１３の間には、空隙Ｓが形成される。

光導波路層３５は、光半導体素子１が発振する光を伝送する機能を有する層である。光導波路層３５は、例えばＩｎＧａＡｓＰ等を含む量子井戸構造を有し得る。光導波路層３５は、図１（ａ）及び図２に示されるように、光の伝播方向Ｄに沿って形成される第３溝３８及び第４溝３９の間に位置する。光導波路層３５は、ＣＳＧ−ＤＢＲ領域３の光導波路層２３と同時に形成可能である。回折格子３４は回折格子２７と同一の構成及び特性を有し得る。絶縁膜３６は絶縁膜２４と同一の絶縁膜でもよい。抵抗素子３７は、例えば抵抗素子３０と同一の導電層から形成される。抵抗素子３７は、例えばＧＮＤ及び電源ＰＷ４に接続される。

ＳＯＡ領域５は、光半導体素子１の増幅領域として機能する。ＳＯＡ領域５は、半導体中間層１２、クラッド層１３、光増幅層４１、クラッド層１５、コンタクト層４２及び電極４３が順に積層された構造を有する。光の伝播方向ＤにおけるＳＯＡ領域５の長さは、例えば、６００μｍ程度である。

光増幅層４１は、光半導体素子１が発振する光を増幅する機能を有する層である。光増幅層４１は、例えばＩｎＧａＡｓＰ等を含む量子井戸構造を有し得る。光増幅層４１は、活性層３１の形成と同時に形成可能である。コンタクト層４２及び電極４３は、それぞれコンタクト層３２及び電極３３と同一の構成及び特性を有し得る。電極４３は、例えば電源に接続される。

光吸収領域２の光吸収層１４と、ＣＳＧ−ＤＢＲ領域３の光導波路層２３と、ＴＤＡ−ＤＦＢ領域４の活性層３１及び光導波路層３５と、ＳＯＡ領域５の光増幅層４１とは、互いに光結合され得る。光吸収領域２側の端面には、反射膜が形成され得る。ＳＯＡ領域５側の端面には、１．０％以下の反射率を有するＡＲ膜が形成され得る。

続いて、光半導体素子１の動作について説明する。まず、電極３３に所定の電流を供給することにより、活性層３１の温度を所定の値に制御する。これにより、ＴＤＡ−ＤＦＢ領域４の利得スペクトルを制御する。例えば、抵抗素子３７に電流を供給することにより、ＣＳＧ−ＤＢＲ領域３の光導波路層３５の屈折率を変化させる。

ＣＳＧ−ＤＢＲ領域３の電源ＰＷ１〜ＰＷ３を制御することによって、抵抗素子３０毎の温度を制御する。これにより、ＣＳＧ−ＤＢＲ領域３の光導波路層２３の屈折率を変化させ、ＣＳＧ−ＤＢＲ領域３の反射スペクトルを制御する。これらの利得スペクトルと反射スペクトルとを重ね合わせることによって、光半導体素子１が発振する光の波長を選択する。電極４３に電流を供給することによって、光増幅層４１に利得を与える。これにより、光半導体素子１が発振する光が増幅され、ＳＯＡ領域５の端面から外部に出力される。

ＣＳＧ−ＤＢＲ領域３の光導波路層２３の屈折率を変化させる手段として、キャリア効果、熱光学効果、電圧効果などを用いることができる。本実施形態においては、熱光学効果を用いている。本実施形態に係る光半導体素子１では、光導波路層２３の下部に空隙Ｓが設けられる。空隙Ｓによって、半導体基板１１及び光導波路層２３は物理的に分離される。これにより、抵抗素子３０にて発生する熱が空隙Ｓよりも下方に位置する半導体基板１１へ伝わりにくくなる。

本実施形態では、半導体基板１１と光導波路層２３との間には、半導体基板１１の熱伝導率よりも低い熱伝導率を有する複数の島状半導体中間層２１が設けられると共に、空隙Ｓが形成されている。このような構成により、光導波路層２３から半導体基板１１に伝熱しにくくなるため、空隙Ｓが設けられた場合であっても、光導波路層２３の温度制御が好適に行われる。

光半導体素子１は、光導波路層２３を有する半導体積層体２２上に設けられる抵抗素子３０と、半導体積層体２２と抵抗素子３０との間に設けられた絶縁膜２４と、絶縁膜２４上に設けられ、複数の抵抗素子３０を接続する配線２８，２９ａ〜２９ｃと、を備え、抵抗素子３０は空隙Ｓ上に位置し、配線２８，２９ａ〜２９ｃは複数の島状半導体中間層２１の少なくとも一つの上に位置してもよい。この場合、抵抗素子３０によって光導波路層２３に与えられた熱が半導体基板１１に伝達しにくくなり、光導波路層２３の温度制御が一層好適に行われる。また、半導体積層体２２と抵抗素子３０及び配線２８，２９ａ〜２９ｃとの短絡を防ぐことができる。

半導体積層体２２は、光の伝播方向Ｄに沿って延在する第１溝２５及び第２溝２６の間に設けられ、メサ構造を有し、複数の島状半導体中間層２１は、第１溝２５及び第２溝２６の間に配置してもよい。この場合、光導波路層２３の電流密度が増大することによって、光半導体素子１の発光効率が向上する。

半導体積層体２２の積層方向から見て、空隙Ｓが形成される位置における第１溝２５と第２溝２６との間隔は、複数の島状半導体中間層２１が配置される位置における第１溝２５と第２溝２６との間隔よりも狭くてもよい。この場合、第１溝２５及び第２溝２６を窓として半導体中間層１２をエッチングすることによって、複数の島状半導体中間層２１を容易に形成することができる。

図３〜図６は、第１実施形態に係る光半導体素子の製造方法の各工程における断面図である。光半導体素子１のＣＳＧ−ＤＢＲ領域３は、例えば以下のように製造される。

図３（ａ）に示されるように、ＩｎＰを含む半導体基板１１の主面上に、例えばエピタキシャル成長法によって半導体中間層５０、第１層５１、及び第２層５２を順に形成する。半導体中間層５０は、例えば約１μｍの膜厚を有するＩｎＧａＡｓＰ層である。第１層５１は、例えば約０．５μｍの膜厚を有するｎ型ＩｎＰ層である。第２層５２は、例えば約０．１μｍの膜厚を有するＩｎＧａＡｓＰ層である。第２層５２形成後に、例えば電子ビームを用いたフォトリソグラフィー法により第２層５２を部分的にエッチングすることによって、第２層５２の一部に回折格子２７（図１（ｂ）参照）を形成する。

次に、図３（ｂ）に示されるように、回折格子２７を形成した後に、ｎ型のＩｎＰ層である第３層５３を形成する。これによって、回折格子２７を第１層５１及び第３層５３内に埋め込む構造が形成される。光半導体素子１の利得領域となる部分に酸化ケイ素膜等のマスクを形成する。マスク形成後、例えばエピタキシャル成長法によって第３層５３上に第４層５４及び第５層５５を形成する。第４層５４は、例えばＩｎＧａＡｓＰ層である。第５層５５は、例えばｐ型のＩｎＰ層である。

次に、図３（ｃ）に示されるように、第１層５１の一部が露出するように、第１層５１〜第５層５５をエッチングする。これにより、残存した第１層５１、回折格子２７、及び第３層５３を含むクラッド層１３が形成される。残存した第４層５４を含む光導波路層２３が形成される。

次に、図３（ｄ）に示されるように、クラッド層１３及び光導波路層２３を埋め込むように、ｐ型ＩｎＰ層である第６層５６を形成する。これによって、光導波路層２３を有する半導体積層体５７が形成される。光導波路層２３を形成した後、第５層５５上に酸化ケイ素膜等のマスクを形成した後、利得領域となる部分に活性層等を形成する。

次に、図４（ａ）〜（ｃ）に示されるように、第６層５６上に絶縁膜２４を設けた後、半導体中間層５０、半導体積層体５７、及び絶縁膜２４をエッチングする。これにより、光導波路層２３の延在方向（以下、光の伝播方向Ｄとする。）に沿って第１溝２５及び第２溝２６を形成する。第１溝２５及び第２溝２６の間には、メサ構造を有する半導体積層体２２と、帯状半導体中間層５８とが位置する。帯状半導体中間層５８は、光の伝播方向Ｄに沿って延在する。半導体積層体２２は、クラッド層１３と、光導波路層２３と、第５層５５の一部及び第６層５６の一部を含むクラッド層１５と、を含む。

帯状半導体中間層５８は、第１溝２５及び第２溝２６の間隔が狭い第１領域５８ａと、第１溝２５及び第２溝２６の間隔が広い第２領域５８ｂとを備える。第１領域５８ａ及び第２領域５８ｂは、光の伝播方向Ｄに沿って交互に形成される。図４（ｂ）及び図４（ｃ）に示されるように、少なくとも帯状半導体中間層５８の側面５８ｃが露出するまでエッチングが行われる。第１溝２５の幅２５ａ及び第２溝２６の幅２５ｂは、例えば３〜８μｍである。

第１領域５８ａにおける第１溝２５及び第２溝２６の間隔は、第１領域５８ａの幅５８ａ１に相当する。第２領域５８ｂにおける第１溝２５及び第２溝２６の間隔は、第２領域５８ｂの幅５８ｂ１に相当する。本実施形態では、第１領域５８ａの幅５８ａ１は例えば１０μｍであり、第２領域５８ｂの幅５８ｂ１は例えば３０μｍである。半導体積層体２２の積層方向から見て、空隙Ｓを形成するための位置における第１溝２５と第２溝２６との間隔は、後述する複数の島状半導体中間層２１を配置するための位置における第１溝２５と第２溝２６との間隔よりも狭くなるように、第１溝２５及び第２溝２６が形成される。

次に、図５（ａ）〜（ｃ）に示されるように、第１溝２５及び第２溝２６を介したエッチングにより帯状半導体中間層５８の一部を除去する。例えば、帯状半導体中間層５８の幅方向におけるエッチングレートを５μｍ／ｍｉｎとし、Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１：１の比率に調製したエッチャントを用いて、帯状半導体中間層５８を約７０秒ウェットエッチングする。このとき、半導体積層体５７におけるエッチングレートは５０ｎｍ／ｍｉｎ以下である。上記エッチャントが用いられた場合、半導体積層体５７に対する帯状半導体中間層５８のエッチングの選択比（エッチングレート）は、非常に大きい。このため、ほぼ帯状半導体中間層５８のみを等方的にエッチング（選択エッチング）することができる。当該選択エッチングにより、第１領域５８ａを除去すると共に、第２領域５８ｂの一部を残存させる。これにより、半導体基板１１と半導体積層体２２との間に、複数の島状半導体中間層２１及び空隙Ｓを光の伝播方向Ｄに沿って交互に形成する。

複数の島状半導体中間層２１は、第２領域５８ｂから形成され、半導体積層体２２の積層方向から見て、六角形状を有する。半導体積層体２２の積層方向から見た複数の島状半導体中間層２１の形状は、例えば矩形状、多角形状、円形状、楕円形状を有してもよい。空隙Ｓは第１領域５８ａが除去された領域に形成される。

次に、図６（ａ）〜（ｃ）に示されるように、絶縁膜２４上に抵抗素子３０を設けた後、抵抗素子３０に接続される配線２８，２９ａ〜２９ｃを設ける。抵抗素子３０及び配線２８，２９ａ〜２９ｃは、例えば第１溝２５及び第２溝２６が樹脂によって埋められた後に形成される。当該樹脂は、抵抗素子３０及び配線２８，２９ａ〜２９ｃが形成された後に除去される。このように、第１領域５８ａより間隔が広い第２領域５８ｂに抵抗素子３０に接続される配線２８，２９ａ〜２９ｃを設けることで、島状半導体中間層２１上に配線２８，２９ａ〜２９ｃを設けることができる。これにより、第１領域５８ａ上に配線２８，２９ａ〜２９ｃを設けるよりも、光半導体素子１の強度が向上する。したがって、光導波路層２３，３５の歪を抑制することができる。以上により、光半導体素子１のＣＳＧ−ＤＢＲ領域３を形成する。

本実施形態では、図５（ａ）〜（ｃ）に示されるように、選択エッチングにより第１領域５８ａは完全に除去されているが、第１領域５８ａの一部は残存していてもよい。この場合、半導体積層体２２の積層方向から見て、第１溝２５及び第２溝２６の間に設けられ、帯状半導体中間層５８よりも面積の小さい帯状半導体中間層が形成される。この場合、複数の島状半導体中間層２１が形成されなくてもよい。半導体積層体２２と半導体基板１１との間の一部の領域に、空隙Ｓが形成されていればよい。第１領域５８ａの一部が完全に除去されていてもよい。

本実施形態の製造方法では、光導波路層２３を形成する前に、半導体基板１１と光導波路層２３を有する半導体積層体２２との間には空隙Ｓが形成されない。これにより、光導波路層２３を形成する際の下地のばらつきが抑制される。したがって、光導波路層２３の品質のばらつきを抑制できる。また、半導体基板１１と半導体積層体２２との間における帯状半導体中間層５８の一部は、少なくとも第２領域５８ｂの一部が残存するように、第１溝２５及び第２溝２６を介したエッチングにより除去される。これにより、帯状半導体中間層５８における第１領域５８ａの一部又は全てと、第２領域５８ｂの一部とが除去され、半導体基板１１と半導体積層体２２との間には空隙Ｓが形成される。したがって、光導波路層２３から半導体基板１１に伝熱しにくくなるため、光導波路層２３の温度制御が好適に行われる。

第１溝２５及び第２溝２６を形成する工程において、半導体積層体２２の積層方向から見て、空隙Ｓを形成するための位置における第１溝２５と第２溝２６との間隔が、複数の島状半導体中間層２１を配置するための位置における第１溝２５と第２溝２６との間隔よりも狭くなるように、第１溝２５及び第２溝２６が形成されてもよい。この場合、第１溝２５及び第２溝２６を窓として帯状半導体中間層５８をエッチングする際に、第１溝２５と第２溝２６との間隔が狭い部分における帯状半導体中間層５８が除去されると共に、第１溝２５と第２溝２６との間隔が広い部分における帯状半導体中間層５８の一部が残存するように制御できる。これにより、容易に島状半導体中間層２１を形成することができる。

（第２実施形態）
図７（ａ）は、第２実施形態に係る光半導体素子１０１の平面図である。図７（ｂ）は、図７（ａ）のＶＩＩｂ−ＶＩＩｂ線断面図である。

図７（ａ）及び図７（ｂ）に示されるように、光半導体素子１０１は、例えばＤＢＲ型の波長可変半導体レーザである。光半導体素子１０１は、例えば半導体基板１１１上に、ＳＧ−ＤＢＲ（Sampled Grating Distributed Reflector）領域１０２、Ｇａｉｎ領域１０３、ＳＧ−ＤＢＲ領域１０４、及びＳＯＡ（Semiconductor Optical Amplifier）領域１０５を有する。

ＳＧ−ＤＢＲ領域１０２、Ｇａｉｎ領域１０３、ＳＧ−ＤＢＲ領域１０４、及びＳＯＡ領域１０５は、半導体基板１１１上に、一体的になるように形成され得る。ＳＧ−ＤＢＲ領域１０２、Ｇａｉｎ領域１０３、ＳＧ−ＤＢＲ領域１０４、及びＳＯＡ領域１０５は、光の伝播方向Ｄに沿って順に連結されている。半導体基板１１１の裏面上には、裏面電極１０６が設けられる。

ＳＧ−ＤＢＲ領域１０２は、光半導体素子１０１の反射領域として機能する。ＳＧ−ＤＢＲ領域１０２は、図７（ｂ）に示されるように、複数の島状半導体中間層１２１、クラッド層１１３、光導波路層１２３、クラッド層１１５、及び絶縁膜１２４が順に積層された構造を有する。ＳＧ−ＤＢＲ領域１０２において、複数の島状半導体中間層１２１同士の間かつ半導体基板１１１及び半導体積層体１２２の間には、空隙Ｓが形成される。複数の島状半導体中間層１２１、クラッド層１１３、光導波路層１２３、クラッド層１１５、及び絶縁膜１２４は、図１（ｂ）に示されるＣＳＧ−ＤＢＲ領域３の複数の島状半導体中間層２１、クラッド層１３、光導波路層２３、クラッド層１５、及び絶縁膜２４とそれぞれ同一の構成及び特性を有し得る。

ＳＧ−ＤＢＲ領域１０２における複数の島状半導体中間層１２１上には、クラッド層１１３内の一部に設けられた回折格子１２７と、絶縁膜１２４上に設けられた配線１２８，１２９ａ，１２９ｂの何れかと、が設けられ得る。回折格子１２７及び配線１２８，１２９ａ，１２９ｂは、図１（ｂ）に示される回折格子２７及び配線２８，２９ａ〜２９ｃとそれぞれ同一の構成及び特性を有し得る。配線１２８は、例えばＧＮＤに接続される。配線１２９ａは、例えば電源ＰＷ５に接続される。配線１２９ｂは、例えば電源ＰＷ６に接続される。電源ＰＷ６は、位相調整電源として機能し得る。したがって、配線１２９ｂに接続される抵抗素子１３０下に位置する領域は、位相調整領域として機能し得る。

Ｇａｉｎ領域１０３は、光半導体素子１０１の利得領域として機能する。Ｇａｉｎ領域１０３は、図７（ｂ）に示されるように、半導体中間層１１２、クラッド層１１３、活性層１１４、クラッド層１１５、コンタクト層１１６、及び電極１１７が順に積層された構造を有する。活性層１１４、コンタクト層１１６、及び電極１１７は、図１（ｂ）に示されるＴＤＡ−ＤＦＢ領域４の活性層３１、コンタクト層３２、及び電極３３とそれぞれ同一の構成及び特性を有し得る。

ＳＧ−ＤＢＲ領域１０４は、光半導体素子１０１の反射領域として機能する。ＳＧ−ＤＢＲ領域１０４は、接続される電源が異なる点を除いてＳＧ−ＤＢＲ領域１０２と同様の構成及び特性を有し得る。具体的には、ＳＧ−ＤＢＲ領域１０４に設けられる配線１２９ｃは、電源ＰＷ５ではなく、電源ＰＷ７に接続される。したがって、ＳＧ−ＤＢＲ領域１０２によって制御される反射スペクトルと、ＳＧ−ＤＢＲ領域１０４によって制御される反射スペクトルとが異なってもよい。

ＳＯＡ領域１０５は、光半導体素子１０１の増幅領域として機能する。ＳＯＡ領域１０５は、半導体中間層１１２、クラッド層１１３、光増幅層１４１、クラッド層１５、コンタクト層１４２及び電極１４３が順に積層された構造を有する。光増幅層１４１、コンタクト層１４２、及び電極１４３は、図１（ｂ）に示されるＳＯＡ領域５の光増幅層４１、コンタクト層４２、及び電極４３とそれぞれ同一の構成及び特性を有し得る。

本実施形態に係る光半導体素子１０１においても、複数の島状半導体中間層１２１がＳＧ−ＤＢＲ領域１０２，１０４に設けられる。複数の島状半導体中間層１２１同士及び半導体基板１１１とクラッド層１１３との間には、空隙Ｓが形成される。このため、本実施形態では、第１実施形態と同様の作用効果が得られる。光半導体素子１Ａは、第１実施形態に示される光半導体素子１の製造方法と同様に製造され得る。

以上、本発明の好適な実施形態について詳細に説明されたが、本発明は上記実施形態に限定されない。例えば、第１実施形態に示される製造方法以外の方法においても、光半導体素子１，１Ａは製造され得る。

例えば、光半導体素子１を製造する工程において、図３（ａ）に示される半導体中間層５０を成膜する際に図８に示されるモニタパターン７０を形成してもよい。モニタパターン７０は、半導体基板１１上において光半導体素子１を形成しない領域に設けられる。モニタパターン７０は、半導体積層体２２の積層方向から見て矩形状のパターン７１〜７４を備える。

パターン７１〜７４の短手方向の辺７１ａ〜７４ａの長さは、それぞれ異なっている。例えば、辺７１ａの長さは、図４（ａ）に示される帯状半導体中間層５８の第１領域５８ａの幅５８ａ１と同一であり、辺７２ａ〜７４ａの長さは、辺７１ａの長さよりも大きい。辺７４ａの長さが最も長く、辺７３ａの長さは、辺７２ａよりも長く辺７４ａよりも短い。パターン７１及びパターン７２の間隔７０ａ、パターン７２及びパターン７３の間隔７０ｂ、パターン７３及びパターン７４の間隔７０ｃは、第１溝２５の幅２５ａ及び第２溝２６の幅２６ａと同じである。パターン７１の長手方向の辺７１ｂの長さは、間隔７０ａの３倍以上であり、パターン７２〜７４の長手方向の辺７２ｂ〜７４ｂの長さは、辺７１ｂの長さと同一であり得る。

モニタパターン７０は、帯状半導体中間層５８が選択エッチングされる際にエッチングされる。パターン７１が全てエッチングされた場合、モニタパターン７０上に設けられた構造が脱離する。当該構造の脱離を確認された時、パターン７１の短手方向の辺７１ａと同一長の幅５８ａ１を有する帯状半導体中間層５８の第１領域５８ａも全てエッチングされた、又はほぼ全てエッチングされたと推定できる。このようにモニタパターン７０を設けることによって、目視によって容易に帯状半導体中間層５８の選択エッチングの進行度を確認することができるため、選択エッチングの精度を向上できる。

１，１０１…光半導体素子、２…光吸収領域、３…ＣＳＧ−ＤＢＲ領域、４…ＴＤＡ−ＤＦＢ領域、５，１０５…ＳＯＡ領域、６，１０６…裏面電極、１１，１１１…半導体基板、１２，５０，１１２…半導体中間層、１３，１１３…クラッド層、１４…光吸収層、１５，１１５…クラッド層、１６，３２，４２，１１６，１４２…コンタクト層、１７，３３，４３，１１７，１４３…電極、２１，１２１…島状半導体中間層、２２，５７…半導体積層体（半導体層）、２３，３５，１２３…光導波路層、２４，１２４…絶縁膜、２５…第１溝、２６…第２溝、２７，３４，１２７…回折格子、２８，２９ａ〜２９ｃ，１２８，１２９ａ〜１２９ｃ…配線、３０，３７，１３０…抵抗素子、３１，１１４…活性層、４１，１４１…光増幅層、５８…帯状半導体中間層、５８ａ…第１領域、５８ｂ…第２領域、７０…モニタパターン、７１〜７４…パターン、Ｄ…光の伝播方向、Ｓ…空隙。

Claims (7)

1. 半導体基板と、
   光導波路を構成する光導波路層と、
   前記半導体基板と前記光導波路層との間に配置され、前記半導体基板よりも熱伝導率が低い、複数の島状半導体中間層と、
   を備え、
   前記半導体基板と前記光導波路層との間であって、前記複数の島状半導体中間層同士の間に空隙が形成される、光半導体素子。
2. 前記光導波路層を有する半導体層上に設けられるヒータと、
   前記半導体層と前記ヒータとの間に設けられる絶縁膜と、
   前記絶縁膜上に設けられ、前記ヒータに接続される配線と、
   を更に備え、
   前記ヒータは、前記空隙上に位置し、
   前記配線は、前記複数の島状半導体中間層の少なくとも一つの上に位置する、請求項１に記載の光半導体素子。
3. 前記半導体層は、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝の間に設けられ、メサ構造を有し、
   前記複数の島状半導体中間層は、前記第１溝及び前記第２溝の間に配置される、請求項２に記載の光半導体素子。
4. 前記空隙が形成される位置における前記第１溝と前記第２溝との間隔は、前記複数の島状半導体中間層が配置される位置における前記第１溝と前記第２溝との間隔よりも狭い、請求項３に記載の光半導体素子。
5. 前記半導体基板は、ＩｎＰを含み、
   前記複数の島状半導体中間層は、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、及びＩｎＧａＡｌＡｓＰのうち少なくとも一つを含む、請求項１〜４のいずれか一項に記載の光半導体素子。
6. 半導体基板上に、光導波路を構成する光導波路層を有する半導体層と、前記半導体基板と前記半導体層との間に配置され、前記半導体基板よりも熱伝導率が低い半導体中間層と、を形成する工程と、
   前記半導体層及び前記半導体中間層をエッチングすることによって、前記光導波路層が延在する方向に沿って延在する第１溝及び第２溝を形成すると共に、前記半導体基板と前記半導体層との間に位置し、前記第１溝と前記第２溝との間隔が狭い第１領域と、前記間隔が広い第２領域とを有する帯状半導体中間層を形成する工程と、
   前記第１溝及び前記第２溝を介したエッチングにより、少なくとも前記第２領域の一部を残存させるように前記帯状半導体中間層の一部を除去する工程と、
   を備え、
   前記帯状半導体中間層を形成する工程では、前記光導波路層は前記第１溝及び前記第２溝の間に位置する、
   光半導体素子の製造方法。
7. 前記半導体基板は、ＩｎＰを含み、
   前記半導体中間層は、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、及びＩｎＧａＡｌＡｓＰのうち少なくとも一つを含む、請求項６に記載の光半導体素子の製造方法。

Images