JP2664904B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JP2664904B2 JP2664904B2 JP62172148A JP17214887A JP2664904B2 JP 2664904 B2 JP2664904 B2 JP 2664904B2 JP 62172148 A JP62172148 A JP 62172148A JP 17214887 A JP17214887 A JP 17214887A JP 2664904 B2 JP2664904 B2 JP 2664904B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- receiving element
- semiconductor light
- light receiving
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はInP基板上にInxGa1-xAsyP1-y層（０≦ｘ≦1,
0≦ｙ≦１）からなる多層構造を積層し、選択的にpn接
合を有する半導体受光素子の製造方法に関する。 〔従来の技術〕 近年、III−Ｖ族化合物半導体、例えば、AlxGa1-xAs,
InxGa1-xAsyP1-y層等の材料を用いて種々の半導体デバ
イスが作り出されている。この中でInxGa1-xAsyP1-y層
系の材料は、１μｍの長波長帯光通信用デバイスへの応
用がなされている。特にInxGa1-xAs（ｘ＝0.53）は、そ
のエネルギーギャップが室温で0.73evであり1.7μｍま
での分光感度を有しており、長波長帯光通信用受光素子
としての開発がなされている。例えば、雑誌「エレクト
ロニクス・レターズ（Electron.Lett,）」1984,20,PP65
3〜PP654参照。 第１図はInxGa1-xAs系のPIN型半導体受光素子の一例
の断面図を示す。この例は、InP基板１上にInPバッファ
層２、InxGa1-xAs（ｘ＝0.53）光吸収層３、更にInPウ
ィンド層４が形成されており、更にp+領域５が形成され
てpn接合部６がInxGa1-xAs（ｘ＝0.53）層に設けられて
いる。この場合、pn接合部６の位置が素子特性に大きな
影響を与える。 例えば、pn接合が、InPウィンドウ層４の中にある場
合には、InP層４とInxGa1-xAs（ｘ＝0.53）層３との界
面に大きなバンド不連続があるため、光吸収層３で発生
したキャリア（正孔）がトラップされ、その光応答が遅
くなる要因となっている。また、逆にpn接合がInxGa1-x
As（ｘ＝0.53）層３の深くに位置した場合には、実効的
な光吸収層３が薄くなり量子効率が低下することや、Ｐ
−InxGa1-xAs（ｘ＝0.53）層３で発生したキャリア拡散
成分として寄与するため、光応答が遅くなる要因となっ
ている。そのためpn接合部６の位置は、InxGa1-xAs（ｘ
＝0.53）光吸収層３に0.1μｍ入った程度に位置するこ
とが望ましい。また、p+領域５の形成には拡散法を用い
て行う事が多く、pn接合部６の位置調整は拡散時間の制
御によって行っている。 〔発明が解決しようとする問題点〕 しかし、この従来技術は許容度が小さく、例えば、In
Pウィンドウ層４の層厚分布が不均一である場合には、
ウェーハ内においてpn接合位置がばらつき、均一な素子
特性が得られにくい。 通常、この様な素子構造を得るためにクロライド気相
成長法やハイドライド気相成長法などが用いられてい
る。この場合、使用する基板は、その表面の面方位が
（100）でその誤差も±0.1゜以内の正確の面方位を有す
るものを用いていた。しかし、結晶成長的にはその様な
基板を使用すると、ヒルロックを生じやすく、ウェーハ
内での均一な層厚制御が困難になってくる。また、面方
位（100）から（110）に１〜５゜傾いた面方位を有する
基板を用いる事も提供されており、この場合均一な層厚
は得やすいが結晶性の悪化が著しい事が知られている。
例えば、「第31回応用物理学関係連合講演会講演予稿
集」の論文31P−C11を参照。 本発明の目的は、このような問題点を解決し、ヒルロ
ック等の発生をなくし、結晶性が良好で均一な膜厚ウェ
ーハ内においてpn接合位置が均一に所望の位置に得られ
る半導体受光素子の製造方法を提供することにある。 〔問題点を解決するための手段〕 本発明の半導体受光素子の製造方法は、InP基板上にI
nGaAsから構成された光吸収層及びInXGa1-XAsYP1-Y（０
≦Ｘ≦1,0≦Ｙ≦１）で構成されたウィンド層を含む多
層構造が積層され、前記ウィンド層及び前記光吸収層の
界面近傍にP+領域により選択的にpn接合が形成された半
導体受光素子の製造方法いおいて、前記InP基板の面方
位を（100）面から0.2〜0.5度傾いた面方位にして前記
多層構造を形成することを特徴とする。 〔作用〕 本発明の構成によれば、（100）よりも0.2〜0.5度傾
いた面方位を有する基板上に、InxGa1-xAsyP1-y（０≦
ｘ≦1,0≦ｙ≦１）層の多層構造を積層しているので、
基板表面の面方位がわずかに傾いている事により表面原
子の状態が多少ランダム性を有するので、ヒルロック等
の発生が抑制され、またその傾きを0.2〜0.5度内に抑え
る事によって結晶性が悪化することもなく、均一な層厚
を有する結晶成長が可能になる。 〔実施例〕 以下、本発明について図面を参照して詳細に説明す
る。 第１図は本発明の一実施例により形成されたPIN型半
導体受光素子の模式的断面図である。ここで基板として
は、面方位（100）よりも0.2〜0.5度傾いたInP基板１を
用いており、その上にInPバッファ層２、InxGa1-xAs
（ｘ＝0.53）光吸収層３、InPウィンド層４を形成し、P
+領域５を拡散法によって形成している。ここでの多層
構造は、ハイドライド気相成長法によって成長してい
る。 第２図には従来技術により面方位（100）±0.1度のIn
P基板を用いて第１図の多層構造を形成した場合と、本
実施例の面方位（100）より0.2〜0.5度傾いたInP基板を
用いた場合のInPウィンド層のウェーハ内における層厚
分布図を示す。本実施例によれば、従来例よりもヒルロ
ック等が減少した為に、層厚の均一性が著しく改善され
ていることがわかる。 本実施例により得られたウェーハを用いて、第１図に
示す様なPIN型半導体受光素子を作製したところ、拡散
によるPN接合６の位置は、ウェーハ内で均一に所望位置
に得られており、それによりウェーハ内のほぼ全域にわ
たり、均一な素子特性を有するPIN型半導体受光素子が
得られている。 なお、実施例では、PIN型半導体受光素子の作製に適
用した例について説明したが、本発明の他の素子作成に
適用できる事は言うまでもない。 〔発明の効果〕 以上説明した様に本発明によれば、InP基板上にInxGa
1-xAsyP1-y層（０≦ｘ≦1,0≦ｙ≦１）がウェーハ内に
おいて均一な層厚で形成する事が可能となり、その結果
高性能を有する半導体素子が再現性良く容易に得られ
る。
0≦ｙ≦１）からなる多層構造を積層し、選択的にpn接
合を有する半導体受光素子の製造方法に関する。 〔従来の技術〕 近年、III−Ｖ族化合物半導体、例えば、AlxGa1-xAs,
InxGa1-xAsyP1-y層等の材料を用いて種々の半導体デバ
イスが作り出されている。この中でInxGa1-xAsyP1-y層
系の材料は、１μｍの長波長帯光通信用デバイスへの応
用がなされている。特にInxGa1-xAs（ｘ＝0.53）は、そ
のエネルギーギャップが室温で0.73evであり1.7μｍま
での分光感度を有しており、長波長帯光通信用受光素子
としての開発がなされている。例えば、雑誌「エレクト
ロニクス・レターズ（Electron.Lett,）」1984,20,PP65
3〜PP654参照。 第１図はInxGa1-xAs系のPIN型半導体受光素子の一例
の断面図を示す。この例は、InP基板１上にInPバッファ
層２、InxGa1-xAs（ｘ＝0.53）光吸収層３、更にInPウ
ィンド層４が形成されており、更にp+領域５が形成され
てpn接合部６がInxGa1-xAs（ｘ＝0.53）層に設けられて
いる。この場合、pn接合部６の位置が素子特性に大きな
影響を与える。 例えば、pn接合が、InPウィンドウ層４の中にある場
合には、InP層４とInxGa1-xAs（ｘ＝0.53）層３との界
面に大きなバンド不連続があるため、光吸収層３で発生
したキャリア（正孔）がトラップされ、その光応答が遅
くなる要因となっている。また、逆にpn接合がInxGa1-x
As（ｘ＝0.53）層３の深くに位置した場合には、実効的
な光吸収層３が薄くなり量子効率が低下することや、Ｐ
−InxGa1-xAs（ｘ＝0.53）層３で発生したキャリア拡散
成分として寄与するため、光応答が遅くなる要因となっ
ている。そのためpn接合部６の位置は、InxGa1-xAs（ｘ
＝0.53）光吸収層３に0.1μｍ入った程度に位置するこ
とが望ましい。また、p+領域５の形成には拡散法を用い
て行う事が多く、pn接合部６の位置調整は拡散時間の制
御によって行っている。 〔発明が解決しようとする問題点〕 しかし、この従来技術は許容度が小さく、例えば、In
Pウィンドウ層４の層厚分布が不均一である場合には、
ウェーハ内においてpn接合位置がばらつき、均一な素子
特性が得られにくい。 通常、この様な素子構造を得るためにクロライド気相
成長法やハイドライド気相成長法などが用いられてい
る。この場合、使用する基板は、その表面の面方位が
（100）でその誤差も±0.1゜以内の正確の面方位を有す
るものを用いていた。しかし、結晶成長的にはその様な
基板を使用すると、ヒルロックを生じやすく、ウェーハ
内での均一な層厚制御が困難になってくる。また、面方
位（100）から（110）に１〜５゜傾いた面方位を有する
基板を用いる事も提供されており、この場合均一な層厚
は得やすいが結晶性の悪化が著しい事が知られている。
例えば、「第31回応用物理学関係連合講演会講演予稿
集」の論文31P−C11を参照。 本発明の目的は、このような問題点を解決し、ヒルロ
ック等の発生をなくし、結晶性が良好で均一な膜厚ウェ
ーハ内においてpn接合位置が均一に所望の位置に得られ
る半導体受光素子の製造方法を提供することにある。 〔問題点を解決するための手段〕 本発明の半導体受光素子の製造方法は、InP基板上にI
nGaAsから構成された光吸収層及びInXGa1-XAsYP1-Y（０
≦Ｘ≦1,0≦Ｙ≦１）で構成されたウィンド層を含む多
層構造が積層され、前記ウィンド層及び前記光吸収層の
界面近傍にP+領域により選択的にpn接合が形成された半
導体受光素子の製造方法いおいて、前記InP基板の面方
位を（100）面から0.2〜0.5度傾いた面方位にして前記
多層構造を形成することを特徴とする。 〔作用〕 本発明の構成によれば、（100）よりも0.2〜0.5度傾
いた面方位を有する基板上に、InxGa1-xAsyP1-y（０≦
ｘ≦1,0≦ｙ≦１）層の多層構造を積層しているので、
基板表面の面方位がわずかに傾いている事により表面原
子の状態が多少ランダム性を有するので、ヒルロック等
の発生が抑制され、またその傾きを0.2〜0.5度内に抑え
る事によって結晶性が悪化することもなく、均一な層厚
を有する結晶成長が可能になる。 〔実施例〕 以下、本発明について図面を参照して詳細に説明す
る。 第１図は本発明の一実施例により形成されたPIN型半
導体受光素子の模式的断面図である。ここで基板として
は、面方位（100）よりも0.2〜0.5度傾いたInP基板１を
用いており、その上にInPバッファ層２、InxGa1-xAs
（ｘ＝0.53）光吸収層３、InPウィンド層４を形成し、P
+領域５を拡散法によって形成している。ここでの多層
構造は、ハイドライド気相成長法によって成長してい
る。 第２図には従来技術により面方位（100）±0.1度のIn
P基板を用いて第１図の多層構造を形成した場合と、本
実施例の面方位（100）より0.2〜0.5度傾いたInP基板を
用いた場合のInPウィンド層のウェーハ内における層厚
分布図を示す。本実施例によれば、従来例よりもヒルロ
ック等が減少した為に、層厚の均一性が著しく改善され
ていることがわかる。 本実施例により得られたウェーハを用いて、第１図に
示す様なPIN型半導体受光素子を作製したところ、拡散
によるPN接合６の位置は、ウェーハ内で均一に所望位置
に得られており、それによりウェーハ内のほぼ全域にわ
たり、均一な素子特性を有するPIN型半導体受光素子が
得られている。 なお、実施例では、PIN型半導体受光素子の作製に適
用した例について説明したが、本発明の他の素子作成に
適用できる事は言うまでもない。 〔発明の効果〕 以上説明した様に本発明によれば、InP基板上にInxGa
1-xAsyP1-y層（０≦ｘ≦1,0≦ｙ≦１）がウェーハ内に
おいて均一な層厚で形成する事が可能となり、その結果
高性能を有する半導体素子が再現性良く容易に得られ
る。
【図面の簡単な説明】
第１図は本発明の一実施例および従来例により作製した
半導体受光素子の模式的断面図、第２図は従来技術の
（100）±0.1度InP基板を用いた場合と、本実施例の面
方位（100）より0.2〜0.5度傾いたInP基板を用いた場合
のInPウィンド層のウェーハ内の層厚分布図である。 １……InP基板、２……InPバッファ層、３……InxGa1-x
As（ｘ＝0.53）光吸収層、４……InPウィンド層、５…
…p+領域、６……pN接合部、７……SiO2膜、８……p+側
電極、９……n+側電極。
半導体受光素子の模式的断面図、第２図は従来技術の
（100）±0.1度InP基板を用いた場合と、本実施例の面
方位（100）より0.2〜0.5度傾いたInP基板を用いた場合
のInPウィンド層のウェーハ内の層厚分布図である。 １……InP基板、２……InPバッファ層、３……InxGa1-x
As（ｘ＝0.53）光吸収層、４……InPウィンド層、５…
…p+領域、６……pN接合部、７……SiO2膜、８……p+側
電極、９……n+側電極。
Claims (1)
- (57)【特許請求の範囲】 １．InP基板上にInGaAsで構成された光吸収層及びInXGa
1-XAsYP1-Y（０≦Ｘ≦1,0≦Ｙ≦１）で構成されたウィ
ンド層を含む多層構造が積層され、前記ウィンド層及び
前記光吸収層の界面近傍にP+領域により選択的にpn接合
が形成された半導体受光素子の製造方法において、前記
InP基板の面方位を（100）面から0.2〜0.5度傾いた面方
位にして前記多層構造を形成することを特徴とする半導
体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62172148A JP2664904B2 (ja) | 1987-07-09 | 1987-07-09 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62172148A JP2664904B2 (ja) | 1987-07-09 | 1987-07-09 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6415914A JPS6415914A (en) | 1989-01-19 |
| JP2664904B2 true JP2664904B2 (ja) | 1997-10-22 |
Family
ID=15936454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62172148A Expired - Lifetime JP2664904B2 (ja) | 1987-07-09 | 1987-07-09 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664904B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3129112B2 (ja) | 1994-09-08 | 2001-01-29 | 住友電気工業株式会社 | 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207119A (ja) * | 1987-02-24 | 1988-08-26 | Toshiba Corp | 気相成長方法 |
-
1987
- 1987-07-09 JP JP62172148A patent/JP2664904B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6415914A (en) | 1989-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38072E1 (en) | Fabrication method for AlGaInNPAsSb based devices | |
| CA1102903A (en) | Fabrication of mesa devices by mbe growth over channeled substrates | |
| JP2867983B2 (ja) | フォトディテクタおよびその製造方法 | |
| US4761383A (en) | Method of manufacturing avalanche photo diode | |
| DE69307173D1 (de) | Halbleitervorrichtung mit einer RF-wiedergeschlagenen eigenleitenden Schicht | |
| US4974061A (en) | Planar type heterostructure avalanche photodiode | |
| JP2664904B2 (ja) | 半導体受光素子の製造方法 | |
| JP2000150923A (ja) | 裏面入射型受光装置およびその作製方法 | |
| JPS58225680A (ja) | 半導体レ−ザ | |
| JP2666841B2 (ja) | アバランシェ型半導体受光素子の製造方法 | |
| KR100566212B1 (ko) | 유기금속화학기상증착법에 의한 선택영역 성장방법 | |
| JP2776228B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0254591A (ja) | 半導体レーザ | |
| JPS63237484A (ja) | 半導体装置 | |
| JP3127562B2 (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスクを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPH0582827A (ja) | 半導体受光素子 | |
| JP2989345B2 (ja) | 面発光レーザ | |
| JPS63177487A (ja) | 半導体素子 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| CA1206570A (en) | Semiconductor light emitting device | |
| JPH0670971B2 (ja) | 結晶成長方法 | |
| Jones et al. | A new technology for epitaxial II-VI compound semiconductor devices | |
| Beyzavi | Ultra low switching energy, integrated optoelectronic smart pixels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |