JPH11298039A - GaN層および緩衝層の成長法およびその構造 - Google Patents

GaN層および緩衝層の成長法およびその構造

Info

Publication number
JPH11298039A
JPH11298039A JP9233798A JP9233798A JPH11298039A JP H11298039 A JPH11298039 A JP H11298039A JP 9233798 A JP9233798 A JP 9233798A JP 9233798 A JP9233798 A JP 9233798A JP H11298039 A JPH11298039 A JP H11298039A
Authority
JP
Japan
Prior art keywords
buffer layer
gan
layer
grown
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9233798A
Other languages
English (en)
Inventor
Kokoku Shi
光國 史
Chonen Ko
兆年 黄
Kingen Chin
金源 陳
Biing-Jye Lee
秉傑 李
Meiko Ko
銘煌 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to JP9233798A priority Critical patent/JPH11298039A/ja
Publication of JPH11298039A publication Critical patent/JPH11298039A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 高品質かつ低欠陥のGaN層を成長させる。 【解決手段】 第1の方法では、複数の緩衝層と複数の
GaN層とを交互に成長させ、第2の方法では、基板の
上に電子移動度の大きい緩衝層を2層連続して成長させ
てからGaN単結晶の層を成長させる。本発明では、n
型及びp型GaN材料を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、GaN層および緩衝
層の成長法およびその構造に関するもので、特に高品質
かつ低欠陥のGaN層および緩衝層の成長法およびその構
造に関するものである。
【0002】
【従来の技術】近年、青色発光ダイオード(LED)を製
造する材料として窒化ガリウム(GaN)が注目されてい
る。GaNが、室温下で3.39eVの直接遷移型エネルギ
ー帯構造を示すからである。公知技術としては、サファ
イアの基板上にヘテロ・エピキタシーのGaNを成長させ
てGaN単結晶を得る方法が開発されている。しかしなが
ら、この技術によって製造されたGaNは、約13.8%
の格子不整合を生じ、サファイアとの間の熱膨張係数も
大きい。このため、1000℃でサファイアの基板上に
GaNを成長させると表面が粗くなってしまう。したがっ
て、高品質かつ表面が滑らかなGaN薄膜を形成するのは
困難である。
【0003】以上の問題点を克服できるような公知技術
も開発されている。この方法では、AlN材料の緩衝層をM
OCVD法によって600℃で成長させ、続いてその緩衝層
上にGaNを成長させる。この方法を使用すれば、結晶度
が大きく表面が滑らかな薄膜を成長させることができ
る。Jpn. J. Appl. Phys. Vol. 30, No. 10A, October,
1991, pp. L1705〜L1707に開示されているように、非結
晶体GaNを低温で成長させ、続いてGaNを高温で成長させ
る。この公知技術によってもまた、表面が滑らかで結晶
度の比較的大きいGaN薄膜を得ることができる。
【0004】しかしながら、AlNまたはGaN材料の緩衝層
をSiCの基板上に成長させると、AlN(またはGaN)の緩
衝層上に高温で成長させたGaN単結晶の層は結晶度が低
い。以下に実験結果を挙げる。厚さ20〜50nmのAlN
またはAlxGa1-xN(x>0.5)の層を、890〜120
0℃でSiCの基板上に成長させる。続いて、GaNの薄膜
を、920〜1025℃でAlN(またはAlxGa1-xN)の層
上に成長させる。この構造下では、電子移動度が室温で
400cm2/V・sに達する。SiC−GaN界面の格子整合は
サファイア−GaN界面に比べてかなり改善されるが、そ
れでも約109cm-2の転移欠陥を生じる。
【0005】
【発明が解決しようとする課題】以上の問題点に鑑み、
本発明は、GaNの成長法およびその構造を提供すること
を主な目的とするものである。本発明の成長法を使用す
ると、高品質かつ低欠陥のGaNを、SiC、Si、スピネル、
またはサファイアの基板上に成長させることができる。
【0006】本発明はまた、GaNの成長法およびその構
造を提供することを目的とするものである。本発明の成
長法を使用すると、電子移動度の大きいGaN単結晶の層
を得ることができる。
【0007】
【課題を解決するための手段】本発明の成長法は、複数
の緩衝層と複数のGaN層とを交互に成長させて高品質か
つ低欠陥の材料を得るものである。緩衝層はすべて低温
で成長させ、非結晶性の材料を得る。すなわち、緩衝層
の成長時の温度は非常に低温であるため、結晶性の物質
は形成されない。緩衝層を成長させた後、GaN単結晶の
層を高温で成長させる。
【0008】公知技術を使用した場合のGaN層の厚さは
約4μmであった。本発明を使用し、緩衝層を2層だけ
成長させる場合、第1および第2のGaN層の厚さはそれ
ぞれ1μmおよび3μmである。緩衝層を3層成長させる
場合は、第1および第2のGaN層の厚さはともに0.5
〜1μmで、第3のGaN層の厚さは2〜4μmである。公
知技術を使用した場合のGaN層の厚さは本発明の方法を
使用した場合と大きく異ならないが、本発明を使用した
場合には一層高品質の材料を得ることができる。
【0009】本発明によれば、GaN層を成長させる前
に、緩衝層を2層基板上に成長させることができる。第
1および第2の緩衝層は、それぞれ低温および高温で成
長させる。続いて、GaN単結晶の層を高温で成長させ
る。GaN単結晶の層を成長させるさいに、不純物を添加
して伝導性を増すことができる。
【0010】本発明では、Si、スピネル、またはサファ
イアの基板上に成長させることもできる。また、本発明
は、例えばAlGaN、InGaN、AlGaInNなどの高品質の第III
−V族材料を成長させるのにも応用することができる。
【0011】
【実施例】その他の目的、特徴、長所などを一層明らか
にするため、以下に図面を参照して、本発明の好ましい
実施例を詳しく説明する。ただし、これらの実施例の内
容は本発明の範囲をそれらのみに限定する趣旨のもので
はなく、単なる説明例に過ぎない。
【0012】(実施例1)図1は、本発明の実施例1に
おける構造を示した図である。この構造は、サファイア
の基板10と、そのサファイアの基板上に形成された第
1の緩衝層12と、その第1の緩衝層12上に形成され
た第1のGaN層14と、その第1のGaN層14上に形成さ
れた第2の緩衝層16と、その第2の緩衝層16上に形
成された第2のGaN層18とからなる。
【0013】第1の緩衝層12と第2の緩衝層16はと
もにAlxGa1-xN(0≦x≦1)材料からなる。xが0に等
しい場合、即ちGaN材料からなる場合は、緩衝層の厚さ
は20〜30nmであり、成長時の温度は500〜650
℃である。xが1に等しい場合、即ちAlN材料からなる場
合は、緩衝層の厚さは30〜50nmであり、成長時の温
度は550〜700℃である。GaNの層は、GaN単結晶を
1000〜1200℃の温度下で成長させたものであ
る。
【0014】本発明の実施例1における構造は、さら
に、その第2のGaN層18上に成長させた第3の緩衝層
と、その第3の緩衝層上に成長させた第3のGaN層とか
らなる。
【0015】図2は、本発明の実施例1における成長過
程を示したグラフである。基板ホルダ(substrate hol
der)の上に設けられたサファイアの基板上にGaNの層を
成長させる方法は、(A)サファイアの基板を3分間硝
化させ、(B)そのサファイアの基板上に材料AlxGa1-xN
からなる第1の緩衝層を成長させ、(C)その第1の緩
衝層上に第1のGaN層を成長させ、(D)その第1のGaN
層上に第2の緩衝層を成長させ、(E)その第2の緩衝
層上に第2のGaN層を成長させる、という段階からな
る。
【0016】段階(A)を実施する前に、サファイアの
基板は1000℃に加熱され、水素ガスで洗浄される。
【0017】段階(B)および(D)において、材料AlxG
a1-xNからなる緩衝層は、両段階ともにフラックスがそ
れぞれ2〜20s/m、10〜150μmol/min、10〜
150μmol/minで、NH3、TMG(トリメチルガリウ
ム)、TMA(トリメチルアルミニウム)から作製され
る。xが0に等しい場合、厚さは20〜30nmで、成長
時の温度は500〜650℃である。xが1に等しい場
合、厚さは30〜50nmで、成長時の温度は550〜7
00℃である。
【0018】段階(C)において、第1のGaN層は、フラ
ックスがそれぞれ2〜20s/m、10〜150μmol/m
inでNH3、TMGから作製される。厚さは0.5〜1μm
で、成長時の温度は1000〜1200℃である。
【0019】段階(E)において、第2のGaN層は、フラ
ックスがそれぞれ3〜20s/m、50〜250μmol/m
inでNH3、TMGから作製される。厚さは0.5μmよりも
厚く、成長時の温度は1000〜1200℃である。
【0020】段階(D)および(E)をもう一度繰り返す
ことによって、第3の緩衝層および第3のGaN層を成長
させることができる。
【0021】本発明においては、伝導性を高める目的
で、緩衝層に不純物を添加することもできる。n型GaN材
料を得るには、例えばSi、Se、Teなどの不純物を添加す
ることができる。同様に、p型GaN材料を得るには、例え
ばMg、Cなどの不純物を添加することができる。
【0022】(実施例2)図3は、本発明の実施例2に
おける緩衝層の構造を示した図である。図3によれば、
緩衝層は、基板20の上かつGaN単結晶の層26の下に
成長する。緩衝層の構造は、基板20上に500〜70
0℃で成長させた、AlNまたはAlGaN材料からなる厚さが
5〜50nmの第1の緩衝層22と、その第1の緩衝層2
2上に900〜1100℃で成長させた、AlNまたはAlG
aN材料からなる厚さが5〜100nmの第2の緩衝層24
とからなる。基板20は、SiN、Si、スピネル、および
サファイアである。本発明はまた、例えばAlGaN、InGa
N、InAlGaNなどの第III−V族の材料を成長させるのにも
適している。
【0023】図4は、本発明の実施例2における成長過
程を示したグラフである。
【0024】図4より、その成長過程は、(A)基板ホ
ルダの上に基板を設け、(B)その基板上にAlNまたはAl
GaN材料の第1の緩衝層を成長させ、(C)その第1の緩
衝層上にAlNまたはAlGaN材料の第2の緩衝層を成長さ
せ、(D)その第2の緩衝層上にGaN単結晶の層を成長さ
せる、という段階からなることがわかる。
【0025】段階(A)において、基板は1000℃に
加熱され、水素ガスで洗浄される。
【0026】段階(B)において、AlxGa1-xN(0≦x≦
1)材料からなる第1の緩衝層は、フラックスがそれぞ
れ2〜20s/m、10〜150μmol/min、10〜15
0μmol/minでNH3、TMG、TMAから作製される。その第
1の緩衝層の厚さは20〜50nmで、成長時の温度は5
00〜700℃である。
【0027】段階(C)において、AlxGa1-xN(0.5≦
x≦1)材料からなる第2の緩衝層は、フラックスがそ
れぞれ3〜20s/m、50〜250μmol/min、50〜
250μmol/minでNH3、TMG、TMAから作製される。そ
の第2の緩衝層の厚さは5〜100nmで、成長時の温度
は900〜1100℃である。
【0028】段階(D)において、GaN単結晶の層は、成
長時の温度は900〜1200℃でTMG、NH3から作製さ
れる。
【0029】本発明においては、伝導性を高める目的
で、緩衝層に不純物を添加することもできる。n型GaN材
料を得るには、例えばSi、Se、Teなどの不純物を添加す
ることができる。同様に、p型GaN材料を得るには、例え
ばMg、Cなどの不純物を添加することができる。
【0030】以上、好ましい実施例に基づいて、本発明
を詳細に説明したが、これらの実施例の内容は本発明の
範囲をそれらのみに限定する趣旨のものではない。これ
らの実施例は、本発明の基本原理と実例を最適な方法で
説明するために選択されたものであり、当該技術に熟知
した者であれば、本発明の精神と領域を脱しない範囲で
変更や潤色を加えられるべきであり、当然のことなが
ら、これらの変更は本発明の保護範囲に属することは言
うまでもない。
【0031】
【発明の効果】本発明によれば、SiC、Si、スピネ
ルさらにはサファイア等の基板上に高品質かつ低欠陥の
第III−V族材料(例えば、AlGaN、InGaN、AlGaInN等)
の膜を得ることができる。
【0032】さらに、本発明によれば、電子移動度の大
きいGaN膜を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例1に基づいて成長させた構造を
示した図である。
【図2】本発明の実施例1における成長過程を示したグ
ラフである。
【図3】本発明の実施例2に基づいて成長させた構造を
示した図である。
【図4】本発明の実施例2における成長過程を示したグ
ラフである。
【符号の説明】
10 サファイアの基板、 12 第1の緩衝層、 14 第1のGaN層、 16 第2の緩衝層、 18 第2のGaN層、 20 基板、 22 第1の緩衝層、 24 第2の緩衝層、 26 GaN単結晶の層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年8月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項】 前記AlGaN材料がAlxGa1-xN(0≦x≦
1)であることを特徴とする請求項1または2に記載の
成長法。
【請求項】 前記GaN層の厚さが0.5〜1μmである
ことを特徴とする請求項1または2に記載の成長法。
【請求項】 xが0に等しい場合、成長温度が500
〜650℃のときのその緩衝層の厚さが20〜30nmで
あることを特徴とする請求項記載の方法。
【請求項】 xが1に等しい場合、成長温度が550
〜700℃のときのその緩衝層の厚さが30〜50nmで
あることを特徴とする請求項記載の方法。
【請求項】 サファイアの基板と、 前記サファイアの基板上に成長させた第1の緩衝層と、 前記第1の緩衝層上に成長させた第1のGaN層と、 前記第1のGaN層上に成長させた第2の緩衝層と、 前記第2の緩衝層上に成長させた第2のGaN層と、から
なることを特徴とするサファイアの基板上のGaNの成長
構造。
【請求項】 さらに、前記第2のGaN層上に成長させ
た第3の緩衝層と、前記第3の緩衝層上に成長させた第
3のGaN層と、を有することを特徴とする請求項に記
載の成長構造。
【請求項】 前記緩衝層がAlxGa1-xN(0≦x≦1)か
らなることを特徴とする請求項またはに記載の成長
構造。
【請求項10】 前記GaN層の厚さが0.5〜1μmであ
ることを特徴とする請求項またはに記載の成長構
造。
【請求項11】 基板上に第1の温度の下で成長させ
た、AlNまたはAlGaN材料からなる第1の緩衝層と、 前記第1の緩衝層上に第2の温度の下で成長させた、Al
NまたはAlGaN材料からなる第2の緩衝層と、 からなることを特徴とする基板上に成長させた緩衝層の
構造。
【請求項12】 前記第1の緩衝層の厚さが5〜50nm
であることを特徴とする請求項11記載の緩衝層の構
造。
【請求項13】 前記第1の緩衝層の厚さが5〜100
nmであることを特徴とする請求項11記載の緩衝層の構
造。
【請求項14】 前記第1の緩衝層のAlGaN材料がAlxGa
1-xN(0.5≦x≦1)であることを特徴とする請求項
11記載の緩衝層の構造。
【請求項15】 前記第2の緩衝層のAlGaN材料がAlxGa
1-xN(0≦x≦1)であることを特徴とする請求項11
記載の緩衝層の構造。
【請求項16】 前記第1および第2の温度が、それぞ
れ500〜700℃の間および900〜1200℃の間
であることを特徴とする請求項11記載の緩衝層の構
造。
【請求項17】(1)基板を提供し、 (2)第1の温度のもとで、前記基板上にAlNまたはAlG
aNの第1の緩衝層を成長させ、 (3)第2の温度のもとで、前記第1の緩衝層上にAlN
またはAlGaNの第2の緩衝層を成長させ、 (4)前記第2の緩衝層上にGaN層を成長させる、 という段階からなることを特徴とするGaNの成長法。
【請求項18】 前記第1の温度が500〜700℃の
間であることを特徴とする請求項17記載の成長法。
【請求項19】 前記第2の温度が900〜1200℃
の間であることを特徴とする請求項17記載の成長法。
【請求項20】 前記GaN層がドーピングされ、n型GaN
またはp型GaNを形成していることを特徴とする請求項
記載の成長法。
【請求項21】 前記第1の緩衝層の厚さが5〜50nm
であることを特徴とする請求項17記載の成長法。
【請求項22】 前記第1の緩衝層の厚さが5〜100
nmであることを特徴とする請求項17記載の成長法。

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 (1)サファイアの基板を洗浄し、 (2)前記サファイアの基板上にAlGaN材料からなる第
    1の緩衝層を成長させ、 (3)前記第1の緩衝層上に第1のGaN層を成長させ、 (4)前記第1のGaN層上にAlGaN材料からなる第2の緩
    衝層を成長させ、 (5)前記第2の緩衝層上に第2のGaN層を成長させ
    る、という段階からなることを特徴とするサファイアの
    基板上にGaNの成長法。
  2. 【請求項2】 さらに、前記第2のGaN層上に第3の緩
    衝層を成長させ、前記第3の緩衝層上に第3のGaN層を
    成長させる段階を有することを特徴とする請求項1記載
    の成長法。
  3. 【請求項3】 段階(2)の前に、NH3を利用してその
    サファイアの基板を硝化させる段階を有することを特徴
    とする請求項1または2記載の方法。
  4. 【請求項4】 前記AlGaN材料がAlxGa1-xN(0≦x≦
    1)であることを特徴とする請求項1乃至3のいずれか
    1項に記載の成長法。
  5. 【請求項5】 前記GaN層の厚さが0.5〜1μmである
    ことを特徴とする請求項1乃至3のいずれか1項に記載
    の成長法。
  6. 【請求項6】 xが0に等しい場合、成長温度が500
    〜650℃のときのその緩衝層の厚さが20〜30μm
    であることを特徴とする請求項4記載の方法。
  7. 【請求項7】 xが1に等しい場合、成長温度が550
    〜700℃のときのその緩衝層の厚さが30〜50μm
    であることを特徴とする請求項4記載の方法。
  8. 【請求項8】 サファイアの基板と、 前記サファイアの基板上に成長させた第1の緩衝層と、 前記第1の緩衝層上に成長させた第1のGaN層と、 前記第1のGaN層上に成長させた第2の緩衝層と、 前記第2の緩衝層上に成長させた第2のGaN層と、 からなることを特徴とするサファイアの基板上のGaNの
    成長構造。
  9. 【請求項9】 さらに、前記第2のGaN層上に成長させ
    た第3の緩衝層と、前記第3の緩衝層上に成長させた第
    3のGaN層と、を有することを特徴とする請求項8に記
    載の成長構造。
  10. 【請求項10】 前記緩衝層がAlxGa1-xN(0≦x≦1)
    からなることを特徴とする請求項8または9に記載の成
    長構造。
  11. 【請求項11】 前記GaN層の厚さが0.5〜1μmであ
    ることを特徴とする請求項8または9に記載の成長構
    造。
  12. 【請求項12】 基板上に第1の温度の下で成長させ
    た、AlNまたはAlGaN材料からなる第1の緩衝層と、 前記第1の緩衝層上に第2の温度の下で成長させた、Al
    NまたはAlGaN材料からなる第2の緩衝層と、 からなることを特徴とする基板上に成長させた緩衝層の
    構造。
  13. 【請求項13】 前記第1の緩衝層の厚さが5〜50nm
    であることを特徴とする請求項12記載の緩衝層の構
    造。
  14. 【請求項14】 前記第1の緩衝層の厚さが5〜100
    nmであることを特徴とする請求項12記載の緩衝層の構
    造。
  15. 【請求項15】 前記第1の緩衝層のAlGaN材料がAlxGa
    1-xN(0.5≦x≦1)であることを特徴とする請求項
    12記載の緩衝層の構造。
  16. 【請求項16】 前記第2の緩衝層のAlGaN材料がAlxGa
    1-xN(0≦x≦1)であることを特徴とする請求項12
    記載の緩衝層の構造。
  17. 【請求項17】 前記第1および第2の温度が、それぞ
    れ500〜700℃の間および900〜1200℃の間
    であることを特徴とする請求項12記載の緩衝層の構
    造。
  18. 【請求項18】(1)基板を提供し、 (2)第1の温度のもとで、前記基板上にAlNまたはAlG
    aNの第1の緩衝層を成長させ、 (3)第2の温度のもとで、前記第1の緩衝層上にAlN
    またはAlGaNの第2の緩衝層を成長させ、 (4)前記第2の緩衝層上にGaN層を成長させる、 という段階からなることを特徴とするGaNの成長法。
  19. 【請求項19】 前記第1の温度が500〜700℃の
    間であることを特徴とする請求項18記載の成長法。
  20. 【請求項20】 前記第2の温度が900〜1200℃
    の間であることを特徴とする請求項18記載の成長法。
  21. 【請求項21】 前記GaN層がドーピングされ、n型GaN
    またはp型GaNを形成していることを特徴とする請求項1
    8記載の成長法。
  22. 【請求項22】 前記第1の緩衝層の厚さが5〜50nm
    であることを特徴とする請求項18記載の成長法。
  23. 【請求項23】 前記第1の緩衝層の厚さが5〜100
    nmであることを特徴とする請求項18記載の成長法。
JP9233798A 1998-03-20 1998-03-20 GaN層および緩衝層の成長法およびその構造 Pending JPH11298039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9233798A JPH11298039A (ja) 1998-03-20 1998-03-20 GaN層および緩衝層の成長法およびその構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233798A JPH11298039A (ja) 1998-03-20 1998-03-20 GaN層および緩衝層の成長法およびその構造

Publications (1)

Publication Number Publication Date
JPH11298039A true JPH11298039A (ja) 1999-10-29

Family

ID=14051591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233798A Pending JPH11298039A (ja) 1998-03-20 1998-03-20 GaN層および緩衝層の成長法およびその構造

Country Status (1)

Country Link
JP (1) JPH11298039A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069466A1 (fr) * 2001-02-23 2002-09-06 Nec Corporation Element et substrat semi-conducteurs en nitrure du groupe iii
JP2006004990A (ja) * 2004-06-15 2006-01-05 Nichia Chem Ind Ltd 窒化物半導体層の成長方法
CN100380588C (zh) * 2000-06-09 2008-04-09 法国国家科学研究中心 氮化镓层的制备方法
JP2008211246A (ja) * 2008-04-25 2008-09-11 Ngk Insulators Ltd エピタキシャル基板及び半導体積層構造
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판
KR101532267B1 (ko) * 2014-05-09 2015-06-30 광주과학기술원 질화물계 발광소자의 제조방법
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US9190270B2 (en) 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
CN107768493A (zh) * 2017-10-24 2018-03-06 江门市奥伦德光电有限公司 一种发光效率高的led外延结构的制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380588C (zh) * 2000-06-09 2008-04-09 法国国家科学研究中心 氮化镓层的制备方法
WO2002069466A1 (fr) * 2001-02-23 2002-09-06 Nec Corporation Element et substrat semi-conducteurs en nitrure du groupe iii
JP2006004990A (ja) * 2004-06-15 2006-01-05 Nichia Chem Ind Ltd 窒化物半導体層の成長方法
JP4654611B2 (ja) * 2004-06-15 2011-03-23 日亜化学工業株式会社 窒化物半導体層の成長方法
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP2008211246A (ja) * 2008-04-25 2008-09-11 Ngk Insulators Ltd エピタキシャル基板及び半導体積層構造
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판
JP2016506085A (ja) * 2013-01-14 2016-02-25 エルジー シルトロン インコーポレイテッド 半導体基板
US9583575B2 (en) 2013-01-14 2017-02-28 Lg Siltron Inc. Semiconductor substrate
US9905656B2 (en) 2013-01-14 2018-02-27 Sk Siltron Co., Ltd. Semiconductor substrate
US9190270B2 (en) 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
KR101532267B1 (ko) * 2014-05-09 2015-06-30 광주과학기술원 질화물계 발광소자의 제조방법
CN107768493A (zh) * 2017-10-24 2018-03-06 江门市奥伦德光电有限公司 一种发光效率高的led外延结构的制作方法

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP2795226B2 (ja) 半導体発光素子及びその製造方法
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
US8679955B2 (en) Method for forming epitaxial wafer and method for fabricating semiconductor device
US20140367698A1 (en) Method of controlling stress in group-iii nitride films deposited on substrates
JP4907691B2 (ja) イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子
JP2013100227A (ja) 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP3147316B2 (ja) 半導体発光素子の作製方法
CN102839417B (zh) 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JPH11298039A (ja) GaN層および緩衝層の成長法およびその構造
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN114242815A (zh) N极性GaN/AlGaN异质结外延结构及其制备方法
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
JPH08172056A (ja) 化合物半導体層の成長方法
JP2000150388A (ja) Iii族窒化物半導体薄膜およびその製造方法
JP4728460B2 (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
KR100450784B1 (ko) Gan단결정제조방법
JP4084539B2 (ja) Iii族窒化物系化合物半導体の結晶成長基板の製造方法
JP2004063635A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JPH09227297A (ja) InGaN単結晶およびその製造方法
KR100839224B1 (ko) GaN 후막의 제조방법