JPS61139042A - ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 - Google Patents
ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法Info
- Publication number
- JPS61139042A JPS61139042A JP60276159A JP27615985A JPS61139042A JP S61139042 A JPS61139042 A JP S61139042A JP 60276159 A JP60276159 A JP 60276159A JP 27615985 A JP27615985 A JP 27615985A JP S61139042 A JPS61139042 A JP S61139042A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- layer
- approximately
- polysilicon layer
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 96
- 229920005591 polysilicon Polymers 0.000 title claims description 96
- 239000000758 substrate Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 claims description 101
- 238000000151 deposition Methods 0.000 claims description 33
- 230000008021 deposition Effects 0.000 claims description 27
- 238000007517 polishing process Methods 0.000 claims description 16
- 238000005137 deposition process Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000001556 precipitation Methods 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 40
- 238000005498 polishing Methods 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000009826 distribution Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000001816 cooling Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007518 final polishing process Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- ZDGGJQMSELMHLK-UHFFFAOYSA-N m-Trifluoromethylhippuric acid Chemical compound OC(=O)CNC(=O)C1=CC=CC(C(F)(F)F)=C1 ZDGGJQMSELMHLK-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/086—Isolated zones
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/903—Catalyst aided deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明はウェーハ シニング プロセスの際に生成され
る絶縁層分離（ＤＩ ）ウェーハ内に生成されるそりを
このＤＩウェーハを覆うポリシリコン構造の裏側表面の
付近に高いひずみを持つ層を導入することによって減少
する方法に関する。
る絶縁層分離（ＤＩ ）ウェーハ内に生成されるそりを
このＤＩウェーハを覆うポリシリコン構造の裏側表面の
付近に高いひずみを持つ層を導入することによって減少
する方法に関する。
技術の背景
単結晶シリコン層にポリシリコン層が結合されたタイプ
の絶縁層分離（Ｄｒ ）ウェーハの処理の１つのステッ
プにおいて、この単結晶（１００）シリコン基板を従来
の研磨技術を使用するプロセスにてシニングすることが
要求される。シリコン基板の研磨は、ウェーハに約０．
０１０”±０．００１”の大きな変形を与えるここで、
正の符号の変形はシリコン基板を覆うポリシリコンの側
からみて中低のそりを示す。通常、スプリングバックと
呼ばれる研磨プロセスの際のウェーハのそりの急激な増
加は、これによってウェーハが後のＩＣ処理の際に自動
扱いできなくなるために、またこれが単結晶タブ内に回
復不能な構造上の障害を与えるため歓迎されない。
の絶縁層分離（Ｄｒ ）ウェーハの処理の１つのステッ
プにおいて、この単結晶（１００）シリコン基板を従来
の研磨技術を使用するプロセスにてシニングすることが
要求される。シリコン基板の研磨は、ウェーハに約０．
０１０”±０．００１”の大きな変形を与えるここで、
正の符号の変形はシリコン基板を覆うポリシリコンの側
からみて中低のそりを示す。通常、スプリングバックと
呼ばれる研磨プロセスの際のウェーハのそりの急激な増
加は、これによってウェーハが後のＩＣ処理の際に自動
扱いできなくなるために、またこれが単結晶タブ内に回
復不能な構造上の障害を与えるため歓迎されない。
このスプリングバック問題の克服に関して、ポリシリコ
ン層内にサブサーフェス欠陥層を形成することによって
基板シニング プロセスの際のスプリングバック問題の
影響が緩和されることが知られている。
ン層内にサブサーフェス欠陥層を形成することによって
基板シニング プロセスの際のスプリングバック問題の
影響が緩和されることが知られている。
発明の要約
本発明はこのような欠陥層を生成するための向上した方
法を提供する。本発明によるとシリコン基板上にポリシ
リコン層が析出される通常の製造プロセスにおいて、こ
の析出プ −ロセスが、分離酸化物層界面から約１
４ミル離れた所にポリシリコン サブサーフェス欠陥層
を与えるために中断される。シュアルシリコン研磨と呼
ばれる本発明の１つの方法においては、分離酸化物上に
ポリシリコン層が析出され、これが次に高度にひずんだ
層を生成するために研磨される。次に、第２のポリシリ
コン層が析出される。ここで、最初のポリシリコン研磨
プロセスによって生成されたひずみを持つ層は残りの析
出プロセス及び、その後のＤＩウェーハの機械的処理に
間もそのままにとどまる。
法を提供する。本発明によるとシリコン基板上にポリシ
リコン層が析出される通常の製造プロセスにおいて、こ
の析出プ −ロセスが、分離酸化物層界面から約１
４ミル離れた所にポリシリコン サブサーフェス欠陥層
を与えるために中断される。シュアルシリコン研磨と呼
ばれる本発明の１つの方法においては、分離酸化物上に
ポリシリコン層が析出され、これが次に高度にひずんだ
層を生成するために研磨される。次に、第２のポリシリ
コン層が析出される。ここで、最初のポリシリコン研磨
プロセスによって生成されたひずみを持つ層は残りの析
出プロセス及び、その後のＤＩウェーハの機械的処理に
間もそのままにとどまる。
本発明の理解をより完全にする目的で、ＤＩウェーハ
プロセスのスプリングバック問題を起こす部分について
簡単に述べる。第１図（ａ）から（ｄ）はプロセスのこ
の部分に関連するステップを示す。第１図（ａｌの断面
に示されるごとく、開始ポイントは、図示されるごとく
、前もって溝あるいはモートを含むように処理された（
１００）シリコン基板１０である。二酸化ケイ素分離層
１２が基板１０上に成長され、次に、この二酸化ケイ素
層１２の上に厚いポリシリコン層１４が析出される。
プロセスのスプリングバック問題を起こす部分について
簡単に述べる。第１図（ａ）から（ｄ）はプロセスのこ
の部分に関連するステップを示す。第１図（ａｌの断面
に示されるごとく、開始ポイントは、図示されるごとく
、前もって溝あるいはモートを含むように処理された（
１００）シリコン基板１０である。二酸化ケイ素分離層
１２が基板１０上に成長され、次に、この二酸化ケイ素
層１２の上に厚いポリシリコン層１４が析出される。
当技術において、′ポリシリコン ハンドル″と呼ばれ
るこの層は、単にモートを満し、後の加工プロセスのだ
めの基準表面を提供するために使用される。本発明の出
願人による他の米国特許出願には、厚いポリシリコン層
の析出と関連する応力を収容することができるポリシリ
コン層１４の析出方法にいって開示する。この共同未決
出願にて開示されるプロセスによって、＜１００＞組織
を持つ再結晶ポリシリコン層１６が二酸化ケイ素層１２
と柱状＜１１０＞配位ポリシリコン！−１４との間に形
成される。このことを明確にするために、第１図（ａ）
から（ｄ）に図解されるステップに再結晶ポリシリコン
層１６が示される。ただし、これは単に一例にすぎず、
本発明のプロセスは二酸化ケイ素、あるいは他の絶縁層
１２上にポリシリコン層１４を形成する他の方法にも同
様に適用する。第１図（ａ）に示されるごとく、典型的
なポリシリコン ハンドルの析出が行なわれた後の完全
な構造はｏ、ｏ ｓ ｏ”から０．０５２”の高さを持
つ。
るこの層は、単にモートを満し、後の加工プロセスのだ
めの基準表面を提供するために使用される。本発明の出
願人による他の米国特許出願には、厚いポリシリコン層
の析出と関連する応力を収容することができるポリシリ
コン層１４の析出方法にいって開示する。この共同未決
出願にて開示されるプロセスによって、＜１００＞組織
を持つ再結晶ポリシリコン層１６が二酸化ケイ素層１２
と柱状＜１１０＞配位ポリシリコン！−１４との間に形
成される。このことを明確にするために、第１図（ａ）
から（ｄ）に図解されるステップに再結晶ポリシリコン
層１６が示される。ただし、これは単に一例にすぎず、
本発明のプロセスは二酸化ケイ素、あるいは他の絶縁層
１２上にポリシリコン層１４を形成する他の方法にも同
様に適用する。第１図（ａ）に示されるごとく、典型的
なポリシリコン ハンドルの析出が行なわれた後の完全
な構造はｏ、ｏ ｓ ｏ”から０．０５２”の高さを持
つ。
機械的処理の次のステップはウェーハのエツジの付近に
変則的に成長したポリシリコンを除去するための（例え
ば、従来のベルトサンダーを使用しての）エツジ研磨処
理からなる。ウェーハは、次に、第１図（ｂ）に示され
るポリシリコン研磨処理を行なうために、例えば、フェ
ライト塔載ブロック上に塔載される。図示されるごとく
、ポリシリコン層１４の上部の約０．００４”が除去さ
れ、結果として、単結晶シリコン基板１０の底面と平行
の分離酸化物１２の上部０．０１７７″の面が得られる
。ポリシリコン研磨ステップに続いて、ウェーハが外さ
れ、基板１０が従来の研磨プロセスにて（ウェーハを研
磨機に真空塔載する方法にて）溝の底が、第１図（ｃ）
に示されるように、はぼ見えるようになるまで、シニン
グされる。この時点において、この構造物は約０．０２
１５ ”の高さを持つ。この基板研磨ステップに続いて
、この複合構造物が典型的な直径約３．９７０”から最
終ＤＩウェーハの直径が約３．９４０’となるまで研磨
される。
変則的に成長したポリシリコンを除去するための（例え
ば、従来のベルトサンダーを使用しての）エツジ研磨処
理からなる。ウェーハは、次に、第１図（ｂ）に示され
るポリシリコン研磨処理を行なうために、例えば、フェ
ライト塔載ブロック上に塔載される。図示されるごとく
、ポリシリコン層１４の上部の約０．００４”が除去さ
れ、結果として、単結晶シリコン基板１０の底面と平行
の分離酸化物１２の上部０．０１７７″の面が得られる
。ポリシリコン研磨ステップに続いて、ウェーハが外さ
れ、基板１０が従来の研磨プロセスにて（ウェーハを研
磨機に真空塔載する方法にて）溝の底が、第１図（ｃ）
に示されるように、はぼ見えるようになるまで、シニン
グされる。この時点において、この構造物は約０．０２
１５ ”の高さを持つ。この基板研磨ステップに続いて
、この複合構造物が典型的な直径約３．９７０”から最
終ＤＩウェーハの直径が約３．９４０’となるまで研磨
される。
次に、応力除去食刻（５ｔｒｅｓｓ ｒｅｌｉｖｅｄ
ｅｔｃｈｌＳＲＥ）と呼ばれる基板粒子洗浄処理が研磨
処理の際に発生しＤＩウェーハに緩く付着あるいはこの
中に埋れるシリコン粒子を除去するために遂行される。
ｅｔｃｈｌＳＲＥ）と呼ばれる基板粒子洗浄処理が研磨
処理の際に発生しＤＩウェーハに緩く付着あるいはこの
中に埋れるシリコン粒子を除去するために遂行される。
このＳＲＥ洗浄は４ＨＮＯ３：ＨＦ：２酢酸溶液内で約
３０℃の温度にて１５から３０秒間この構造物を食刻す
ることからなる。このプロセスによってポリシリコン層
の約０．０２５から０．０５０ミルが除去される。
３０℃の温度にて１５から３０秒間この構造物を食刻す
ることからなる。このプロセスによってポリシリコン層
の約０．０２５から０．０５０ミルが除去される。
この粒子は、５Ｒ１ｉ：洗浄に工って除去しないと、以
下の多くの感光性耐食膜処理において重大な問題を起す
原因となる。最終の基板シニング プロセスは従来の二
重ボリシング技術を使用して単結晶基板１０をポリシン
グすることからなる。最初のポリシングにおいては、粉
末５ｉ０２析出物（１μｍ）の５チ懸濁液にて基板研磨
ステップの後に残る単結晶物質の約８０％が除去される
まで処理が行なわれる。これに続いて、第１図（ｄ）に
示されるように、コロイド５ｉ０２溶液（１０−１３ｘ
ｌＯ−”μｍ粒子サイズ）内でｐＨ約１１で最終指定厚
である０、 ０２０ ”が得られるまで最終ポリシング
が遂行される。
下の多くの感光性耐食膜処理において重大な問題を起す
原因となる。最終の基板シニング プロセスは従来の二
重ボリシング技術を使用して単結晶基板１０をポリシン
グすることからなる。最初のポリシングにおいては、粉
末５ｉ０２析出物（１μｍ）の５チ懸濁液にて基板研磨
ステップの後に残る単結晶物質の約８０％が除去される
まで処理が行なわれる。これに続いて、第１図（ｄ）に
示されるように、コロイド５ｉ０２溶液（１０−１３ｘ
ｌＯ−”μｍ粒子サイズ）内でｐＨ約１１で最終指定厚
である０、 ０２０ ”が得られるまで最終ポリシング
が遂行される。
第１図は同図の（ａ） −（ｄ）との関連で上記に説明
の各種のステップと関連する基板１０のそりの変化を示
す。図面かられかるように、ポリシリコン析出プロセス
が終了した時点（第１図（ａ））においては、ウェーハ
はＯから−０，００５’の平均そりを持つ。ポリシリコ
ンの研錯処理の際に、そりは負の方向への多少の増加を
示し、−０，００４”から−０，００８＃（７）間の平
均値に達する。第１図（ｃ）として示されるその後の基
板の研磨によって、ウェーハのそりに大きな変化が発生
し、これは０．００９”から０．０１１”の間の平均値
に達する。ここで、これら正の値は、ポリシリコン側か
ら見て中低のそす（＋）が存在することを示す、応力除
去食刻は中低そす（＋）を若干増加させ、結果として、
そりは約０．０１０”から０．０１２”の範囲となる。
の各種のステップと関連する基板１０のそりの変化を示
す。図面かられかるように、ポリシリコン析出プロセス
が終了した時点（第１図（ａ））においては、ウェーハ
はＯから−０，００５’の平均そりを持つ。ポリシリコ
ンの研錯処理の際に、そりは負の方向への多少の増加を
示し、−０，００４”から−０，００８＃（７）間の平
均値に達する。第１図（ｃ）として示されるその後の基
板の研磨によって、ウェーハのそりに大きな変化が発生
し、これは０．００９”から０．０１１”の間の平均値
に達する。ここで、これら正の値は、ポリシリコン側か
ら見て中低のそす（＋）が存在することを示す、応力除
去食刻は中低そす（＋）を若干増加させ、結果として、
そりは約０．０１０”から０．０１２”の範囲となる。
この後の最終ポリシングにおいては、ウェーハのそりは
殆んど変化しない。しかし、最終ポリシングが（１００
） Ｓｉ 研磨に続いて、最初に応力除去食刻を遂行し
ないで実行されたときは、最終的なそりが大きく減少し
、０．００５”から０．００８”の間の平均値となる。
殆んど変化しない。しかし、最終ポリシングが（１００
） Ｓｉ 研磨に続いて、最初に応力除去食刻を遂行し
ないで実行されたときは、最終的なそりが大きく減少し
、０．００５”から０．００８”の間の平均値となる。
ウェーハのそりのΔＳとして呼ばれる総スプリングバッ
クはポリシリコン析出ステップ（第１図（ａ））と最終
ウェーハ ポリシング ステップ（第１図（ｄ））の間
のウェーハのそりの変化として定義される。より具体的
には、スプリングバックを定義するのに以下の経験式が
使用される。
クはポリシリコン析出ステップ（第１図（ａ））と最終
ウェーハ ポリシング ステップ（第１図（ｄ））の間
のウェーハのそりの変化として定義される。より具体的
には、スプリングバックを定義するのに以下の経験式が
使用される。
Δ＝ｂ −ｂ ＝１０．７−０．６４ｂ
（１）ｓ ｆｉｎａｌ ｐｏｌｙ
ｐｏｌｙ式（１）及び第２図かられかるように、
第１図（ａ＞から（ｄ）と関連して説明された従来の基
板シニング処理が使用される通常のポリシリコン析出プ
ロセスにおいては、ウェーハのそりは約＋１０．７ミル
である。ここで、この領はデバイス処理の際に各種の感
光性耐食膜処理に使用される自動扱いに許容される上限
よりも約５ミル高い。ＳＲＥ処理が行なわれないときは
、ｂｆｉｎａｌ は６．５±１．５ミルの範囲となる
。このΔ３の減少はポリシリコン研磨処理（第１図（ｂ
））の際に高度にひずんだ層が生成され、ＳＲＥ処理を
遂行しないときはこれがポリシリコン ハンドル内に残
こり、ウェーハ スプリングバックに対する拘束力を及
すためであると考えられる。従って、残される問題は、
ＳＲＥ処理を行なう一方で、後者の範囲のｂｆｉｎａｌ
を提供する方法である。従って、本発明の基本前提
は、ポリシリコン ハンドル内にＳＲｇ処理の後でもそ
のままにとどまるサブサーフェス層を人為的に生成する
ことにある。
（１）ｓ ｆｉｎａｌ ｐｏｌｙ
ｐｏｌｙ式（１）及び第２図かられかるように、
第１図（ａ＞から（ｄ）と関連して説明された従来の基
板シニング処理が使用される通常のポリシリコン析出プ
ロセスにおいては、ウェーハのそりは約＋１０．７ミル
である。ここで、この領はデバイス処理の際に各種の感
光性耐食膜処理に使用される自動扱いに許容される上限
よりも約５ミル高い。ＳＲＥ処理が行なわれないときは
、ｂｆｉｎａｌ は６．５±１．５ミルの範囲となる
。このΔ３の減少はポリシリコン研磨処理（第１図（ｂ
））の際に高度にひずんだ層が生成され、ＳＲＥ処理を
遂行しないときはこれがポリシリコン ハンドル内に残
こり、ウェーハ スプリングバックに対する拘束力を及
すためであると考えられる。従って、残される問題は、
ＳＲＥ処理を行なう一方で、後者の範囲のｂｆｉｎａｌ
を提供する方法である。従って、本発明の基本前提
は、ポリシリコン ハンドル内にＳＲｇ処理の後でもそ
のままにとどまるサブサーフェス層を人為的に生成する
ことにある。
本発明はスプリングバックを許容できるレベルに減少す
るための技術を開示する。この技術は実際のポリシリコ
ン析出プロセスに組み込まれ、従って、応力除去食刻の
使用を含めて、後のプロセスの変更を必要としない。
るための技術を開示する。この技術は実際のポリシリコ
ン析出プロセスに組み込まれ、従って、応力除去食刻の
使用を含めて、後のプロセスの変更を必要としない。
より具体的には、本発明はポリシリコン析出プロセスを
中断してポリシリコン構造の適当な位置に”ひずんた層
を生成することによってスプリングバックを減少させる
方法からなる。後に詳細に説明するごとく、サブサーフ
ェス欠陥層を生成するためのこの方法は、析出プロセス
の中間ポイントにおけるポリシリコン研磨、あるいは該
共同未決出願に開示の多層析出と関連する成長パラメー
タの周期的変動を含む。ただし、これに限定されるもの
ではない。
中断してポリシリコン構造の適当な位置に”ひずんた層
を生成することによってスプリングバックを減少させる
方法からなる。後に詳細に説明するごとく、サブサーフ
ェス欠陥層を生成するためのこの方法は、析出プロセス
の中間ポイントにおけるポリシリコン研磨、あるいは該
共同未決出願に開示の多層析出と関連する成長パラメー
タの周期的変動を含む。ただし、これに限定されるもの
ではない。
前述のごとく、ひずみを持つポリシリコンサブサーフェ
ス層の人為的な導入は、第２図に示されるように、シュ
アル ポリシリコン研磨処理によって達成される。第２
図（ａ＞は、シュアル ポリシリコン研磨プロセスのだ
めの開始物質を示すが、ここで、この物質は第１図（ａ
）に示される先行技術のプロセスに対する開始物質と同
じである。第２図（ｂ）は第１のポリシリコン研磨の結
果を示すが、この研磨の結果、ポリシリコン層１４の上
部から０．００７”から０．０１１”のポリシリコンが
除去される。第１のポリシリコン研磨の目的は、以降の
処理ステップの間もポリシリコン層１４内に保持される
非常に高いひずみを持つ層１８を生成することにある。
ス層の人為的な導入は、第２図に示されるように、シュ
アル ポリシリコン研磨処理によって達成される。第２
図（ａ＞は、シュアル ポリシリコン研磨プロセスのだ
めの開始物質を示すが、ここで、この物質は第１図（ａ
）に示される先行技術のプロセスに対する開始物質と同
じである。第２図（ｂ）は第１のポリシリコン研磨の結
果を示すが、この研磨の結果、ポリシリコン層１４の上
部から０．００７”から０．０１１”のポリシリコンが
除去される。第１のポリシリコン研磨の目的は、以降の
処理ステップの間もポリシリコン層１４内に保持される
非常に高いひずみを持つ層１８を生成することにある。
この第１のポリシリコン研磨が終了した所で、第２図（
ｃ）に示されるように、０．００６”のポリシリコン層
１４ａが再核生成及び成長される。このポリシリコン成
長の後に、第２図（ａ）に示されるように、後続の（１
００）Ｓｉ 研磨及びポリシング処理のための基準とな
る平な表面を提供するために第２のポリシリコン研磨が
行なわれる。第２図（ｄ）に示されるように、第１のポ
リシリコン研磨処理の際に生成された欠陥層１８はＳＲ
Ｅ処理の後でも保持され、スプリングバックを減少させ
る機能を持つ。
ｃ）に示されるように、０．００６”のポリシリコン層
１４ａが再核生成及び成長される。このポリシリコン成
長の後に、第２図（ａ）に示されるように、後続の（１
００）Ｓｉ 研磨及びポリシング処理のための基準とな
る平な表面を提供するために第２のポリシリコン研磨が
行なわれる。第２図（ｄ）に示されるように、第１のポ
リシリコン研磨処理の際に生成された欠陥層１８はＳＲ
Ｅ処理の後でも保持され、スプリングバックを減少させ
る機能を持つ。
第３図は第２図（ａ）から（ｄ）に示されるプロセスの
さまざまなステージの所での２つの別個のロットのウェ
ーハについてのそりデータの確率分布を示す。第３図の
分布曲線（１）は、第２図（ａ）に示される標準ポリシ
リコン析出プロセスの後のウェーハのそり（平均値−１
，５ミル）を示す。第３図に示される曲線（ｉｔ）は不
発明によるサブサーフェス欠陥層の生成と関連する第１
のポリシリコン研磨処理（第２図（ｂ））後のそりデー
タを表わすが、これは−６，５ミルの平均値を示す。こ
れらウェーハはこの後に、６−８ミルの第２のポリシリ
コン析出（第２図（Ｃ））を行なうために反応容器に戻
されるが、この析出は、該共同未決出願に開示される多
層成長プロセスか、あるいは１１００℃、４５分間の従
来の技術による等温ポリシリコン析出プロセスのいずれ
かを使用して行なわれる。このポリシリコン析出ステッ
プと関連するそりデータが第３図の分布プロット０１１
）に示されるが、これはＯミルの平均そり値を示す。後
続のそり確率分布図（ｉｖｌ、（■）、（■Ｏ１及び＆
ｉｌは（１００） Ｓｉ 基板薄シニングについての標
準プロセス データを示す。第３図に示されるごとく、
そりのスプリングバックへＳは７から９ミルの間の平均
値に減少され、本発明のシュアル ポリシリコン研磨プ
ロセスに従って形成されたウェーハの最終的なそりは、
先行技術による基板シニング技術の＋１０５ミルに対し
て、＋７ミルの範囲となる。
さまざまなステージの所での２つの別個のロットのウェ
ーハについてのそりデータの確率分布を示す。第３図の
分布曲線（１）は、第２図（ａ）に示される標準ポリシ
リコン析出プロセスの後のウェーハのそり（平均値−１
，５ミル）を示す。第３図に示される曲線（ｉｔ）は不
発明によるサブサーフェス欠陥層の生成と関連する第１
のポリシリコン研磨処理（第２図（ｂ））後のそりデー
タを表わすが、これは−６，５ミルの平均値を示す。こ
れらウェーハはこの後に、６−８ミルの第２のポリシリ
コン析出（第２図（Ｃ））を行なうために反応容器に戻
されるが、この析出は、該共同未決出願に開示される多
層成長プロセスか、あるいは１１００℃、４５分間の従
来の技術による等温ポリシリコン析出プロセスのいずれ
かを使用して行なわれる。このポリシリコン析出ステッ
プと関連するそりデータが第３図の分布プロット０１１
）に示されるが、これはＯミルの平均そり値を示す。後
続のそり確率分布図（ｉｖｌ、（■）、（■Ｏ１及び＆
ｉｌは（１００） Ｓｉ 基板薄シニングについての標
準プロセス データを示す。第３図に示されるごとく、
そりのスプリングバックへＳは７から９ミルの間の平均
値に減少され、本発明のシュアル ポリシリコン研磨プ
ロセスに従って形成されたウェーハの最終的なそりは、
先行技術による基板シニング技術の＋１０５ミルに対し
て、＋７ミルの範囲となる。
極地化されたひずみを持つ層を生成するためのもう１つ
の方法としては、ポリシリコンハンドル内にサブサーフ
ェス界面層を生成する方法がある。これを達成するため
には、前述の共同未決出願に開示される多層析出プロセ
スが多層析出の４回半あるいは５回目のサイクルを終え
た所で停止される。この結果、第４図（ａｌに示される
ような約０．０２５”の厚さのポリシリコン ハンドル
１４が形成される。
の方法としては、ポリシリコンハンドル内にサブサーフ
ェス界面層を生成する方法がある。これを達成するため
には、前述の共同未決出願に開示される多層析出プロセ
スが多層析出の４回半あるいは５回目のサイクルを終え
た所で停止される。この結果、第４図（ａｌに示される
ような約０．０２５”の厚さのポリシリコン ハンドル
１４が形成される。
矢に、ポリシリコン ハンドル１４上に５ｉ０２あるい
はＳｉ３Ｎ４の界面Ｎｉ１８が成長される。ここで、界
面層１８としては本発明の目的においては、厚さ３００
０Ａのものが好ましいとされるが、この他の厚さであっ
ても良い。酸化界面膜を１０５０℃で発熱性蒸気酸化を
行うことによって得る、また窒化物界面１曽を８００℃
におけるＬＰＣＶＤ還元反応ＮＨ３： ５ｉＨ２Ｃ１２
にて形成することもできる。
はＳｉ３Ｎ４の界面Ｎｉ１８が成長される。ここで、界
面層１８としては本発明の目的においては、厚さ３００
０Ａのものが好ましいとされるが、この他の厚さであっ
ても良い。酸化界面膜を１０５０℃で発熱性蒸気酸化を
行うことによって得る、また窒化物界面１曽を８００℃
におけるＬＰＣＶＤ還元反応ＮＨ３： ５ｉＨ２Ｃ１２
にて形成することもできる。
ただし、他の技術を使用することも可能である。次に、
第４図（ｃ）に示されるように、所定の厚さのポリシリ
コン ハンドルを得るために、（１１５０℃にて界面層
１８をＨＣＩガスにて洗浄した後に）界面Ｉ第１８の上
部に多Ｉ曽析出の１から２サイクルを使用して第２のポ
リシリコン層１４ａが成長される。
第４図（ｃ）に示されるように、所定の厚さのポリシリ
コン ハンドルを得るために、（１１５０℃にて界面層
１８をＨＣＩガスにて洗浄した後に）界面Ｉ第１８の上
部に多Ｉ曽析出の１から２サイクルを使用して第２のポ
リシリコン層１４ａが成長される。
第４図（ｄｌに示されるように、界面層１Ｂは前述した
ごとく後のポリシリコン研１！＆び従来のＳＲＥステッ
プによっては除去されない。
ごとく後のポリシリコン研１！＆び従来のＳＲＥステッ
プによっては除去されない。
このため、界面層１８は、後の基板研＠（第４図（ｅ）
）の際にも継続してスプリングバックに対して対抗する
力を与える。
）の際にも継続してスプリングバックに対して対抗する
力を与える。
第５図及び第６図はそれぞれ５ｉ０２及びＳｉ３Ｎ４界
面層（３０００Ａの厚さ）を使用したときの第４図（ａ
）から（ｆ）に示されるＤＩウェーハの機械的処理のさ
まざまなステージにおけるそりの分布データを示す。分
布曲線（１）は最初のポリシリコン析出、つまり、多層
成長の４．５するいは５サイクルが完了したときのウェ
ーハのそりを示す。曲ｍ （ｌｉ３は、ＳｉＯ２界面１
脅１８（第５図）、あるいはＳｉ、Ｎ４界面層１８（第
６図）上に第２のポリシリコン析出（１，５あるいは２
サイクル）を行なった後のそりデ゛−夕の分布を示す。
面層（３０００Ａの厚さ）を使用したときの第４図（ａ
）から（ｆ）に示されるＤＩウェーハの機械的処理のさ
まざまなステージにおけるそりの分布データを示す。分
布曲線（１）は最初のポリシリコン析出、つまり、多層
成長の４．５するいは５サイクルが完了したときのウェ
ーハのそりを示す。曲ｍ （ｌｉ３は、ＳｉＯ２界面１
脅１８（第５図）、あるいはＳｉ、Ｎ４界面層１８（第
６図）上に第２のポリシリコン析出（１，５あるいは２
サイクル）を行なった後のそりデ゛−夕の分布を示す。
第２のポリシリコン析出の後の平均そり値は３０００Ａ
の厚さのＳｉＯ２界面層１８が使用されると、約−２，
０ミルから＋１．０ミルに増加されることがわかる。こ
れに対して、３０００ Ａ Ｓ ｉ ３Ｎ４界面層１８
に第２のポリシリコンが析出されたときは、対応する平
均そり値は、−３，０ミ７Ｌから−１，０ミルに変化す
る。第５図及び第６図の後続のそりデータは第１図の（
ｂ） −（ｄ）に示される第３図との関連で既に説明さ
れた従来の基板シニングについてのものである。第５図
及び第６図に示される酸化物界面層及び窒化物界面層を
使用したときの最終ポリシングの後の平均のそりはそれ
ぞれ＋８ミル及び＋８．５ミルである。これは前述の二
重研槽プロセスを使用して達成されるよりもスプリング
バックの減少が小さいことを示す。しかし、シュアル研
磨プロセス（第２図）によって生成されるひずんだ界面
は、通常、ゲート絶縁クロスポイント（ｇａｔｅｄ ｄ
ｉｅｌｅｃｔｒｉｃ ｃｒｏｓｓ −ｐｏｉｎｔ 、
Ｇ Ｄ Ｘ ）デバイスの製造に採用される長時間の高
温熱処理によって焼きなましされる。これに対して、上
記に説明の５ｉＯｔ６るいはＳｉ３Ｎ、界面層は熱処理
を受けても安定している。従って、前述の共同未決出願
に説明される方法に従かうポリシリコンの組織を＜１１
０＞から＜１００＞に再成長させるための１４１０℃で
の熔きなましされたハンドルの再結晶をポリシリコン研
磨ステップ（第１図（ｂ））の後に行なう。これに加え
て、この場合は、さらに３から５ミルのΔＳの減少を行
なうために、ＳＲＥ処理のかわりに高圧あるいはブラシ
にてこする方法を使用することもできる。
の厚さのＳｉＯ２界面層１８が使用されると、約−２，
０ミルから＋１．０ミルに増加されることがわかる。こ
れに対して、３０００ Ａ Ｓ ｉ ３Ｎ４界面層１８
に第２のポリシリコンが析出されたときは、対応する平
均そり値は、−３，０ミ７Ｌから−１，０ミルに変化す
る。第５図及び第６図の後続のそりデータは第１図の（
ｂ） −（ｄ）に示される第３図との関連で既に説明さ
れた従来の基板シニングについてのものである。第５図
及び第６図に示される酸化物界面層及び窒化物界面層を
使用したときの最終ポリシングの後の平均のそりはそれ
ぞれ＋８ミル及び＋８．５ミルである。これは前述の二
重研槽プロセスを使用して達成されるよりもスプリング
バックの減少が小さいことを示す。しかし、シュアル研
磨プロセス（第２図）によって生成されるひずんだ界面
は、通常、ゲート絶縁クロスポイント（ｇａｔｅｄ ｄ
ｉｅｌｅｃｔｒｉｃ ｃｒｏｓｓ −ｐｏｉｎｔ 、
Ｇ Ｄ Ｘ ）デバイスの製造に採用される長時間の高
温熱処理によって焼きなましされる。これに対して、上
記に説明の５ｉＯｔ６るいはＳｉ３Ｎ、界面層は熱処理
を受けても安定している。従って、前述の共同未決出願
に説明される方法に従かうポリシリコンの組織を＜１１
０＞から＜１００＞に再成長させるための１４１０℃で
の熔きなましされたハンドルの再結晶をポリシリコン研
磨ステップ（第１図（ｂ））の後に行なう。これに加え
て、この場合は、さらに３から５ミルのΔＳの減少を行
なうために、ＳＲＥ処理のかわりに高圧あるいはブラシ
にてこする方法を使用することもできる。
前述したごとく、ポリシリコン析出の際のサブサーフェ
ス欠陥層を生成させるためのもう１つの（最も優れた）
方法は、前述の共同未決出願に開示される多層析出技術
と関連する成長パラメータを多層析出サイクルの所定の
蟻で変更する方法である。例えば、熱的多層析出プロセ
スが使用される場合は、多層析出の第４．５から第５番
目のサイクルの付近で析出温度を急激に落とすことによ
って、分離酸化物層１２から約０．０１４’上のところ
に欠陥層を生成することができる。同様に、化学的多層
析出プロセスの第５．４から第５サイクルの付近の反応
領域において、析出温度を落すか、あるいはシリコン含
有ガス反応物質（Ｓｉｎ４．５ｉＨＣ’１３）ノ相Ｎｍ
Ｋｔ急激に下げることによって、ポリシリコン支持構造
物内にサブサーフェスひずみ層を生成することができる
。以降修正子ｊ−析出プロセス（ｍｏｄｉｆ ｉｅｄｍ
ｕｌｔｉｌａｙｅｒｉｎｇ ｐｒｏｃｅｓｓ １Ｍ Ｍ
Ｌ ）と呼ばれるこのプロセスが、第７図に示される
。
ス欠陥層を生成させるためのもう１つの（最も優れた）
方法は、前述の共同未決出願に開示される多層析出技術
と関連する成長パラメータを多層析出サイクルの所定の
蟻で変更する方法である。例えば、熱的多層析出プロセ
スが使用される場合は、多層析出の第４．５から第５番
目のサイクルの付近で析出温度を急激に落とすことによ
って、分離酸化物層１２から約０．０１４’上のところ
に欠陥層を生成することができる。同様に、化学的多層
析出プロセスの第５．４から第５サイクルの付近の反応
領域において、析出温度を落すか、あるいはシリコン含
有ガス反応物質（Ｓｉｎ４．５ｉＨＣ’１３）ノ相Ｎｍ
Ｋｔ急激に下げることによって、ポリシリコン支持構造
物内にサブサーフェスひずみ層を生成することができる
。以降修正子ｊ−析出プロセス（ｍｏｄｉｆ ｉｅｄｍ
ｕｌｔｉｌａｙｅｒｉｎｇ ｐｒｏｃｅｓｓ １Ｍ Ｍ
Ｌ ）と呼ばれるこのプロセスが、第７図に示される
。
第７図（ａｌは熱的ＭＭＬプロセスと関連するステップ
のシーケンスを示すが、ここでは、１２１０℃のＴＵと
１１８０℃のＴＬの間で５回の多層析出サイクルが反少
さｎだ後に、１度が約１１２０℃（ＴＱ として定義）
に急激に落され約３０分保持され、その後、所望の厚さ
のハンドルを得るために多層析出が１サイクル遂行され
る。一方、第７図（ｂ）は熱的ＭＭＬ−７”ロセスを示
すが、ここでは、１２１０℃のＴＵでのポリシリコン析
出の第５サイクルの前半が終了したところで１１２０℃
への冷却が行なわれる。ＴＱ冷却期間が終了したところ
で、ＴＬから開始して、多層析出のもう１回生のサイク
ルが遂行サイクルとの急激な冷却によって生成される局
所欠陥層は、これに続くポリシリコン研磨及び５ＲＥｉ
理の間も保持され、（１００）Ｓｌ 基板が除去された
ときの拘束力を提供する。図示されていないが、前述の
ごとく、本発明の化学的ＭＭＬプロセスもひずみをもつ
界面層を生成する。
のシーケンスを示すが、ここでは、１２１０℃のＴＵと
１１８０℃のＴＬの間で５回の多層析出サイクルが反少
さｎだ後に、１度が約１１２０℃（ＴＱ として定義）
に急激に落され約３０分保持され、その後、所望の厚さ
のハンドルを得るために多層析出が１サイクル遂行され
る。一方、第７図（ｂ）は熱的ＭＭＬ−７”ロセスを示
すが、ここでは、１２１０℃のＴＵでのポリシリコン析
出の第５サイクルの前半が終了したところで１１２０℃
への冷却が行なわれる。ＴＱ冷却期間が終了したところ
で、ＴＬから開始して、多層析出のもう１回生のサイク
ルが遂行サイクルとの急激な冷却によって生成される局
所欠陥層は、これに続くポリシリコン研磨及び５ＲＥｉ
理の間も保持され、（１００）Ｓｌ 基板が除去された
ときの拘束力を提供する。図示されていないが、前述の
ごとく、本発明の化学的ＭＭＬプロセスもひずみをもつ
界面層を生成する。
より詳細には、最初に、約４．３５μｍ／分の第１の成
長速度Ｇ ｌ （ＸＳｉＨ，＝０．０１３６、ＸＳｉＨ
Ｃｌ゜＝０．０４０９、及びＸ、Ｈ２＝ ０．９４５５
を使用）、及び約３．７５μｍ／分の第２の成長速１ｉ
Ｇ２（Ｘ ５ｉＨＣ１３＝０．０４１５及びＸＨ２＝
０．９５８５を使用）にて５回の化学的多１−析出サイ
クルが遂行される。ここで、Ｇ１及びＧ２の速度での析
出は約１１７５℃の反応温度にて行なわれる。高度に欠
陥のある層を生成するために、次に（第７図に示される
ように、第５番目のサイクルの中間あるいはこれが終了
した時点において）反応温度が約１１２０℃に減少され
、その後、３．７５μｍ／分の成長速度と関連するシリ
コン含有ガス反応物質のモル濃度を使用してポリシリコ
ン析出が約３０分間継続される。熱的ＭＭＬプロセスと
同様に、所定の厚さのシリコン ハンドルを得るために
従来の化学的多層析出が１回あるいは１回生のサイクル
だけ遂行される。化学的ＭＭＬプロセスの際のこの急激
な反応・温度の低下によって生成される局所ひずみｍは
後のウェーハ処理を通じてハンドル内に保持される。
長速度Ｇ ｌ （ＸＳｉＨ，＝０．０１３６、ＸＳｉＨ
Ｃｌ゜＝０．０４０９、及びＸ、Ｈ２＝ ０．９４５５
を使用）、及び約３．７５μｍ／分の第２の成長速１ｉ
Ｇ２（Ｘ ５ｉＨＣ１３＝０．０４１５及びＸＨ２＝
０．９５８５を使用）にて５回の化学的多１−析出サイ
クルが遂行される。ここで、Ｇ１及びＧ２の速度での析
出は約１１７５℃の反応温度にて行なわれる。高度に欠
陥のある層を生成するために、次に（第７図に示される
ように、第５番目のサイクルの中間あるいはこれが終了
した時点において）反応温度が約１１２０℃に減少され
、その後、３．７５μｍ／分の成長速度と関連するシリ
コン含有ガス反応物質のモル濃度を使用してポリシリコ
ン析出が約３０分間継続される。熱的ＭＭＬプロセスと
同様に、所定の厚さのシリコン ハンドルを得るために
従来の化学的多層析出が１回あるいは１回生のサイクル
だけ遂行される。化学的ＭＭＬプロセスの際のこの急激
な反応・温度の低下によって生成される局所ひずみｍは
後のウェーハ処理を通じてハンドル内に保持される。
第８図及び第９図は、それぞれ第７図（ａ）及び（ｂ）
との関連で上に説明された方法にて析出されたポリシリ
コンの第２図（ｉｉ）から（ｄ＞に示される基板シニン
グ プロセスのさまざまなステップの後のウェーハのそ
りの確率分布を示す。第８図及び第９図のそり分布的＃
（Ｉ）は本発明の修正多層析出サイクルの後のウェーハ
のそりを表わすが、それぞれ−２、ｏｏミル（第７図（
ａ））及び−２，５０ミ／Ｌ（第７図（ｂｌ）の平均そ
り値を持つことが示される。従来のポリシリコン研磨ス
テップ（第１図（ｂ））の後のそれぞれの平均そり値は
第８図及び第９図の曲＃ （ｉｉ）によって示されるよ
うに、−５，０ミル及び−６，０ミルである。第８図及
び第９図の残りの分布曲線（ｉｉｉｌ、（Ｖ）、及びＭ
は、それぞれ、（１００） Ｓｉ 研磨（第１図（ｃｌ
） 、ＳＲＥプロセス、及び最終（１００）Ｓｉ
ポリシング（第１図（ｄ））に対するものである。最終
ポリジングの後の本発明のＭ Ｍ Ｌ技術を使用したと
きの平均そり値は、６．００±０．０５０ミルの範囲で
ある。これに対して、多層析出プロセスに説明の変更を
加えないときは、ウェーハのそりの平均は、８．７５±
１．５ミルの範囲となる。
との関連で上に説明された方法にて析出されたポリシリ
コンの第２図（ｉｉ）から（ｄ＞に示される基板シニン
グ プロセスのさまざまなステップの後のウェーハのそ
りの確率分布を示す。第８図及び第９図のそり分布的＃
（Ｉ）は本発明の修正多層析出サイクルの後のウェーハ
のそりを表わすが、それぞれ−２、ｏｏミル（第７図（
ａ））及び−２，５０ミ／Ｌ（第７図（ｂｌ）の平均そ
り値を持つことが示される。従来のポリシリコン研磨ス
テップ（第１図（ｂ））の後のそれぞれの平均そり値は
第８図及び第９図の曲＃ （ｉｉ）によって示されるよ
うに、−５，０ミル及び−６，０ミルである。第８図及
び第９図の残りの分布曲線（ｉｉｉｌ、（Ｖ）、及びＭ
は、それぞれ、（１００） Ｓｉ 研磨（第１図（ｃｌ
） 、ＳＲＥプロセス、及び最終（１００）Ｓｉ
ポリシング（第１図（ｄ））に対するものである。最終
ポリジングの後の本発明のＭ Ｍ Ｌ技術を使用したと
きの平均そり値は、６．００±０．０５０ミルの範囲で
ある。これに対して、多層析出プロセスに説明の変更を
加えないときは、ウェーハのそりの平均は、８．７５±
１．５ミルの範囲となる。
ＭＬＬプロセスのもう１つの変形として、多層析出の第
３のサイクルの後に最初の冷却（１１２０℃、３０分）
を行ない、続いて、多層析出の第５のサイクルの後にポ
リシリコン析出温度の第２の冷却（１１２０℃、３０分
）を行なう方法がある。この２回の冷却によって、２つ
の離れた撹乱された層が形成され、ウェーハのスプリン
グバックがさらに減少される。これに加えて、本発明の
このＭＭＬ技術は、後続のＳＲＥを伴なうことなく使用
することができるが、この場合、この方法は、最終ポリ
シング処理の後のΔＳをさらに３から５ミル減少させる
。ただし、これらの方法は、ＳＲＥプロセスのかわりに
入念な高圧スクラビング、あるいは細かなナイロン ブ
ラシによるブラシング及び洗浄を行なわないかぎり、粒
子問題を起こす。この粒子問題は、ポリシリコン研磨ス
テップの後に１４１０℃にて、゛焼きなまされたものを
再結晶することによるポリシリコン１−１４の高温再成
長（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｒｅｇｒｏｗ
ｔｈ、 ＨＴＲ）によって除去することも可能である。
３のサイクルの後に最初の冷却（１１２０℃、３０分）
を行ない、続いて、多層析出の第５のサイクルの後にポ
リシリコン析出温度の第２の冷却（１１２０℃、３０分
）を行なう方法がある。この２回の冷却によって、２つ
の離れた撹乱された層が形成され、ウェーハのスプリン
グバックがさらに減少される。これに加えて、本発明の
このＭＭＬ技術は、後続のＳＲＥを伴なうことなく使用
することができるが、この場合、この方法は、最終ポリ
シング処理の後のΔＳをさらに３から５ミル減少させる
。ただし、これらの方法は、ＳＲＥプロセスのかわりに
入念な高圧スクラビング、あるいは細かなナイロン ブ
ラシによるブラシング及び洗浄を行なわないかぎり、粒
子問題を起こす。この粒子問題は、ポリシリコン研磨ス
テップの後に１４１０℃にて、゛焼きなまされたものを
再結晶することによるポリシリコン１−１４の高温再成
長（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｒｅｇｒｏｗ
ｔｈ、 ＨＴＲ）によって除去することも可能である。
（前述の共同未決出願を参照）。別の方法として、ポリ
シリコンの上部５０−１００μｍ層を部分的に融解する
ことによっても、さらに約４ミルだけΔＳを減少するこ
とができる。第１０図はデバイスの処理の前に非常に小
さなそりを持つウェーハを与える各種のＤＩプロセスの
摂動の最終ポリシング ステップ（第１図（ｄ））の後
のウェーハのそりの確率分布を示す。本発明（ＭＭＬプ
ロセス）にて析出されたポリシリコン ハンドルに対す
る平均そり値は、ＳＲＥが使用されないとき（第１０図
（Ｃ））は３．８ミルであり、またＨＴＲが使用された
とき（第１０図（ｄ））は、５．０ミルである。ＳＲＥ
を１吏用する従来の基板シニング プロセスでは、本発
明のＭＭＬプロセスを使用したとき（第７図）は７．０
ミルの平均そり値を与え、前述の共同未決出願に開示の
従来のＭＭＬプロセスを使用したときは、９．５ミルの
値を与える。
シリコンの上部５０−１００μｍ層を部分的に融解する
ことによっても、さらに約４ミルだけΔＳを減少するこ
とができる。第１０図はデバイスの処理の前に非常に小
さなそりを持つウェーハを与える各種のＤＩプロセスの
摂動の最終ポリシング ステップ（第１図（ｄ））の後
のウェーハのそりの確率分布を示す。本発明（ＭＭＬプ
ロセス）にて析出されたポリシリコン ハンドルに対す
る平均そり値は、ＳＲＥが使用されないとき（第１０図
（Ｃ））は３．８ミルであり、またＨＴＲが使用された
とき（第１０図（ｄ））は、５．０ミルである。ＳＲＥ
を１吏用する従来の基板シニング プロセスでは、本発
明のＭＭＬプロセスを使用したとき（第７図）は７．０
ミルの平均そり値を与え、前述の共同未決出願に開示の
従来のＭＭＬプロセスを使用したときは、９．５ミルの
値を与える。
第１図は基板シニング プロセスのさまざまなステージ
におけるプロセス ステップ及び対応するＤＩウェーハ
のそりの状態を示し；第２図は本発明に従ってサブサー
フェス欠陥層が生成されるプロセスにおいて、この欠陥
層がポリシリコンのシュアル研磨プロセスによって生成
される実施態様に関するステップを図解し； 第３図は第１図のプロセスのさまざまなステージでの第
２図の方法によって形成されたポリシリコン構造につい
てのウェーハのそりの確率分布を示し； 第４図は不発明のもう１つのプロセスに従ってサブサー
フェス界面層が生成されるプロセスにおいて、この界面
層が、第２のポリシリコン層が析出されるポリシリコン
層上に膜（５ｉ０２あるいはＳｌ、Ｎ４）を成長するこ
とによって生成される実施態様に関するステップを図解
し； 第５図及び第６図は第１図の基板シニングプロセスのさ
まざまなステージでのそれぞれ３０００Ａ ５ｉｎ２
層及び３０００Ａ Ｓｉ３Ｎ。 層を使用して第４図（ｂ）の方法によって形成されたポ
リシリコン構造についてのウェーハのそりの確率分布を
示し； 第７図は本発明のもう１つのプロセスに従ってサブサー
フェス欠陥層を生成するだめのプロセスにおいて、この
欠陥者が標準多層析出プロセスの５回のサイクル（第７
図（ａ））あるいは４回半のサイクル（第７図（ｂ））
の後に熱冷却を導入することによって生成されるプロセ
スのポリシリコン析出温度の温度シーケンスを示し； 第８図及び第９図は第１図に示される基板シニング プ
ロセスのさまざまなステージでのそれぞれ第７図（ａｔ
及び第７図（ｂ）の方法を使用して析出されたポリシリ
コン構造についてのウェーハのそりの分布を示し；そし
て第１０図は第１図（ｄ）に示される（１００）Ｓｉ
基板の最終ポリシリコンの後の本発明に使用される各種
のＤＩプロセスの各種の摂動についてのウェーハのそり
の分布を示す主要符号の説明 １０・・・・・・・・・・・・・・基板１２・・・・・
・・・・二酸化ケイ素分離層１４．１４＆、１Ｂ・・・
・・・ポリシリコン層１６・・・・・・・再結晶ポリシ
リコン層ＩＱ Ｉ ＦＩＧ、 ４ ＦｌｌＬ４＾ −ｆ ト 凸へ く α ？ シー ＋ｌＩ／ 一 只こ
におけるプロセス ステップ及び対応するＤＩウェーハ
のそりの状態を示し；第２図は本発明に従ってサブサー
フェス欠陥層が生成されるプロセスにおいて、この欠陥
層がポリシリコンのシュアル研磨プロセスによって生成
される実施態様に関するステップを図解し； 第３図は第１図のプロセスのさまざまなステージでの第
２図の方法によって形成されたポリシリコン構造につい
てのウェーハのそりの確率分布を示し； 第４図は不発明のもう１つのプロセスに従ってサブサー
フェス界面層が生成されるプロセスにおいて、この界面
層が、第２のポリシリコン層が析出されるポリシリコン
層上に膜（５ｉ０２あるいはＳｌ、Ｎ４）を成長するこ
とによって生成される実施態様に関するステップを図解
し； 第５図及び第６図は第１図の基板シニングプロセスのさ
まざまなステージでのそれぞれ３０００Ａ ５ｉｎ２
層及び３０００Ａ Ｓｉ３Ｎ。 層を使用して第４図（ｂ）の方法によって形成されたポ
リシリコン構造についてのウェーハのそりの確率分布を
示し； 第７図は本発明のもう１つのプロセスに従ってサブサー
フェス欠陥層を生成するだめのプロセスにおいて、この
欠陥者が標準多層析出プロセスの５回のサイクル（第７
図（ａ））あるいは４回半のサイクル（第７図（ｂ））
の後に熱冷却を導入することによって生成されるプロセ
スのポリシリコン析出温度の温度シーケンスを示し； 第８図及び第９図は第１図に示される基板シニング プ
ロセスのさまざまなステージでのそれぞれ第７図（ａｔ
及び第７図（ｂ）の方法を使用して析出されたポリシリ
コン構造についてのウェーハのそりの分布を示し；そし
て第１０図は第１図（ｄ）に示される（１００）Ｓｉ
基板の最終ポリシリコンの後の本発明に使用される各種
のＤＩプロセスの各種の摂動についてのウェーハのそり
の分布を示す主要符号の説明 １０・・・・・・・・・・・・・・基板１２・・・・・
・・・・二酸化ケイ素分離層１４．１４＆、１Ｂ・・・
・・・ポリシリコン層１６・・・・・・・再結晶ポリシ
リコン層ＩＱ Ｉ ＦＩＧ、 ４ ＦｌｌＬ４＾ −ｆ ト 凸へ く α ？ シー ＋ｌＩ／ 一 只こ
Claims (1)
- 【特許請求の範囲】 １、絶縁層分離ウェーハ上にその後該絶縁層分離ウェー
ハの基板のシニングに伴なうそりを減少させるための厚
いポリシリコン層を析出する方法において、該方法が： ａ）第１のポリシリコン層（１４）を該ウ ェーハの上部面の第１の所定の高さまで析 出するステップ（第２図）； ｂ）ステップａ）の析出プロセスを該第１ の高さの所に局所化されたひずみを持つポ リシリコン層（１８）を生成するために該 所定の第１の高さの所で中断するステップ；及び ｃ）ステップｂ）にて生成された該ひずみ を持つ層上へのステップａ）にて開始され 該析出を所定の最終的な高さの厚いポリシ リコン層が形成されるように完結させるス テップを含むことを特徴とする方法。 ２、特許請求の範囲第１項に記載の方法において、ステ
ップｂ）の遂行において、該局所化されたひずみを持つ
ポリシリコン層を形成するために研磨プロセスが使用さ
れることを特徴とする方法。 ３、特許請求の範囲第１項に記載の方法において、ステ
ップａ）及びｃ）の遂行において、該ポリシリコン層を
析出するために所定の成長パラメータを周期的に変動さ
せる多層析出技術が使用され、ステップｃ）の析出を完
結する前に界面層の成長が行なわれることを特徴とする
方法。 ４、特許請求の範囲第３項に記載の方法において、該界
面層がＳｉＯ＿２からなることを特徴とする方法。 ５、特許請求の範囲第３項に記載の方法において、該界
面層がＳｉ＿３Ｎ＿４からなることを特徴とする方法。 ６、特許請求の範囲第４項あるいは第５項のいずれかに
記載の方法において、該界面層が約３０００Ａの高さを
持つことを特徴とする方法。 ７、特許請求の範囲第３項に記載の方法において、ステ
ップｂ）の遂行において、該所定の成長パラメータがス
テップｃ）のポリシリコン析出を完結する前に該局所化
されたひずみを持つ層を生成するために変更されること
を特徴とする方法。 ８、特許請求の範囲第３項に記載の方法において、ステ
ップａ）の遂行において、該絶縁層分離ウェーハの上部
表面から第１の所定の高さを持つポリシリコン層を形成
するために所定の成長パラメータの４回半の周期的変動
が完結されることを特徴とする方法。 ９、特許請求の範囲第３項に記載の方法において、ステ
ップａ）の遂行において、該絶縁層分離ウェーハの上部
表面から第１の所定の高さを持つポリシリコン層を形成
するために所定の成長パラメータの５回の周期的変動が
完結されることを特徴とする方法。 １０、特許請求の範囲第３項に記載の方法において、ス
テップａ）及びｃ）の遂行において、反応温度が該所定
の成長パラメータとして使用され、そしてこれが１回の
多層析出サイクルを完結するために第１の高い温度（Ｔ
Ｌ）と第２の低い温度（ＴＬ）の間で変動され、そして
ステップｂ）の遂行において、該反応温度が下部構造的
にひずみを持つポリシリコン層を生成するのに十分に低
い第３の温度（ＴＱ）に落されることを特徴とする方法
。 １１、特許請求の範囲第１０項に記載の方法において、
ステップｂ）が所定の数のひずみを持つポリシリコン層
が形成されるまで所定の回数だけ反復されることを特徴
とする方法。 １２、特許請求の範囲第１０項に記載の方法において、
第１の高い温度（ＴＵ）がほぼ１２１０℃であり、該第
２の低い温度（ＴＬ）がほぼ１１８０℃であり、そして
第３の温度（ＴＱ）がほぼ１１２０℃であり、ステップ
ａ）の多層析出サイクルの個々の半期間の長さがほぼ１
０分間であり、そしてステップｂ）の中断期間がほぼ３
０分であることを特徴とする方法。 １３、特許請求の範囲第３項に記載の方法において、ス
テップａ）及びｃ）の遂行において、該所定の成長パラ
メータとして使用される反応物の濃度が多層析出サイク
ルを完結するために第１の温度の等温状態の下で第１の
高い成長速度及び第２の低い成長速度が得られるように
変動され、ステップｂ）の遂行において、該成長パラメ
ータが該反応温度を該局所化されたひずみを持つポリシ
リコン層を生成するために十分に低い温度に第２の値に
減少することによつて第３の成長速度に減少されること
を特徴とする方法。 １４、特許請求の範囲第１３項に記載の方法において、
ステップｂ）が所定の数のひずみを持つポリシリコン層
を生成するために所定の回数だけ反復されることを特徴
とする方法。 １５、特許請求の範囲第１３項に記載の方法において、
ステップａ）及びｃ）の遂行において、反応温度がほぼ
１１７５℃に保持され、該第１の高い成長速度がＸＳｉ
Ｈ＿４＝０．０１３６、ＸＳｉＨＣｌ＿３＝０．０４０
９及びＸＨ＿２＝０．９４５５を使用してほぼ４．３５
μｍ／分とされ、第２の低い成長速度がＸＳｉＨＣｌ＿
３＝０．０４１５及びＸＨ＿２＝０．９５８５を使用し
てほぼ３．７５μｍ／分とされ、そしてステップｂ）の
遂行において、該反応温度がほぼ１１２０℃に減少され
、そして該成長速度がＸＳｉＨＣｌ＿３＝０．０４１５
及びＸＨ＿２＝０．９５８５を使用してほぼ２．７０μ
ｍ／分とされ、ステップａ）の多層析出サイクルの個々
の半期間の長さがほぼ１０分とされ、そしてステップｂ
）の該中断期間の長さがほぼ３０分されることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/680,344 US4631804A (en) | 1984-12-10 | 1984-12-10 | Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer |
| US680344 | 2000-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139042A true JPS61139042A (ja) | 1986-06-26 |
| JPH0766940B2 JPH0766940B2 (ja) | 1995-07-19 |
Family
ID=24730715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60276159A Expired - Fee Related JPH0766940B2 (ja) | 1984-12-10 | 1985-12-10 | ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4631804A (ja) |
| JP (1) | JPH0766940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964023A (zh) * | 2021-12-21 | 2022-01-21 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804866A (en) * | 1986-03-24 | 1989-02-14 | Matsushita Electric Works, Ltd. | Solid state relay |
| US4830984A (en) * | 1987-08-19 | 1989-05-16 | Texas Instruments Incorporated | Method for heteroepitaxial growth using tensioning layer on rear substrate surface |
| US4824698A (en) * | 1987-12-23 | 1989-04-25 | General Electric Company | High temperature annealing to improve SIMOX characteristics |
| US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH03214625A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| GB9014491D0 (en) * | 1990-06-29 | 1990-08-22 | Digital Equipment Int | Mounting silicon chips |
| JPH07118505B2 (ja) * | 1990-12-28 | 1995-12-18 | 信越半導体株式会社 | 誘電体分離基板の製造方法 |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| TW274628B (ja) * | 1994-06-03 | 1996-04-21 | At & T Corp | |
| US5478758A (en) * | 1994-06-03 | 1995-12-26 | At&T Corp. | Method of making a getterer for multi-layer wafers |
| US5562770A (en) * | 1994-11-22 | 1996-10-08 | International Business Machines Corporation | Semiconductor manufacturing process for low dislocation defects |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US6090686A (en) | 1997-06-18 | 2000-07-18 | Lucent Technologies, Inc. | Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same |
| US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
| US6268068B1 (en) | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
| JP3179065B2 (ja) * | 1999-02-02 | 2001-06-25 | 宮崎沖電気株式会社 | 半導体素子の製造方法 |
| US6426285B1 (en) | 1999-11-03 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to solve intermetallic dielectric cracks in integrated circuit devices |
| US6630426B1 (en) | 2000-01-12 | 2003-10-07 | Teracomm Research Inc. | Method of increasing the critical temperature of a high critical temperature superconducting film and a superconducting structure made using the method |
| EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US6991999B2 (en) * | 2001-09-07 | 2006-01-31 | Applied Materials, Inc. | Bi-layer silicon film and method of fabrication |
| US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7005160B2 (en) * | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
| JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US9761539B2 (en) | 2015-06-29 | 2017-09-12 | Globalfoundries Inc. | Wafer rigidity with reinforcement structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081292A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS5511347A (en) * | 1978-07-12 | 1980-01-26 | Hitachi Ltd | Manufacture of dielectric insulated separation substrate |
| JPS5760778A (en) * | 1980-09-26 | 1982-04-12 | Matsushita Electric Ind Co Ltd | Thermal infrared image pickup device |
| JPS57113251A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5718341B2 (ja) * | 1974-12-11 | 1982-04-16 | ||
| US4173674A (en) * | 1975-05-12 | 1979-11-06 | Hitachi, Ltd. | Dielectric insulator separated substrate for semiconductor integrated circuits |
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS55138229A (en) * | 1979-04-13 | 1980-10-28 | Hitachi Ltd | Manufacture of dielectric material for insulation- separation substrate |
| US4390392A (en) * | 1980-09-16 | 1983-06-28 | Texas Instruments Incorporated | Method for removal of minute physical damage to silicon wafers by employing laser annealing |
| US4411060A (en) * | 1981-07-06 | 1983-10-25 | Western Electric Co., Inc. | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates |
| US4410395A (en) * | 1982-05-10 | 1983-10-18 | Fairchild Camera & Instrument Corporation | Method of removing bulk impurities from semiconductor wafers |
-
1984
- 1984-12-10 US US06/680,344 patent/US4631804A/en not_active Expired - Lifetime
-
1985
- 1985-12-10 JP JP60276159A patent/JPH0766940B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081292A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS5511347A (en) * | 1978-07-12 | 1980-01-26 | Hitachi Ltd | Manufacture of dielectric insulated separation substrate |
| JPS5760778A (en) * | 1980-09-26 | 1982-04-12 | Matsushita Electric Ind Co Ltd | Thermal infrared image pickup device |
| JPS57113251A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964023A (zh) * | 2021-12-21 | 2022-01-21 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
| CN113964023B (zh) * | 2021-12-21 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4631804A (en) | 1986-12-30 |
| JPH0766940B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61139042A (ja) | ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 | |
| JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法 | |
| US5346848A (en) | Method of bonding silicon and III-V semiconductor materials | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| US7968909B2 (en) | Reconditioned substrates for fabricating compound material wafers | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| JPH0355822A (ja) | 半導体素子形成用基板の製造方法 | |
| WO2005076345A1 (en) | Substrate with determinate thermal expansion coefficient | |
| US7605055B2 (en) | Wafer with diamond layer | |
| US8216917B2 (en) | Method for fabricating a semiconductor on insulator type substrate | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JP2007073768A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| US5449638A (en) | Process on thickness control for silicon-on-insulator technology | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| US5233216A (en) | Dielectric isolated substrate and process for producing the same | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPH0350817A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH05152180A (ja) | 半導体装置及び製造方法 | |
| JPH03252154A (ja) | 誘電体分離基板およびその製造方法 | |
| RU2207659C2 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |