JPH0766940B2 - ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 - Google Patents
ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法Info
- Publication number
- JPH0766940B2 JPH0766940B2 JP60276159A JP27615985A JPH0766940B2 JP H0766940 B2 JPH0766940 B2 JP H0766940B2 JP 60276159 A JP60276159 A JP 60276159A JP 27615985 A JP27615985 A JP 27615985A JP H0766940 B2 JPH0766940 B2 JP H0766940B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- polysilicon layer
- approximately
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 104
- 229920005591 polysilicon Polymers 0.000 title claims description 104
- 238000000034 method Methods 0.000 title claims description 92
- 239000000758 substrate Substances 0.000 title description 30
- 238000000151 deposition Methods 0.000 claims description 37
- 238000005498 polishing Methods 0.000 claims description 34
- 230000008021 deposition Effects 0.000 claims description 32
- 238000005137 deposition process Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 239000000376 reactant Substances 0.000 claims description 5
- 238000001556 precipitation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 43
- 238000007517 polishing process Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000001816 cooling Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- ZDGGJQMSELMHLK-UHFFFAOYSA-N m-Trifluoromethylhippuric acid Chemical compound OC(=O)CNC(=O)C1=CC=CC(C(F)(F)F)=C1 ZDGGJQMSELMHLK-UHFFFAOYSA-N 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/086—Isolated zones
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/903—Catalyst aided deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明はウエーハ シニング プロセスの際に生成され
る絶縁層分離（DI）ウエーハ内に生成されるそりをこの
DIウエーハを覆うポリシリコン構造の裏側表面の付近に
高いひずみを持つ層を導入することによつて減少する方
法に関する。
る絶縁層分離（DI）ウエーハ内に生成されるそりをこの
DIウエーハを覆うポリシリコン構造の裏側表面の付近に
高いひずみを持つ層を導入することによつて減少する方
法に関する。
技術の背景 単結晶シリコン層にポリシリコン層が結合されたタイプ
の絶縁層分離（DI）ウエーハの処理の１つのステツプに
おいて、この単結晶（100）シリコン基板を従来の研磨
技術を使用するプロセスにてシニングすることが要求さ
れる。シリコン基板の研磨は、ウエーハに約0.010“±
0.001"の大きな変形を与える。ここで、正の符号の変形
はシリコン基板を覆うポリシリコンの側からみて中低の
そりを示す。通常、スプリングバツクと呼ばれる研磨プ
ロセスの際のウエーハのそりの急激な増加は、これによ
つてウエーハが後のIC処理の際に自動扱いできなくなる
ために、またこれが単結晶タブ（single crystaltub）
内に回復不能な構造上の障害を与えるため歓迎されな
い。
の絶縁層分離（DI）ウエーハの処理の１つのステツプに
おいて、この単結晶（100）シリコン基板を従来の研磨
技術を使用するプロセスにてシニングすることが要求さ
れる。シリコン基板の研磨は、ウエーハに約0.010“±
0.001"の大きな変形を与える。ここで、正の符号の変形
はシリコン基板を覆うポリシリコンの側からみて中低の
そりを示す。通常、スプリングバツクと呼ばれる研磨プ
ロセスの際のウエーハのそりの急激な増加は、これによ
つてウエーハが後のIC処理の際に自動扱いできなくなる
ために、またこれが単結晶タブ（single crystaltub）
内に回復不能な構造上の障害を与えるため歓迎されな
い。
このスプリングバツク問題の克服に関して、ポリシリコ
ン層内にサブサーフエス欠陥層を形成することによつて
基板シニング プロセスの際のスプリングバツク問題の
影響が緩和されることが知られている。
ン層内にサブサーフエス欠陥層を形成することによつて
基板シニング プロセスの際のスプリングバツク問題の
影響が緩和されることが知られている。
発明の要約 本発明はこのような欠陥層を生成するための向上した方
法を提供する。本発明によるとシリコン基板上にポリシ
リコン層が析出される通常の製造プロセスにおいて、こ
の析出プロセスが、分離酸化物層界面から約14ミル離れ
た所にポリシリコン サブサーフエス欠陥層を与えるた
めに中断される。本件発明の１つの方法はジュアル シ
リコン研磨と呼ばれるものであり、この方法では、分離
酸化物上にポリシリコン層が析出され、これが次に高度
にひずんだ層を生成するために研磨される。次に、第２
のポリシリコン層が析出される。ここで、最初のポリシ
リコン研磨プロセスによつて生成されたひずみを持つ層
は残りの析出プロセス及び、その後のDIウエーハの機械
的処理に間もそのままにとどまる。
法を提供する。本発明によるとシリコン基板上にポリシ
リコン層が析出される通常の製造プロセスにおいて、こ
の析出プロセスが、分離酸化物層界面から約14ミル離れ
た所にポリシリコン サブサーフエス欠陥層を与えるた
めに中断される。本件発明の１つの方法はジュアル シ
リコン研磨と呼ばれるものであり、この方法では、分離
酸化物上にポリシリコン層が析出され、これが次に高度
にひずんだ層を生成するために研磨される。次に、第２
のポリシリコン層が析出される。ここで、最初のポリシ
リコン研磨プロセスによつて生成されたひずみを持つ層
は残りの析出プロセス及び、その後のDIウエーハの機械
的処理に間もそのままにとどまる。
発明の実施例 本発明の理解をより完全にする目的で、DIウエーハ プ
ロセスのスプリングバツク問題を起こす部分について簡
単に述べる。第１図（ａ）から（ｄ）はプロセスのこの
部分に関連するステツプを示す。第１図（ａ）の断面に
示されるごとく、開始ポイントは、図示されるごとく、
前もつて溝を含むように処理された（100）シリコン基
板10である。二酸化ケイ素分離層12が基板10上に成長さ
れ、次に、この二酸化ケイ素層12の上に厚いポリシリコ
ン層14が析出される。当技術において、“ポリシリコン
ハンドル”と呼ばれるこの層は、単に溝を満し、後の
加工プロセスのための基準表面を提供するために使用さ
れる。本発明の出願人による他の米国特許出願には、厚
いポリシリコン層の析出と関連する応力を収容すること
ができるポリシリコン層14の析出方法について開示す
る。この共同未決定出願にて開示されるプロセスによつ
て、〈100〉組織を持つ再結晶ポリシリコン層16が二酸
化ケイ素層12と柱状〈110〉配位ポリシリコン層14との
間に形成される。このことを明確にするために、第１図
（ａ）から（ｄ）に図解されるステツプに再結晶ポリシ
リコン層16が示された。ただし、これに単に一例にすぎ
ず、本発明のプロセスは二酸化ケイ素、あるいは他の絶
縁層12上にポリシリコン層14を形成する他の方法にも同
様に適用する。第１図（ａ）に示されるごとく、典型的
なポリシリコン ハンドルの析出が行なわれた後の完全
な構造は0.050″から0.052″の高さを持つ。
ロセスのスプリングバツク問題を起こす部分について簡
単に述べる。第１図（ａ）から（ｄ）はプロセスのこの
部分に関連するステツプを示す。第１図（ａ）の断面に
示されるごとく、開始ポイントは、図示されるごとく、
前もつて溝を含むように処理された（100）シリコン基
板10である。二酸化ケイ素分離層12が基板10上に成長さ
れ、次に、この二酸化ケイ素層12の上に厚いポリシリコ
ン層14が析出される。当技術において、“ポリシリコン
ハンドル”と呼ばれるこの層は、単に溝を満し、後の
加工プロセスのための基準表面を提供するために使用さ
れる。本発明の出願人による他の米国特許出願には、厚
いポリシリコン層の析出と関連する応力を収容すること
ができるポリシリコン層14の析出方法について開示す
る。この共同未決定出願にて開示されるプロセスによつ
て、〈100〉組織を持つ再結晶ポリシリコン層16が二酸
化ケイ素層12と柱状〈110〉配位ポリシリコン層14との
間に形成される。このことを明確にするために、第１図
（ａ）から（ｄ）に図解されるステツプに再結晶ポリシ
リコン層16が示された。ただし、これに単に一例にすぎ
ず、本発明のプロセスは二酸化ケイ素、あるいは他の絶
縁層12上にポリシリコン層14を形成する他の方法にも同
様に適用する。第１図（ａ）に示されるごとく、典型的
なポリシリコン ハンドルの析出が行なわれた後の完全
な構造は0.050″から0.052″の高さを持つ。
機械的処理の次のステツプはウエーハのエツジの付近に
変則的に成長したポリシリコンを除去するための（例え
ば、従来の研磨剤が付されたエンドレス ベルトを使用
しての）エツジ研磨処理からなる。ウエーハは、次に、
第１図（ｂ）に示されるポリシリコン研磨処理を行なう
ために、例えば、フエライト塔載ブロツク上に塔載され
る。図示されるごとく、ポリシリコン層14の上部の約0.
004″が除去され、結果として、単結晶シリコン基板10
の底面と平行の分離酸化物12の上約0.0177″の面が得ら
れる。ポリシリコン研磨ステツプに続いて、ウエーハが
外され、基板10が従来の研磨プロセスにて（ウエーハを
研磨機に真空塔載する方法にて）溝の底が、第１図
（ｃ）に示されるように、ほぼ見えるようになるまで、
薄くされる。この時点において、この構造物は約0.021
5″の高さを持つ。この基板研磨ステツプに続いて、こ
の複合構造物が典型的な直径約3.970″から最終DIウエ
ーハの直径が約3.940″となるまで研磨される。次に、
応力除去食刻（stress relived etch、SRE）と呼ばれる
基板粒子洗浄処理が研磨処理の際に発生しDIウエーハに
緩く付着あるいはこの中に埋れるシリコン粒子を除去す
るために遂行される。このSRE洗浄は4HNO3:HF:2酢酸溶
液内で約30℃の温度にて15から30秒間この構造物を食刻
することからなる。このプロセスによつてポリシリコン
層の約0.025から0.050ミルが除去される。この粒子は、
SRE洗浄によつて除去しないと、以下の多くの感光性耐
食膜処理において重大な問題を起す原因となる。最終の
基板シニング プロセスは従来の二重ポリシング技術を
使用して単結晶基板10をポリシングすることからなる。
最初のポリシングにおいては、粉末SiO2析出物（１μ
ｍ）の５％懸濁液にて基板研磨ステツプの後に残る単結
晶物質の約80％が除去されるまで処理が行なわれる。こ
れに続いて、第１図（ｄ）に示されるように、コロイド
SiO2溶液（10−13x10-3μｍ粒子サイズ）内でpH約11で
最終指定厚である0.020″が得られるまで最終ポリシン
グが遂行される。
変則的に成長したポリシリコンを除去するための（例え
ば、従来の研磨剤が付されたエンドレス ベルトを使用
しての）エツジ研磨処理からなる。ウエーハは、次に、
第１図（ｂ）に示されるポリシリコン研磨処理を行なう
ために、例えば、フエライト塔載ブロツク上に塔載され
る。図示されるごとく、ポリシリコン層14の上部の約0.
004″が除去され、結果として、単結晶シリコン基板10
の底面と平行の分離酸化物12の上約0.0177″の面が得ら
れる。ポリシリコン研磨ステツプに続いて、ウエーハが
外され、基板10が従来の研磨プロセスにて（ウエーハを
研磨機に真空塔載する方法にて）溝の底が、第１図
（ｃ）に示されるように、ほぼ見えるようになるまで、
薄くされる。この時点において、この構造物は約0.021
5″の高さを持つ。この基板研磨ステツプに続いて、こ
の複合構造物が典型的な直径約3.970″から最終DIウエ
ーハの直径が約3.940″となるまで研磨される。次に、
応力除去食刻（stress relived etch、SRE）と呼ばれる
基板粒子洗浄処理が研磨処理の際に発生しDIウエーハに
緩く付着あるいはこの中に埋れるシリコン粒子を除去す
るために遂行される。このSRE洗浄は4HNO3:HF:2酢酸溶
液内で約30℃の温度にて15から30秒間この構造物を食刻
することからなる。このプロセスによつてポリシリコン
層の約0.025から0.050ミルが除去される。この粒子は、
SRE洗浄によつて除去しないと、以下の多くの感光性耐
食膜処理において重大な問題を起す原因となる。最終の
基板シニング プロセスは従来の二重ポリシング技術を
使用して単結晶基板10をポリシングすることからなる。
最初のポリシングにおいては、粉末SiO2析出物（１μ
ｍ）の５％懸濁液にて基板研磨ステツプの後に残る単結
晶物質の約80％が除去されるまで処理が行なわれる。こ
れに続いて、第１図（ｄ）に示されるように、コロイド
SiO2溶液（10−13x10-3μｍ粒子サイズ）内でpH約11で
最終指定厚である0.020″が得られるまで最終ポリシン
グが遂行される。
第１図は同図の（ａ）−（ｄ）との関連で上記に説明の
各種のステツプと関連する基板10のそりの変化を示す。
図面からわかるように、ポリシリコン析出プロセスが終
了した時点（第１図（ａ））においては、ウエーハは０
から−0.005″の平均そりを持つ。ポリシリコンの研磨
処理の際に、そりは負の方向への多少の増加を示し、−
0.004″から−0.008″の間の平均値に達する。第１図
（ｃ）として示されるその後の基板の研磨によつて、ウ
エーハのそりに大きな変化が発生し、これは0.009″か
ら0.011″の間の平均値に達する。ここで、これら正の
値は、ポリシリコン側から見て中低のそり（＋）が存在
することを示す。応力除去食刻は中低そり（＋）を若干
増加させ、結果として、そりは約0.010″から0.012″の
範囲となる。この後の最終ポリシングにおいては、ウエ
ーハのそりは殆んど変化しない。しかし、最終ポリシン
グが（100）Si研磨に続いて、最初に応力除去食刻を遂
行しないで実行されたときは、最終的なそりが大きく減
少し、0.005″から0.008″の間の平均値となる。ウエー
ハのそりの△ｓとして呼ばれる総スプリングバツクはポ
リシリコン析出ステツプ（第１図（ａ））と最終ウエー
ハ ポリシング ステツプ（第１図（ｄ））の間のウエ
ーハのそりの変化として定義される。より具体的には、
スプリングバツクを定義するのに以下の経験式が使用さ
れる。
各種のステツプと関連する基板10のそりの変化を示す。
図面からわかるように、ポリシリコン析出プロセスが終
了した時点（第１図（ａ））においては、ウエーハは０
から−0.005″の平均そりを持つ。ポリシリコンの研磨
処理の際に、そりは負の方向への多少の増加を示し、−
0.004″から−0.008″の間の平均値に達する。第１図
（ｃ）として示されるその後の基板の研磨によつて、ウ
エーハのそりに大きな変化が発生し、これは0.009″か
ら0.011″の間の平均値に達する。ここで、これら正の
値は、ポリシリコン側から見て中低のそり（＋）が存在
することを示す。応力除去食刻は中低そり（＋）を若干
増加させ、結果として、そりは約0.010″から0.012″の
範囲となる。この後の最終ポリシングにおいては、ウエ
ーハのそりは殆んど変化しない。しかし、最終ポリシン
グが（100）Si研磨に続いて、最初に応力除去食刻を遂
行しないで実行されたときは、最終的なそりが大きく減
少し、0.005″から0.008″の間の平均値となる。ウエー
ハのそりの△ｓとして呼ばれる総スプリングバツクはポ
リシリコン析出ステツプ（第１図（ａ））と最終ウエー
ハ ポリシング ステツプ（第１図（ｄ））の間のウエ
ーハのそりの変化として定義される。より具体的には、
スプリングバツクを定義するのに以下の経験式が使用さ
れる。
△ｓ＝bfinal−bpoly＝10.7−0.64bp0ly （１） 式（１）及び第２図からわかるように、第１図（ａ）か
ら（ｄ）と関連して説明された従来の基板シニング処理
が使用される通常のポリシリコン析出プロセスにおいて
は、ウエーハのそりは約＋10.7ミルである。ここで、こ
の値はデバイス処理の際に各種の感光性耐食膜処理に使
用されるウエーハの自動的な取り扱いに許容される上限
よりも、約５ミル高い。SRE処理が行なわれないとき
は、bfinalは6.5±1.5ミルの範囲となる。この△ｓの減
少はポリシリコン研磨処理（第１図（ｂ））の際に高度
にひずんだ層が生成され、SRE処理を遂行しないときは
これがポリシリコン ハンドル内に残こり、ウエーハ
スプリングバツクに対する拘束力を及すためであると考
えられる。従つて、残される問題は、SRE処理を行なう
一方で、後者の範囲のbfinalを提供する方法である。従
つて、本発明の基本前提は、ポリシリコン ハンドル内
にSRE処理の後でもそのままにとどまるサブサーフエス
層を人為的に生成することにある。
ら（ｄ）と関連して説明された従来の基板シニング処理
が使用される通常のポリシリコン析出プロセスにおいて
は、ウエーハのそりは約＋10.7ミルである。ここで、こ
の値はデバイス処理の際に各種の感光性耐食膜処理に使
用されるウエーハの自動的な取り扱いに許容される上限
よりも、約５ミル高い。SRE処理が行なわれないとき
は、bfinalは6.5±1.5ミルの範囲となる。この△ｓの減
少はポリシリコン研磨処理（第１図（ｂ））の際に高度
にひずんだ層が生成され、SRE処理を遂行しないときは
これがポリシリコン ハンドル内に残こり、ウエーハ
スプリングバツクに対する拘束力を及すためであると考
えられる。従つて、残される問題は、SRE処理を行なう
一方で、後者の範囲のbfinalを提供する方法である。従
つて、本発明の基本前提は、ポリシリコン ハンドル内
にSRE処理の後でもそのままにとどまるサブサーフエス
層を人為的に生成することにある。
本発明はスプリングバツクを許容できるレベルに減少す
るための技術を開示する。この技術は実際のポリシリコ
ン析出プロセスに組み込まれ、従つて、応力除去食刻の
使用を含めて、後のプロセスの変更を必要としない。よ
り具体的には、本発明はポリシリコン析出プロセスを中
断してポリシリコン構造の適当な位置に“ひずんだ”層
を生成することによつてスプリングバツクを減少させる
方法からなる。後に詳細に説明するごとく、サブサーフ
エス欠陥層を生成するためのこの方法は、析出プロセス
の中間ポイントにおけるポリシリコン研磨、あるいは該
共同未決出願に開示の多層析出と関連する成長パラメー
タの周期的変動を含む。ただし、これに限定されるもの
ではない。
るための技術を開示する。この技術は実際のポリシリコ
ン析出プロセスに組み込まれ、従つて、応力除去食刻の
使用を含めて、後のプロセスの変更を必要としない。よ
り具体的には、本発明はポリシリコン析出プロセスを中
断してポリシリコン構造の適当な位置に“ひずんだ”層
を生成することによつてスプリングバツクを減少させる
方法からなる。後に詳細に説明するごとく、サブサーフ
エス欠陥層を生成するためのこの方法は、析出プロセス
の中間ポイントにおけるポリシリコン研磨、あるいは該
共同未決出願に開示の多層析出と関連する成長パラメー
タの周期的変動を含む。ただし、これに限定されるもの
ではない。
前述のごとく、ひずみを持つポリシリコンサブサーフエ
ス層の人為的な導入は、第２図に示されるように、ジユ
アル ポリシリコン研磨処理によつて達成される。第２
図（ａ）は、ジユアル ポリシリコン研磨プロセスのた
めの開始物質を示すが、ここで、この物質は第１図
（ａ）に示される先行技術のプロセスに対する開始物質
と同じである。第２図（ｂ）は第１のポリシリコン研磨
の結果を示すが、この研磨の結果、ポリシリコン層14の
上部から0.007″から0.011″のポリシリコンが除去され
る。第１のポリシリコン研磨の目的は、以降の処理ステ
ツプの間もポリシリコン層14内に保持される非常に高い
ひずみを持つ層18を生成することにある。この第１のポ
リシリコン研磨が終了した所で、第２図（ｃ）に示され
るように、0.006″のポリシリコン層14aが再核生成及び
成長される。このポリシリコン成長の後に、第２図
（ｄ）に示されるように、後続の（100）Si研磨及びポ
リシング処理のための基準となる平な表面を提供するた
めに第２のポリシリコン研磨が行なわれる。第２図
（ｄ）に示されるように、第１のポリシリコン研磨処理
の際に生成された欠陥層18はSRE処理の後でも保持さ
れ、スプリングバツクを減少させる機能を持つ。
ス層の人為的な導入は、第２図に示されるように、ジユ
アル ポリシリコン研磨処理によつて達成される。第２
図（ａ）は、ジユアル ポリシリコン研磨プロセスのた
めの開始物質を示すが、ここで、この物質は第１図
（ａ）に示される先行技術のプロセスに対する開始物質
と同じである。第２図（ｂ）は第１のポリシリコン研磨
の結果を示すが、この研磨の結果、ポリシリコン層14の
上部から0.007″から0.011″のポリシリコンが除去され
る。第１のポリシリコン研磨の目的は、以降の処理ステ
ツプの間もポリシリコン層14内に保持される非常に高い
ひずみを持つ層18を生成することにある。この第１のポ
リシリコン研磨が終了した所で、第２図（ｃ）に示され
るように、0.006″のポリシリコン層14aが再核生成及び
成長される。このポリシリコン成長の後に、第２図
（ｄ）に示されるように、後続の（100）Si研磨及びポ
リシング処理のための基準となる平な表面を提供するた
めに第２のポリシリコン研磨が行なわれる。第２図
（ｄ）に示されるように、第１のポリシリコン研磨処理
の際に生成された欠陥層18はSRE処理の後でも保持さ
れ、スプリングバツクを減少させる機能を持つ。
第３図は第２図（ａ）から（ｄ）に示されるプロセスの
さまざまなステージの所での２つの別個のロツトのウエ
ーハについてのそりデータの確率分布を示す。第３図の
分布曲線（ｉ）は、第２図（ａ）に示される標準ポリシ
リコン析出プロセスの後のウエーハのそり（平均値−1.
5ミル）を示す。第３図に示される曲線（ii）は本発明
によるサブサーフエス欠陥層の生成と関連する第１のポ
リシリコン研磨処理（第２図（ｂ））後のそりデータを
表わすが、これは−6.5ミルの平均値を示す。これらウ
エーハはこの後に、６−８ミルの第２のポリシリコン析
出（第２図（ｃ））を行なうために反応容器に戻される
が、この析出は、該共同未決出願に開示される多層成長
プロセスか、あるいは1100℃、45分間の従来の技術によ
る等温ポリシリコン析出プロセスのいずれかを使用して
行なわれる。このポリシリコン析出ステツプと関連する
そりデータが第３図の分布プロツト（iii）に示される
が、これは０ミルの平均そり値を示す。後続のそり確率
分布図（iv）、（ｖ）、（vi）、及び（vi）は（100）S
i基板薄シニングについての標準プロセス データを示
す。第３図に示されるごとく、そりのスプリングバツク
△ｓは７から９ミルの間の平均値に減少され、本発明の
ジユアル ポリシリコン研磨プロセスに従つて形成され
たウエーハの最終的なそりは、先行技術による基板シニ
ング技術の＋10.5ミルに対して、＋７ミルの範囲とな
る。
さまざまなステージの所での２つの別個のロツトのウエ
ーハについてのそりデータの確率分布を示す。第３図の
分布曲線（ｉ）は、第２図（ａ）に示される標準ポリシ
リコン析出プロセスの後のウエーハのそり（平均値−1.
5ミル）を示す。第３図に示される曲線（ii）は本発明
によるサブサーフエス欠陥層の生成と関連する第１のポ
リシリコン研磨処理（第２図（ｂ））後のそりデータを
表わすが、これは−6.5ミルの平均値を示す。これらウ
エーハはこの後に、６−８ミルの第２のポリシリコン析
出（第２図（ｃ））を行なうために反応容器に戻される
が、この析出は、該共同未決出願に開示される多層成長
プロセスか、あるいは1100℃、45分間の従来の技術によ
る等温ポリシリコン析出プロセスのいずれかを使用して
行なわれる。このポリシリコン析出ステツプと関連する
そりデータが第３図の分布プロツト（iii）に示される
が、これは０ミルの平均そり値を示す。後続のそり確率
分布図（iv）、（ｖ）、（vi）、及び（vi）は（100）S
i基板薄シニングについての標準プロセス データを示
す。第３図に示されるごとく、そりのスプリングバツク
△ｓは７から９ミルの間の平均値に減少され、本発明の
ジユアル ポリシリコン研磨プロセスに従つて形成され
たウエーハの最終的なそりは、先行技術による基板シニ
ング技術の＋10.5ミルに対して、＋７ミルの範囲とな
る。
極地化されたひずみを持つ層を生成するためのもう１つ
の方法としては、ポリシリコンハンドル内にサブサーフ
エス界面層を生成する方法がある。これを達成するため
には、前述の共同未決出願に開示される多層析出プロセ
スが多層析出の４回半あるいは５回目のサイクルを終え
た所で停止される。この結果、第４図（ａ）に示される
ような約0.025″の厚さのポリシリコン ハンドル14が
形成される。次に、ポリシリコン ハンドル14上にSiO2
あるいはSi3N4の界面層18が成長される。ここで、界面
層18としては本発明の目的においては、厚さ3000Aのも
のが好ましいとされるが、この他の厚さであつても良
い。酸化界面膜を1050℃で熱蒸気酸化（水素と酸素を反
応させて水蒸気を作り、これを熱してウエーハを酸化す
る）を行うことによつて得る、また窒化物界面層を800
℃におけるLPCVD還元反応NH3：SiH2Cl2にて形成するこ
ともできる。ただし、他の技術を使用することも可能で
ある。次に、第４図（ｃ）に示されるように、所定の厚
さのポリシリコン ハンドルを得るために、（1150℃に
て界面層18をHClガスにて洗浄した後に）界面層18の上
部に多層析出の１から２サイクルを使用して第２のポリ
シリコン層14aが成長される。
の方法としては、ポリシリコンハンドル内にサブサーフ
エス界面層を生成する方法がある。これを達成するため
には、前述の共同未決出願に開示される多層析出プロセ
スが多層析出の４回半あるいは５回目のサイクルを終え
た所で停止される。この結果、第４図（ａ）に示される
ような約0.025″の厚さのポリシリコン ハンドル14が
形成される。次に、ポリシリコン ハンドル14上にSiO2
あるいはSi3N4の界面層18が成長される。ここで、界面
層18としては本発明の目的においては、厚さ3000Aのも
のが好ましいとされるが、この他の厚さであつても良
い。酸化界面膜を1050℃で熱蒸気酸化（水素と酸素を反
応させて水蒸気を作り、これを熱してウエーハを酸化す
る）を行うことによつて得る、また窒化物界面層を800
℃におけるLPCVD還元反応NH3：SiH2Cl2にて形成するこ
ともできる。ただし、他の技術を使用することも可能で
ある。次に、第４図（ｃ）に示されるように、所定の厚
さのポリシリコン ハンドルを得るために、（1150℃に
て界面層18をHClガスにて洗浄した後に）界面層18の上
部に多層析出の１から２サイクルを使用して第２のポリ
シリコン層14aが成長される。
第４図（ｄ）に示されるように、界面層18は前述したご
とく後のポリシリコン研磨及び従来のSREステツプによ
つては除去されない。このため、界面層18は、後の基板
研磨（第４図（ｅ））の際にも継続してスプリングバツ
クに対して対抗する力を与える。
とく後のポリシリコン研磨及び従来のSREステツプによ
つては除去されない。このため、界面層18は、後の基板
研磨（第４図（ｅ））の際にも継続してスプリングバツ
クに対して対抗する力を与える。
第５図及び第６図はそれぞれSiO2及びSi3N4界面層（300
0Aの厚さ）を使用したときの第４図（ａ）から（ｆ）に
示されるDIウエーハの機械的処理のさまざまなステージ
におけるそりの分布データを示す。分布曲線（ｉ）は最
初のポリシリコン析出、つまり、多層成長の4.5あるい
は５サイクルが完了したときのウエーハのそりを示す。
曲線（ii）は、SiO2界面層18（第５図）、あるいはSi3N
4界面層18（第６図）上に第２のポリシリコン析出（1.5
あるいは２サイクル）を行なつた後のそりデータの分布
を示す。第２のポリシリコン析出の後の平均そり値は30
00Aの厚さのSiO2界面層18が使用されると、約−2.0ミル
から＋1.0ミルに増加されることがわかる。これに対し
て、3000ASi3N4界面層18に第２のポリシリコンが析出さ
れたときは、対応する平均そり値は、−3.0ミルから−
1.0ミルに変化する。第５図及び第６図の後続のそりデ
ータは第１図の（ｂ）−（ｄ）に示される第３図との関
連で既に説明された従来の基板シニングについてのもの
である。第５図及び第６図に示される酸化物界面層及び
窒化物界面層を使用したときの最終ポリシングの後の平
均のそりはそれぞれ＋８ミル及び＋8.5ミルである。こ
れは前述の二重研磨プロセスを使用して達成されるより
もスプリングバツクの減少が小さいことを示す。しか
し、ジユアル研磨プロセス（第２図）によつて生成され
るひずんだ界面は、通常、ゲート絶縁クロスポイント
（gated dielectric cross−point、GDX）デバイスの製
造に採用される長時間の高温熱処理によつて焼きなまし
される。これに対して、上記に説明のSiO2あるいはSi3N
4界面層は熱処理を受けても安定している。従つて、前
述の共同未決出願に説明される方法に従がうポリシリコ
ンの組織を〈110〉から〈100〉に再成長させるための14
10℃での焼きなましされたハンドルの再結晶をポリシリ
コン研磨ステツプ（第１図（ｂ））の後に行なう。これ
に加えて、この場合は、さらに３から５ミルの△ｓの減
少を行なうために、SRE処理のかわりに高圧あるいはブ
ラシにてこする方法を使用することもできる。
0Aの厚さ）を使用したときの第４図（ａ）から（ｆ）に
示されるDIウエーハの機械的処理のさまざまなステージ
におけるそりの分布データを示す。分布曲線（ｉ）は最
初のポリシリコン析出、つまり、多層成長の4.5あるい
は５サイクルが完了したときのウエーハのそりを示す。
曲線（ii）は、SiO2界面層18（第５図）、あるいはSi3N
4界面層18（第６図）上に第２のポリシリコン析出（1.5
あるいは２サイクル）を行なつた後のそりデータの分布
を示す。第２のポリシリコン析出の後の平均そり値は30
00Aの厚さのSiO2界面層18が使用されると、約−2.0ミル
から＋1.0ミルに増加されることがわかる。これに対し
て、3000ASi3N4界面層18に第２のポリシリコンが析出さ
れたときは、対応する平均そり値は、−3.0ミルから−
1.0ミルに変化する。第５図及び第６図の後続のそりデ
ータは第１図の（ｂ）−（ｄ）に示される第３図との関
連で既に説明された従来の基板シニングについてのもの
である。第５図及び第６図に示される酸化物界面層及び
窒化物界面層を使用したときの最終ポリシングの後の平
均のそりはそれぞれ＋８ミル及び＋8.5ミルである。こ
れは前述の二重研磨プロセスを使用して達成されるより
もスプリングバツクの減少が小さいことを示す。しか
し、ジユアル研磨プロセス（第２図）によつて生成され
るひずんだ界面は、通常、ゲート絶縁クロスポイント
（gated dielectric cross−point、GDX）デバイスの製
造に採用される長時間の高温熱処理によつて焼きなまし
される。これに対して、上記に説明のSiO2あるいはSi3N
4界面層は熱処理を受けても安定している。従つて、前
述の共同未決出願に説明される方法に従がうポリシリコ
ンの組織を〈110〉から〈100〉に再成長させるための14
10℃での焼きなましされたハンドルの再結晶をポリシリ
コン研磨ステツプ（第１図（ｂ））の後に行なう。これ
に加えて、この場合は、さらに３から５ミルの△ｓの減
少を行なうために、SRE処理のかわりに高圧あるいはブ
ラシにてこする方法を使用することもできる。
前述したごとく、ポリシリコン析出の際のサブサーフエ
ス欠陥層を生成させるためのもう１つの（最も優れた）
方法は、前述の共同未決出願に開示される多層析出技術
と関連する成長パラメータを多層析出サイクルの所定の
点で変更する方法である。例えば、熱的多層析出プロセ
スが使用される場合は、多層析出の第4.5から第５番目
のサイクルの付近で析出温度を急激に落とすことによつ
て、分離酸化物層12から約0.014″上のところに欠陥層
を生成することができる。同様に、化学的多層析出プロ
セスの第5.4から第５サイクルの付近の反応領域におい
て、析出温度を落すか、あるいはシリコン含有ガス反応
物質（SiH4、SiHCl3）の相対濃度を急激に下げることに
よつて、ポリシリコン支持構造物内にサブサーフエスひ
ずみ層を生成することができる。以降修正多層析出プロ
セス（modified multilayering process、MML）と呼ば
れるこのプロセスが、第７図に示される。
ス欠陥層を生成させるためのもう１つの（最も優れた）
方法は、前述の共同未決出願に開示される多層析出技術
と関連する成長パラメータを多層析出サイクルの所定の
点で変更する方法である。例えば、熱的多層析出プロセ
スが使用される場合は、多層析出の第4.5から第５番目
のサイクルの付近で析出温度を急激に落とすことによつ
て、分離酸化物層12から約0.014″上のところに欠陥層
を生成することができる。同様に、化学的多層析出プロ
セスの第5.4から第５サイクルの付近の反応領域におい
て、析出温度を落すか、あるいはシリコン含有ガス反応
物質（SiH4、SiHCl3）の相対濃度を急激に下げることに
よつて、ポリシリコン支持構造物内にサブサーフエスひ
ずみ層を生成することができる。以降修正多層析出プロ
セス（modified multilayering process、MML）と呼ば
れるこのプロセスが、第７図に示される。
第７図（ａ）は熱的MMLプロセスと関連するステツプの
シーケンスを示すが、ここでは、1210℃のTUと1180℃の
TLの間で５回の多層析出サイクルが反復された後に、温
度が約1120℃（TQとして定義）に急激に落され約30分保
持され、その後、所望の厚さのハンドルを得るために多
層析出が１サイクル遂行される。一方、第７図（ｂ）は
熱的MMLプロセスを示すが、ここでは、1210℃のTUでの
ポリシリコン析出の第５サイクルの前半が終了したとこ
ろで1120℃への冷却が行なわれる。TQ冷却期間が終了し
たところで、TLから開始して、多層析出のもう１回半の
サイクルが遂行サイクルとの急激な冷却によつて生成さ
れる局所欠陥層は、これに続くポリシリコン研磨及びSR
E処理の間も保持され、（100）Si基板が除去されたとき
の拘束力を提供する。図示されていないが、前述のごと
く、本発明の化学的MMLプロセスもひずみをもつ界面層
を生成する。より詳細には、最初に、約4.35μm/分の第
１の成長速度G1（XSiH4＝0.0136、XSiHCl3＝0.0409、及
びXH2＝0.9455を使用）、及び約3.75μm/分の第２の成
長速度G2（XSiHCl3＝0.0415及びXH2＝0.9585を使用）に
て５回の化学的多層析出サイクルが遂行される。ここ
で、G1及びG2の速度での析出は約1175℃の反応温度にて
行なわれる。高度に欠陥のある層を生成するために、次
に（第７図に示されるように、第５番目のサイクルの中
間あるいはこれが終了した時点において）反応温度が約
1120℃に減少され、その後、3.75μm/分の成長速度と関
連するシリコン含有ガス反応物質のモル濃度を使用して
ポリシリコン析出が約30分間継続される。熱的MMLプロ
セスと同様に、所定の厚さのシリコン ハンドルを得る
ために従来の化学的多層析出が１回あるいは１回半のサ
イクルだけ遂行される。化学的MMLプロセスの際のこの
急激な反応温度の低下によつて生成される局所ひずみ層
は後のウエーハ処理を通じてハンドル内に保持される。
シーケンスを示すが、ここでは、1210℃のTUと1180℃の
TLの間で５回の多層析出サイクルが反復された後に、温
度が約1120℃（TQとして定義）に急激に落され約30分保
持され、その後、所望の厚さのハンドルを得るために多
層析出が１サイクル遂行される。一方、第７図（ｂ）は
熱的MMLプロセスを示すが、ここでは、1210℃のTUでの
ポリシリコン析出の第５サイクルの前半が終了したとこ
ろで1120℃への冷却が行なわれる。TQ冷却期間が終了し
たところで、TLから開始して、多層析出のもう１回半の
サイクルが遂行サイクルとの急激な冷却によつて生成さ
れる局所欠陥層は、これに続くポリシリコン研磨及びSR
E処理の間も保持され、（100）Si基板が除去されたとき
の拘束力を提供する。図示されていないが、前述のごと
く、本発明の化学的MMLプロセスもひずみをもつ界面層
を生成する。より詳細には、最初に、約4.35μm/分の第
１の成長速度G1（XSiH4＝0.0136、XSiHCl3＝0.0409、及
びXH2＝0.9455を使用）、及び約3.75μm/分の第２の成
長速度G2（XSiHCl3＝0.0415及びXH2＝0.9585を使用）に
て５回の化学的多層析出サイクルが遂行される。ここ
で、G1及びG2の速度での析出は約1175℃の反応温度にて
行なわれる。高度に欠陥のある層を生成するために、次
に（第７図に示されるように、第５番目のサイクルの中
間あるいはこれが終了した時点において）反応温度が約
1120℃に減少され、その後、3.75μm/分の成長速度と関
連するシリコン含有ガス反応物質のモル濃度を使用して
ポリシリコン析出が約30分間継続される。熱的MMLプロ
セスと同様に、所定の厚さのシリコン ハンドルを得る
ために従来の化学的多層析出が１回あるいは１回半のサ
イクルだけ遂行される。化学的MMLプロセスの際のこの
急激な反応温度の低下によつて生成される局所ひずみ層
は後のウエーハ処理を通じてハンドル内に保持される。
第８図及び第９図は、それぞれ第７図（ａ）及び（ｂ）
との関連で上に説明された方法にて析出されたポリシリ
コンの第２図（ａ）から（ｄ）に示される基板シニング
プロセスのさまざまなステツプの後のウエーハのそり
の確率分布を示す。第８図及び第９図のそり分布曲線
（ｉ）は本発明の修正多層析出プロセス（MML）の後の
ウエーハのそりを表わすが、それぞれ−2.00ミル（第７
図（ａ））及び−2.50ミル（第７図（ｂ））の平均そり
値を持つことが示される。従来のポリシリコン研磨ステ
ツプ（第１図（ｂ））の後のそれぞれの平均そり値は第
８図及び第９図の曲線（ii）によつて示されるように、
−5.0ミル及び−6.0ミルである。第８図及び第９図の残
りの分布曲線（iii）、（iv）、及び（ｖ）は、それぞ
れ、（100）Si研磨（第１図（ｃ））、SREプロセス、及
び最終（100）Siポリシング（第１図（ｄ））に対する
ものである。最終ポリシングの後の本発明のMML技術を
使用したときの平均そり値は、6.00±0.050ミルの範囲
である。これに対して、多層析出プロセスに説明の変更
を加えないとき、ウエーハのそりの平均は、8.75±1.5
ミルの範囲となる。
との関連で上に説明された方法にて析出されたポリシリ
コンの第２図（ａ）から（ｄ）に示される基板シニング
プロセスのさまざまなステツプの後のウエーハのそり
の確率分布を示す。第８図及び第９図のそり分布曲線
（ｉ）は本発明の修正多層析出プロセス（MML）の後の
ウエーハのそりを表わすが、それぞれ−2.00ミル（第７
図（ａ））及び−2.50ミル（第７図（ｂ））の平均そり
値を持つことが示される。従来のポリシリコン研磨ステ
ツプ（第１図（ｂ））の後のそれぞれの平均そり値は第
８図及び第９図の曲線（ii）によつて示されるように、
−5.0ミル及び−6.0ミルである。第８図及び第９図の残
りの分布曲線（iii）、（iv）、及び（ｖ）は、それぞ
れ、（100）Si研磨（第１図（ｃ））、SREプロセス、及
び最終（100）Siポリシング（第１図（ｄ））に対する
ものである。最終ポリシングの後の本発明のMML技術を
使用したときの平均そり値は、6.00±0.050ミルの範囲
である。これに対して、多層析出プロセスに説明の変更
を加えないとき、ウエーハのそりの平均は、8.75±1.5
ミルの範囲となる。
MLLプロセスのもう１つの変形として、多層析出の第３
のサイクルの後に最初の冷却（1120℃、30分）を行な
い、続いて、多層析出の第５のサイクルの後にポリシリ
コン析出温度の第２の冷却（1120℃、30分）を行なう方
法がある。この２回の冷却によつて、２つの離れた撹乱
された層が形成され、ウエーハのスプリングバツクがさ
らに減少される。これに加えて、本発明のこのMML技術
は、後続のSREを伴なうことなく使用することができる
が、この場合、この方法は、最終ポリシング処理の後△
ｓをさらに３から５ミル減少させる。ただし、これらの
方法は、SREプロセスのかわりに入念な高圧スクラビン
グ、あるいは細かなナイロン ブラシによるブラシング
及び洗浄を行なわないかぎり、粒子問題を起こす。この
粒子問題は、ポリシリコン研磨ステツプの後に1410℃に
て、焼きなまされたものを再結晶することによるポリシ
リコン層14の高温再成長（high temperature regrowt
h、HTR）によつて除去することも可能である。（前述の
共同未決出願を参照）。別の方法として、ポリシリコン
の上部50−100μｍ層を部分的に融解することによつて
も、さらに約４ミルだけ△ｓを減少することができる。
第10図はデバイスの処理の前に非常に小さなそりを持つ
ウエーハを与える各種のDIプロセスの摂動の最終ポリシ
ング ステツプ（第１図（ｄ））の後のウエーハのそり
の確率分布を示す。本発明（MMLプロセス）にて析出さ
れたポリシリコン ハンドルに対する平均そり値は、SR
Eが使用されないとき（第10図（ｃ））は3.8ミルであ
り、またHTRが使用されたとき（第10図（ｄ））は、5.0
ミルである。SREを使用する従来の基板シニング プロ
セスでは、本発明のMMLプロセスを使用したとき（第７
図）は7.0ミルの平均そり値を与え、前述の共同未決出
願に開示の従来のMMLプロセスを使用したときは、9.5ミ
ルの値を与える。
のサイクルの後に最初の冷却（1120℃、30分）を行な
い、続いて、多層析出の第５のサイクルの後にポリシリ
コン析出温度の第２の冷却（1120℃、30分）を行なう方
法がある。この２回の冷却によつて、２つの離れた撹乱
された層が形成され、ウエーハのスプリングバツクがさ
らに減少される。これに加えて、本発明のこのMML技術
は、後続のSREを伴なうことなく使用することができる
が、この場合、この方法は、最終ポリシング処理の後△
ｓをさらに３から５ミル減少させる。ただし、これらの
方法は、SREプロセスのかわりに入念な高圧スクラビン
グ、あるいは細かなナイロン ブラシによるブラシング
及び洗浄を行なわないかぎり、粒子問題を起こす。この
粒子問題は、ポリシリコン研磨ステツプの後に1410℃に
て、焼きなまされたものを再結晶することによるポリシ
リコン層14の高温再成長（high temperature regrowt
h、HTR）によつて除去することも可能である。（前述の
共同未決出願を参照）。別の方法として、ポリシリコン
の上部50−100μｍ層を部分的に融解することによつて
も、さらに約４ミルだけ△ｓを減少することができる。
第10図はデバイスの処理の前に非常に小さなそりを持つ
ウエーハを与える各種のDIプロセスの摂動の最終ポリシ
ング ステツプ（第１図（ｄ））の後のウエーハのそり
の確率分布を示す。本発明（MMLプロセス）にて析出さ
れたポリシリコン ハンドルに対する平均そり値は、SR
Eが使用されないとき（第10図（ｃ））は3.8ミルであ
り、またHTRが使用されたとき（第10図（ｄ））は、5.0
ミルである。SREを使用する従来の基板シニング プロ
セスでは、本発明のMMLプロセスを使用したとき（第７
図）は7.0ミルの平均そり値を与え、前述の共同未決出
願に開示の従来のMMLプロセスを使用したときは、9.5ミ
ルの値を与える。
第１図は基板シニング プロセスのさまざまなステージ
におけるプロセス ステツプ及び対応するDIウエーハの
そりの状態を示し； 第２図は本発明に従つてサブサーフエス欠陥層が生成さ
れるプロセスにおいて、この欠陥層がポリシリコンのジ
ユアル研磨プロセスによつて生成される実施態様に関す
るステツプを図解し； 第３図は第１図のプロセスのさまざまなステージでの第
２図の方法によつて形成されたポリシリコン構造につい
てのウエーハのそりの確率分布を示し； 第４図は本発明のもう１つのプロセスに従つてサブサー
フエス界面層が生成されるプロセスにおいて、この界面
層が、第２のポリシリコン層が析出されるポリシリコン
層上に膜（SiO2あるいはSi3N4）を成長することによつ
て生成される実施態様に関するステツプを図解し； 第５図及び第６図は第１図の基板シニングプロセスのさ
まざまなステージでのそれぞれ3000A SiO2層及び3000AS
i3N4層を使用して第４図（ｂ）の方法によつて形成され
たポリシリコン構造についてのウエーハのそりの確率分
布を示し； 第７図は本発明のもう１つのプロセスに従つてサブサー
フエス欠陥層を生成するためのプロセスにおいて、この
欠陥層が標準多層析出プロセスの５回のサイクル（第７
図（ａ））あるいは４回半のサイクル（第７図（ｂ））
の後に熱冷却を導入することによつて生成されるプロセ
スのポリシリコン析出温度の温度シーケンスを示し； 第８図及び第９図は第１図に示される基板シニング プ
ロセスのさまざまなステージでのそれぞれ第７図（ａ）
及び第７図（ｂ）の方法を使用して析出されたポリシリ
コン構造についてのウエーハのそりの分布を示し；そし
て 第10図は第１図（ｄ）に示される（100）Si基板の最終
ポリシリコンの後の本発明に使用される各種のDIプロセ
スの各種の摂動についてのウエーハのそりの分布を示
す。 主要符号の説明 10……基板 12……二酸化ケイ素分離層 14,14a,18……ポリシリコン層 16……再結晶ポリシリコン層
におけるプロセス ステツプ及び対応するDIウエーハの
そりの状態を示し； 第２図は本発明に従つてサブサーフエス欠陥層が生成さ
れるプロセスにおいて、この欠陥層がポリシリコンのジ
ユアル研磨プロセスによつて生成される実施態様に関す
るステツプを図解し； 第３図は第１図のプロセスのさまざまなステージでの第
２図の方法によつて形成されたポリシリコン構造につい
てのウエーハのそりの確率分布を示し； 第４図は本発明のもう１つのプロセスに従つてサブサー
フエス界面層が生成されるプロセスにおいて、この界面
層が、第２のポリシリコン層が析出されるポリシリコン
層上に膜（SiO2あるいはSi3N4）を成長することによつ
て生成される実施態様に関するステツプを図解し； 第５図及び第６図は第１図の基板シニングプロセスのさ
まざまなステージでのそれぞれ3000A SiO2層及び3000AS
i3N4層を使用して第４図（ｂ）の方法によつて形成され
たポリシリコン構造についてのウエーハのそりの確率分
布を示し； 第７図は本発明のもう１つのプロセスに従つてサブサー
フエス欠陥層を生成するためのプロセスにおいて、この
欠陥層が標準多層析出プロセスの５回のサイクル（第７
図（ａ））あるいは４回半のサイクル（第７図（ｂ））
の後に熱冷却を導入することによつて生成されるプロセ
スのポリシリコン析出温度の温度シーケンスを示し； 第８図及び第９図は第１図に示される基板シニング プ
ロセスのさまざまなステージでのそれぞれ第７図（ａ）
及び第７図（ｂ）の方法を使用して析出されたポリシリ
コン構造についてのウエーハのそりの分布を示し；そし
て 第10図は第１図（ｄ）に示される（100）Si基板の最終
ポリシリコンの後の本発明に使用される各種のDIプロセ
スの各種の摂動についてのウエーハのそりの分布を示
す。 主要符号の説明 10……基板 12……二酸化ケイ素分離層 14,14a,18……ポリシリコン層 16……再結晶ポリシリコン層
Claims (13)
- 【請求項１】局所的にひずんだサブサーフェイス層を内
部に含む厚いポリシリコン層を絶縁分離されたウエーハ
上に析出する方法であり、ここで前記サブサーフェイス
層は後に行なわれる前記絶縁分離されたウエーハの基板
研磨にともなうスプリングバックそりを減少させるため
のものである前記方法において、 ａ）第１のポリシリコン層（14）を所定のポリシリコン
サブサーフェイス位置まで析出するステップ、 ｂ）前記所定のポリシリコン サブサーフェイス位置で
前記ステップａ）の析出プロセスを中断し、研磨工程、
反応温度を変化される工程及び反応物濃度を変化させる
工程よりなる群より選択される方法を用いることにより
前記局所的にひずんだサブサーフェイス ポリシリコン
層（18）を形成するステップ、 ｃ）前記ステップａ）で開始された析出を前記ステップ
ｂ）で形成されたひずんだサブサーフェイス ポリシリ
コン層（18）上に行ない所定の最終的な厚さをもつ厚い
ポリシリコン層を形成するステップ、および ｄ）前記ステップｃ）で形成された厚いポリシリコン層
の表面を研磨するステップを含むことを特徴とする方
法。 - 【請求項２】特許請求の範囲第１項に記載の方法におい
て、ステップａ）及びｃ）の遂行において、該ポリシリ
コン層を析出するために所定の成長パラメータを周期的
に変動させる多層析出技術が使用され、ステップｂ）の
遂行においてステップｃ）の析出を完結する前に界面層
の成長が行なわれ、該所定のパラメータが反応温度及び
反応物濃度よりなる群より選択されることを特徴とする
方法。 - 【請求項３】特許請求の範囲第２項に記載の方法におい
て、該界面層がSiO2からなることを特徴とする方法。 - 【請求項４】特許請求の範囲第２項に記載の方法におい
て、該界面層がSi3N4からなることを特徴とする方法。 - 【請求項５】特許請求の範囲第３項あるいは第４項のい
ずれかに記載の方法において、該界面層が約3000Aの高
さを持つことを特徴とする方法。 - 【請求項６】特許請求の範囲第２項に記載の方法におい
て、ステップａ）の遂行において、該絶縁層分離ウエー
ハの上部表面から第１の所定の高さを持つポリシリコン
層を形成するために該ポリシリコン層の所定の成長条件
を４回半周期的に変動することを特徴とする方法。 - 【請求項７】特許請求の範囲第２項に記載の方法におい
て、ステップａ）の遂行において、該絶縁層分離ウエー
ハの上部表面から第１の所定の高さを持つポリシリコン
層を形成するために該ポリシリコン層の所定の成長条件
を５回周期的に変動することを特徴とする方法。 - 【請求項８】特許請求の範囲第２項に記載の方法におい
て、ステップａ）及びｃ）の遂行において、反応温度が
該所定の成長パラメータとして使用され、そしてこれが
１回の多層析出サイクルを完結するために第１の高い温
度（TU）と第２の低い温度（TL）の間で変動され、そし
てステップｂ）の遂行において、該反応温度がひずみを
持つポリシリコン層を生成するのに十分に低い第３の温
度（TQ）に落とされることを特徴とする方法。 - 【請求項９】特許請求の範囲第８項に記載の方法におい
て、ステップｂ）が所定の数のひずみを持つポリシリコ
ン層が形成されるまで所定の回数だけ反復されることを
特徴とする方法。 - 【請求項１０】特許請求の範囲第８項に記載の方法にお
いて、第１の高い温度（TU）がほぼ1210℃であり、該第
２の低い温度（TL）がほぼ1180℃であり、そして第３の
温度（TQ）がほぼ1120℃であり、ステップａ）の多層析
出サイクルの個々の半期間の長さがほぼ10分間であり、
そしてステップｂ）の中断期間がほぼ30分であることを
特徴とする方法。 - 【請求項１１】特許請求の範囲第２項に記載の方法にお
いて、ステップａ）及びｃ）の遂行において、該所定の
成長パラメータとして使用される反応物の濃度が多層析
出サイクルを完結するために第１の温度の等温状態の下
で第１の高い成長速度及び第２の低い成長速度が得られ
るように変動され、ステップｂ）の遂行において、該成
長パラメータが該反応温度を該局所化されたひずみを持
つポリシリコン層を生成するために十分に低い温度に第
２の値に減少することによって第３の成長速度に減少さ
れることを特徴とする方法。 - 【請求項１２】特許請求の範囲第11項に記載の方法にお
いて、ステップｂ）が所定の数のひずみをもつポリシリ
コン層を生成するために所定の回数だけ反復されること
を特徴とする方法。 - 【請求項１３】特許請求の範囲第11項に記載の方法にお
いて、ステップａ）及びｃ）の遂行において、反応温度
がほぼ1175℃に保持され、該第１の高い成長速度がXSiH
4＝0.0136、XSiHCl3＝0.0409及びXH2＝0.9455を使用し
てほぼ4.35μm/分とされ、第２の低い成長速度がXSiHCl
3＝0.0415及びXH2＝0.9585を使用してほぼ3.75μm/分と
され、そしてステップｂ）の遂行において、該反応温度
がほぼ1120℃に減少され、そして該成長速度がXSiHCl3
＝0.0415及びXH2＝0.9585を使用してほぼ2.70μm/分と
され、ステップａ）の多層析出サイクルの個々の半期間
の長さがほぼ10分とされ、そしてステップｂ）の該中断
期間の長さがほぼ30分とされることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/680,344 US4631804A (en) | 1984-12-10 | 1984-12-10 | Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer |
| US680344 | 2000-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139042A JPS61139042A (ja) | 1986-06-26 |
| JPH0766940B2 true JPH0766940B2 (ja) | 1995-07-19 |
Family
ID=24730715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60276159A Expired - Fee Related JPH0766940B2 (ja) | 1984-12-10 | 1985-12-10 | ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4631804A (ja) |
| JP (1) | JPH0766940B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804866A (en) * | 1986-03-24 | 1989-02-14 | Matsushita Electric Works, Ltd. | Solid state relay |
| US4830984A (en) * | 1987-08-19 | 1989-05-16 | Texas Instruments Incorporated | Method for heteroepitaxial growth using tensioning layer on rear substrate surface |
| US4824698A (en) * | 1987-12-23 | 1989-04-25 | General Electric Company | High temperature annealing to improve SIMOX characteristics |
| US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH03214625A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| GB9014491D0 (en) * | 1990-06-29 | 1990-08-22 | Digital Equipment Int | Mounting silicon chips |
| JPH07118505B2 (ja) * | 1990-12-28 | 1995-12-18 | 信越半導体株式会社 | 誘電体分離基板の製造方法 |
| KR970009976B1 (ko) * | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| TW274628B (ja) * | 1994-06-03 | 1996-04-21 | At & T Corp | |
| US5478758A (en) * | 1994-06-03 | 1995-12-26 | At&T Corp. | Method of making a getterer for multi-layer wafers |
| US5562770A (en) * | 1994-11-22 | 1996-10-08 | International Business Machines Corporation | Semiconductor manufacturing process for low dislocation defects |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US6090686A (en) | 1997-06-18 | 2000-07-18 | Lucent Technologies, Inc. | Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same |
| US6268068B1 (en) | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
| US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
| JP3179065B2 (ja) * | 1999-02-02 | 2001-06-25 | 宮崎沖電気株式会社 | 半導体素子の製造方法 |
| US6426285B1 (en) | 1999-11-03 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to solve intermetallic dielectric cracks in integrated circuit devices |
| US6630426B1 (en) | 2000-01-12 | 2003-10-07 | Teracomm Research Inc. | Method of increasing the critical temperature of a high critical temperature superconducting film and a superconducting structure made using the method |
| KR101027485B1 (ko) | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US6991999B2 (en) * | 2001-09-07 | 2006-01-31 | Applied Materials, Inc. | Bi-layer silicon film and method of fabrication |
| US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7005160B2 (en) * | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
| JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US9761539B2 (en) | 2015-06-29 | 2017-09-12 | Globalfoundries Inc. | Wafer rigidity with reinforcement structure |
| CN113964023B (zh) * | 2021-12-21 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5234349B2 (ja) * | 1973-11-16 | 1977-09-02 | ||
| JPS5718341B2 (ja) * | 1974-12-11 | 1982-04-16 | ||
| US4173674A (en) * | 1975-05-12 | 1979-11-06 | Hitachi, Ltd. | Dielectric insulator separated substrate for semiconductor integrated circuits |
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS6056291B2 (ja) * | 1978-07-12 | 1985-12-09 | 株式会社日立製作所 | 誘電体絶縁分離基板の製造法 |
| JPS55138229A (en) * | 1979-04-13 | 1980-10-28 | Hitachi Ltd | Manufacture of dielectric material for insulation- separation substrate |
| US4390392A (en) * | 1980-09-16 | 1983-06-28 | Texas Instruments Incorporated | Method for removal of minute physical damage to silicon wafers by employing laser annealing |
| JPS5760778A (en) * | 1980-09-26 | 1982-04-12 | Matsushita Electric Ind Co Ltd | Thermal infrared image pickup device |
| JPS57113251A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4411060A (en) * | 1981-07-06 | 1983-10-25 | Western Electric Co., Inc. | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates |
| US4410395A (en) * | 1982-05-10 | 1983-10-18 | Fairchild Camera & Instrument Corporation | Method of removing bulk impurities from semiconductor wafers |
-
1984
- 1984-12-10 US US06/680,344 patent/US4631804A/en not_active Expired - Lifetime
-
1985
- 1985-12-10 JP JP60276159A patent/JPH0766940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61139042A (ja) | 1986-06-26 |
| US4631804A (en) | 1986-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766940B2 (ja) | ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| KR101446517B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| JPH05175469A (ja) | 半導体基材の作製方法 | |
| JPH11354760A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| KR101302426B1 (ko) | 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법 | |
| US5773352A (en) | Fabrication process of bonded total dielectric isolation substrate | |
| EP0146427A2 (fr) | Procédé de fabrication de structures intégrées de silicium sur ilots isolés du substrat | |
| US6444541B1 (en) | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step | |
| USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
| US5233216A (en) | Dielectric isolated substrate and process for producing the same | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP3601763B2 (ja) | 誘電体分離ウェーハおよびその製造方法 | |
| JP3959877B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPH06342784A (ja) | 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法 | |
| JP2003163336A (ja) | 張り合わせ誘電体分離ウェーハおよびその製造方法 | |
| KR100327571B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| KR100342861B1 (ko) | 반도체장치의소자분리막형성방법 | |
| JPH03252154A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |