JP2010040608A - 貼り合わせsoiウェーハの製造方法 - Google Patents
貼り合わせsoiウェーハの製造方法 Download PDFInfo
- Publication number
- JP2010040608A JP2010040608A JP2008199041A JP2008199041A JP2010040608A JP 2010040608 A JP2010040608 A JP 2010040608A JP 2008199041 A JP2008199041 A JP 2008199041A JP 2008199041 A JP2008199041 A JP 2008199041A JP 2010040608 A JP2010040608 A JP 2010040608A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- bonding
- active layer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】貼り合わせ熱処理に起因したスリップ発生を抑制可能な貼り合わせSOIウェーハの製造方法を提供する。
【解決手段】厚さ2μm以上のシリコン酸化膜を有した活性層用ウェーハの貼り合わせ後の薄膜化(活性層の厚さ)を10μm以下とし、また貼りわせ熱処理を、薄膜化前の400〜800℃での低温熱処理と、薄膜化後の1150℃以上での高温熱処理とからなる2段階熱処理としたので、シリコン酸化膜とシリコンとの熱膨張率の違いによる両ウェーハの貼り合わせ界面に発生する内部応力の影響が小さくなり、貼り合わせ熱処理に起因したスリップ発生を抑制することができる。
【選択図】図1
【解決手段】厚さ2μm以上のシリコン酸化膜を有した活性層用ウェーハの貼り合わせ後の薄膜化(活性層の厚さ)を10μm以下とし、また貼りわせ熱処理を、薄膜化前の400〜800℃での低温熱処理と、薄膜化後の1150℃以上での高温熱処理とからなる2段階熱処理としたので、シリコン酸化膜とシリコンとの熱膨張率の違いによる両ウェーハの貼り合わせ界面に発生する内部応力の影響が小さくなり、貼り合わせ熱処理に起因したスリップ発生を抑制することができる。
【選択図】図1
Description
この発明は貼り合わせSOIウェーハの製造方法、詳しくは厚さ2μm以上の厚肉な埋め込みシリコン酸化膜を介して、支持基板用ウェーハと活性層用ウェーハとを貼り合わせる貼り合わせSOIウェーハの製造方法に関する。
SOI(Silicon On Insulator)構造を有するウェーハの一種として、デバイスが形成される活性層と支持基板用ウェーハとの間に埋め込み酸化膜が形成された貼り合わせSOIウェーハが知られている。
貼り合わせSOIウェーハの製造方法としては、従来、シリコン酸化膜が形成された支持基板用ウェーハと活性層用ウェーハとを室温で貼り合わせることで、埋め込みシリコン酸化膜を有した貼り合わせウェーハを形成し、その後、貼り合わせウェーハを1000〜1200℃で熱処理して貼り合わせ強度を高め、次に貼り合わせウェーハを活性層用ウェーハ側から研削、研磨して薄膜化することで活性層を形成する方法が一般的である(例えば特許文献1)。
貼り合わせSOIウェーハの製造方法としては、従来、シリコン酸化膜が形成された支持基板用ウェーハと活性層用ウェーハとを室温で貼り合わせることで、埋め込みシリコン酸化膜を有した貼り合わせウェーハを形成し、その後、貼り合わせウェーハを1000〜1200℃で熱処理して貼り合わせ強度を高め、次に貼り合わせウェーハを活性層用ウェーハ側から研削、研磨して薄膜化することで活性層を形成する方法が一般的である(例えば特許文献1)。
最近、高耐圧デバイス(HVMOS,LDMOS)用として、厚さ2μm以上の埋め込みシリコン酸化膜付きの貼り合わせSOIウェーハが要求されている。
高耐圧デバイス用の貼り合わせSOIウェーハは、その製造に際して、支持基板用ウェーハと活性層用ウェーハとが、厚肉なシリコン酸化膜を介して室温で貼り合わされ、その後、1000〜1200℃で貼り合わせ熱処理が行われる。このとき、シリコン酸化膜とシリコンとの熱膨張率の違いにより、支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に内部応力が生じ、スリップが発生していた。その結果、貼り合わせSOIウェーハの歩留りの低下を招いていた。
高耐圧デバイス用の貼り合わせSOIウェーハは、その製造に際して、支持基板用ウェーハと活性層用ウェーハとが、厚肉なシリコン酸化膜を介して室温で貼り合わされ、その後、1000〜1200℃で貼り合わせ熱処理が行われる。このとき、シリコン酸化膜とシリコンとの熱膨張率の違いにより、支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に内部応力が生じ、スリップが発生していた。その結果、貼り合わせSOIウェーハの歩留りの低下を招いていた。
そこで、発明者は、鋭意研究の結果、互いに単結晶シリコンからなる支持基板用ウェーハと活性層用ウェーハとを、厚さ2μm以上のシリコン酸化膜を介して室温で貼り合わせ、活性層用ウェーハの薄膜化を55μm以下とし、かつ貼りわせ熱処理を、薄膜化前の400〜1000℃で行う低温熱処理(第1熱処理)と、薄膜化後の1150℃以上で行う高温熱処理(第2熱処理)とからなる2段階熱処理とすれば、シリコン酸化膜と単結晶シリコンとの熱膨張率の違いによる両ウェーハの貼り合わせ界面に発生する内部応力の影響が小さくなり、前記スリップの発生を防止できることを知見し、この発明を完成させた。
この発明では、貼り合わせ熱処理に起因したスリップ発生を抑制することができる貼り合わせSOIウェーハの製造方法を提供することを目的としている。
この発明では、貼り合わせ熱処理に起因したスリップ発生を抑制することができる貼り合わせSOIウェーハの製造方法を提供することを目的としている。
請求項1に記載の発明は、双方とも単結晶シリコン製で、かつ一方の貼り合わせ面には厚さ2μm以上のシリコン酸化膜が形成された支持基板用ウェーハと活性層用ウェーハとを貼り合わせることで、埋め込みシリコン酸化膜を有した貼り合わせウェーハを形成する貼り合わせ工程と、該貼り合わせ工程後、前記貼り合わせウェーハを400〜1000℃で熱処理し、その貼り合わせ強度を高める貼り合わせ低温熱処理工程と、該貼り合わせ低温熱処理工程後、前記貼り合わせウェーハを前記活性層用ウェーハ側から薄膜化し、厚さ55μm以下の活性層を形成する薄膜化工程と、該薄膜化工程後、前記貼り合わせウェーハを1150℃以上で熱処理し、該薄膜化された貼り合わせウェーハの貼り合わせ強度をさらに高める貼り合わせ高温熱処理工程とを備えた貼り合わせSOIウェーハの製造方法である。
請求項1に記載の発明によれば、まず互いに単結晶シリコン製の支持基板用ウェーハと活性層用ウェーハとを、厚さ2μm以上のシリコン酸化膜(埋め込みシリコン酸化膜)を介して室温で貼り合わせ、貼り合わせウェーハを形成する。次に、貼り合わせウェーハを400〜1000℃で貼り合わせ低温熱処理する。これにより、続く薄膜化工程時に、支持基板用ウェーハと活性層用ウェーハとが剥がれない程度の貼り合わせ強度が得られる。その後、貼り合わせウェーハを活性層用ウェーハ側から薄膜化し、厚さ55μm以下の活性層を形成する。次に、薄膜化処理後の貼り合わせウェーハを、1150℃以上の高温で貼り合わせ高温熱処理する。
このように、厚さ2μm以上の埋め込みシリコン酸化膜を有した貼り合わせウェーハに対して、その貼り合わせ熱処理を、活性層用ウェーハを55μm以下の活性層とする薄膜化工程前の貼り合わせ低温熱処理(400〜1000℃)と、薄膜化工程後の貼り合わせ高温熱処理(1150℃以上)との2段階熱処理としたので、活性層は薄膜化することで弾性変形がしやすくなり、支持基板用ウェーハに沿って湾曲し易い。これにより、結合時に発生する応力が緩和される。その結果、熱膨張率の差を原因とした支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に発生する内部応力の影響が小さくなる。
支持基板用ウェーハおよび活性層用ウェーハとしては、例えば、チョクラルスキー法により引き上げられた単結晶シリコンインゴットをウェーハ加工して得られた単結晶シリコンウェーハを採用することができる。
支持基板用ウェーハおよび活性層用ウェーハの口径は任意である。例えば6インチ、8インチ、300mm、450mm以上でもよい。
厚さが2μm以上の埋め込みシリコン酸化膜を有する貼り合わせSOIウェーハは、例えば高耐圧デバイス(HVMOS,LDMOS)用として利用される。
支持基板用ウェーハおよび活性層用ウェーハの口径は任意である。例えば6インチ、8インチ、300mm、450mm以上でもよい。
厚さが2μm以上の埋め込みシリコン酸化膜を有する貼り合わせSOIウェーハは、例えば高耐圧デバイス(HVMOS,LDMOS)用として利用される。
「室温」とは15〜35℃をいう。
シリコン酸化膜は、支持基板用ウェーハの貼り合わせ面に形成しても、活性層用ウェーハの貼り合わせ面に形成してもよい。
シリコン酸化膜(埋め込みシリコン酸化膜)の厚さが2μm未満では、1段階の高温熱処理の貼合方法にて製造が可能で、本願方法を用いれば生産性が低下する。シリコン酸化膜の好ましい厚さは2〜15μmである。この範囲であれば、生産性が高く、かつスリップが生じないウェーハを製造できる。
シリコン酸化膜は、支持基板用ウェーハの貼り合わせ面に形成しても、活性層用ウェーハの貼り合わせ面に形成してもよい。
シリコン酸化膜(埋め込みシリコン酸化膜)の厚さが2μm未満では、1段階の高温熱処理の貼合方法にて製造が可能で、本願方法を用いれば生産性が低下する。シリコン酸化膜の好ましい厚さは2〜15μmである。この範囲であれば、生産性が高く、かつスリップが生じないウェーハを製造できる。
貼り合わせ低温熱処理工程での加熱温度が400℃未満では、支持基板用ウェーハと活性層用ウェーハとの接着力が不足し、薄膜化加工ができない。また、1000℃を超えればスリップが発生する。貼り合わせ低温熱処理工程での好ましい加熱温度は、400〜800℃である。この範囲であれば、両ウェーハの接着強度も充分で、スリップが発生しないウェーハが得られる。
貼り合わせ低温熱処理の雰囲気ガスとしては、酸化性ガスまたは不活性ガス(例えばO2、N2、O2+N2、Arおよびこれらの2つ以上を混ぜた混合ガス)などを採用することができる。
貼り合わせ低温熱処理の雰囲気ガスとしては、酸化性ガスまたは不活性ガス(例えばO2、N2、O2+N2、Arおよびこれらの2つ以上を混ぜた混合ガス)などを採用することができる。
貼り合わせ低温熱処理のウェーハ加熱時間は、0.5〜3時間である。0.5時間未満では支持基板用ウェーハと活性層用ウェーハとの接着強度が不足する。また、3時間を超えれば、析出が増加する可能性がある。貼り合わせ低温熱処理の好ましい加熱時間は、0.5〜2時間である。この範囲であれば、支持基板用ウェーハと活性層用ウェーハとの接着強度が高く、高い生産性が得られる。
貼り合わせ低温熱処理工程では、後工程の活性層用ウェーハの薄膜化処理(研削、研磨など)中に、支持基板用ウェーハと活性層用ウェーハとが剥離しない程度の貼り合わせ強度が得られればよい。
貼り合わせ低温熱処理工程では、後工程の活性層用ウェーハの薄膜化処理(研削、研磨など)中に、支持基板用ウェーハと活性層用ウェーハとが剥離しない程度の貼り合わせ強度が得られればよい。
薄膜化工程では、活性層用ウェーハが厚さ55μm以下の活性層となるまで薄膜化処理される。具体的には、研削、研磨、エッチングなどを採用することができる。活性層の厚さが55μmを超えれば、支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に発生する内部応力を緩和できないので、スリップが発生する。活性層の好ましい厚さは3〜30μmである。
貼り合わせ高温熱処理工程とは、製品ウェーハに必要とされる貼り合わせ強度を得る熱処理である。
貼り合わせ高温熱処理工程での加熱温度が、1150℃未満では貼り合わせ強度が不足し、支持基板用ウェーハと活性層用ウェーハとの剥がれが発生する。貼り合わせ高温熱処理工程での好ましい加熱温度は、1150〜1200℃である。この範囲であれば、接着強度が充分でかつスリップが発生しない。
貼り合わせ高温熱処理のウェーハ加熱時間は、1〜5時間である。1時間未満では支持基板用ウェーハと活性層用ウェーハとの接着強度が不足する。また、5時間を超えれば、生産性の低下や汚染が問題となる。貼り合わせ低温熱処理の好ましい加熱時間は、2〜4時間である。
貼り合わせ高温熱処理工程での加熱温度が、1150℃未満では貼り合わせ強度が不足し、支持基板用ウェーハと活性層用ウェーハとの剥がれが発生する。貼り合わせ高温熱処理工程での好ましい加熱温度は、1150〜1200℃である。この範囲であれば、接着強度が充分でかつスリップが発生しない。
貼り合わせ高温熱処理のウェーハ加熱時間は、1〜5時間である。1時間未満では支持基板用ウェーハと活性層用ウェーハとの接着強度が不足する。また、5時間を超えれば、生産性の低下や汚染が問題となる。貼り合わせ低温熱処理の好ましい加熱時間は、2〜4時間である。
請求項1に記載の発明によれば、両方が単結晶シリコン製の支持基板用ウェーハと活性層用ウェーハとを、厚さ2μm以上のシリコン酸化膜を介して室温で貼り合わせ、この貼り合わせウェーハに対する貼り合わせ熱処理を、活性層用ウェーハを55μm以下の活性層とする薄膜化工程前の貼り合わせ低温熱処理(400〜1000℃)と、薄膜化工程後の貼り合わせ高温熱処理(1150℃以上)との2段階熱処理とした。その結果、シリコン酸化膜と単結晶シリコンとの熱膨張率の違いにより、支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に生じる内部応力の影響が小さくなり、貼り合わせ熱処理に起因したスリップ発生を抑制することができる。
以下、この発明の実施例を具体的に説明する。
図1のフローシートに基づき、この発明の実施例1に係る貼り合わせSOIウェーハの製造方法を説明する。
まず、チョクラルスキー法により育成されたシリコン単結晶をウェーハ加工し、直径150mm、厚さ550μm、比抵抗10Ω・cmのシリコンウェーハを2枚準備する(図1(a))。両シリコンウェーハは、その表面(貼り合わせ面)が、公知のプロセスを経て鏡面研磨されている。そして、一方を活性層用ウェーハ11、他方を支持基板用ウェーハ12とする。
まず、チョクラルスキー法により育成されたシリコン単結晶をウェーハ加工し、直径150mm、厚さ550μm、比抵抗10Ω・cmのシリコンウェーハを2枚準備する(図1(a))。両シリコンウェーハは、その表面(貼り合わせ面)が、公知のプロセスを経て鏡面研磨されている。そして、一方を活性層用ウェーハ11、他方を支持基板用ウェーハ12とする。
次に、支持基板用ウェーハ12の露出面全域に、シリコン酸化膜13を厚さ2μmで形成する。シリコン酸化膜13の形成方法は、熱酸化装置に支持基板用ウェーハ12を挿入し、ここで酸素ガスの雰囲気で、1150℃、6〜7時間熱処理する。
次いで、活性層用ウェーハ11と支持基板用ウェーハ12とを、室温(25℃)で貼り合わせる。このとき、活性層用ウェーハ11の貼り合わせ面は単結晶シリコン、シリコン酸化膜13付きの支持基板用ウェーハ12の貼り合わせ面は酸化シリコンとなる。こうして、貼り合わせ界面に埋め込みシリコン酸化膜14が介在された貼り合わせウェーハ20が得られる(図1(b))。
次いで、活性層用ウェーハ11と支持基板用ウェーハ12とを、室温(25℃)で貼り合わせる。このとき、活性層用ウェーハ11の貼り合わせ面は単結晶シリコン、シリコン酸化膜13付きの支持基板用ウェーハ12の貼り合わせ面は酸化シリコンとなる。こうして、貼り合わせ界面に埋め込みシリコン酸化膜14が介在された貼り合わせウェーハ20が得られる(図1(b))。
その後、貼り合わせウェーハ20に貼り合わせ低温熱処理を施す(図1(c))。この熱処理は、続く薄膜化工程(研削、研磨)で、活性層用ウェーハ11と支持基板用ウェーハ12とが剥離しない程度の貼り合わせ強度を得る熱処理である。貼り合わせ低温熱処理の条件は、酸素ガス雰囲気、400℃、2時間である。
それから、貼り合わせウェーハ20の活性層用ウェーハ11を薄膜化する(図1(d)、図1(e))。すなわち、外周研削装置により活性層用ウェーハ11の面取り部を、支持基板用ウェーハ12側に厚さ数μmの削り残し部分を有して研削する。その後、この削り残し部分をエッチングにより除去する(図1(d))。
次に、枚葉式の表面研削装置により貼り合わせウェーハ20を、その活性層用ウェーハ11側から、活性層用ウェーハ11の残厚が55μmとなるまで研削および鏡面研磨する(図1(e))。これにより、埋め込みシリコン酸化膜14の表面側に、厚さ55μmの活性層(SOI層)15が形成される。この活性層15がデバイス形成層となる。
次に、枚葉式の表面研削装置により貼り合わせウェーハ20を、その活性層用ウェーハ11側から、活性層用ウェーハ11の残厚が55μmとなるまで研削および鏡面研磨する(図1(e))。これにより、埋め込みシリコン酸化膜14の表面側に、厚さ55μmの活性層(SOI層)15が形成される。この活性層15がデバイス形成層となる。
続いて、貼り合わせウェーハ20に貼り合わせ高温熱処理を施す(図1(f))。これにより、製品である貼り合わせSOIウェーハ10に必要とされる貼り合わせ強度が得られる。貼り合わせ高温熱処理の条件は、酸素ガス雰囲気、1150℃、2時間である。
その後、酸化膜剥離し、それから5μmの研磨量で仕上げ研磨を施す。これにより、貼り合わせSOIウェーハ10が作製される(図1(g))。
その後、酸化膜剥離し、それから5μmの研磨量で仕上げ研磨を施す。これにより、貼り合わせSOIウェーハ10が作製される(図1(g))。
このように、両方が単結晶シリコンからなる支持基板用ウェーハ12と活性層用ウェーハ11とを、厚さ2μmのシリコン酸化膜13を介して室温で貼り合わせ、この貼り合わせウェーハ20に対する貼り合わせ熱処理として、薄膜化工程前の貼り合わせ低温熱処理(400℃)と、薄膜化工程後の貼り合わせ高温熱処理(1150℃)との2段階熱処理方法を採用した。その結果、活性層は薄膜化することで弾性変形がしやすくなり、支持基板用ウェーハに沿って湾曲し易い。これにより、結合時に発生する応力が緩和される。その結果、熱膨張率の差を原因とした支持基板用ウェーハと活性層用ウェーハとの貼り合わせ界面に発生する内部応力の影響が小さくなる。よって、貼り合わせ熱処理に起因したスリップ発生を抑制することができる。
なお、シリコン酸化膜13は、必ずしも支持基板用ウェーハ12に形成する必要はなく、活性層用ウェーハ11に形成してもよい。その形成条件は、支持基板用ウェーハ11に形成する場合と同じであるので、説明を省略する。
なお、シリコン酸化膜13は、必ずしも支持基板用ウェーハ12に形成する必要はなく、活性層用ウェーハ11に形成してもよい。その形成条件は、支持基板用ウェーハ11に形成する場合と同じであるので、説明を省略する。
次に、この発明の貼り合わせSOIウェーハの製造方法と従来法との比較試験を実際に行い、貼り合わせSOIウェーハを製造したときの貼り合わせ熱処理に起因したスリップ発生の違いを報告する。
[使用材料]
(1)活性層用ウェーハ;
直径150mm、厚さ550〜665μm、比抵抗10Ω・cmのCZウェーハを使用した。ウェーハの露出面は単結晶シリコンである。
(2)支持基板用ウェーハ;
直径150mm、厚さ550〜665μm、比抵抗10Ω・cmのCZウェーハを使用した。
埋込酸化膜は、ウェーハを熱酸化装置に挿入し、酸素ガスの雰囲気で、露出面全域に所定シリコン酸化膜厚を形成する。
(1)活性層用ウェーハ;
直径150mm、厚さ550〜665μm、比抵抗10Ω・cmのCZウェーハを使用した。ウェーハの露出面は単結晶シリコンである。
(2)支持基板用ウェーハ;
直径150mm、厚さ550〜665μm、比抵抗10Ω・cmのCZウェーハを使用した。
埋込酸化膜は、ウェーハを熱酸化装置に挿入し、酸素ガスの雰囲気で、露出面全域に所定シリコン酸化膜厚を形成する。
[評価方法]
(1)スリップ評価方法;
XRT(X−Ray Telescope)による貼り合わせSOIウェーハの全体観察である。
(1)スリップ評価方法;
XRT(X−Ray Telescope)による貼り合わせSOIウェーハの全体観察である。
[比較例1〜6、試験例1〜7]
シリコンウェーハからなる支持基板用ウェーハにシリコン酸化膜を表1中の所定厚さで形成し、活性層用ウェーハと支持基板用ウェーハとを室温(25℃)で貼り合わせた。その後、XRTによる貼り合わせウェーハのスリップ評価を行った。その結果、熱処理温度が1150℃の比較例1と1100度の比較例4の貼り合わせウェーハは、ウェーハ全面にスリップが発生し(図4)、残りのものには、この段階でのスリップの発生はなかった(図2)。
シリコンウェーハからなる支持基板用ウェーハにシリコン酸化膜を表1中の所定厚さで形成し、活性層用ウェーハと支持基板用ウェーハとを室温(25℃)で貼り合わせた。その後、XRTによる貼り合わせウェーハのスリップ評価を行った。その結果、熱処理温度が1150℃の比較例1と1100度の比較例4の貼り合わせウェーハは、ウェーハ全面にスリップが発生し(図4)、残りのものには、この段階でのスリップの発生はなかった(図2)。
次に、外周研削装置により貼り合わせウェーハの活性層用ウェーハの面取り部を、支持基板用ウェーハ側に若干の削り残し部分を有して研削した。その後、この削り残し部分をエッチングにより除去した。それから、枚葉式の表面研削装置を使用して貼り合わせウェーハを、その活性層用ウェーハ側から、活性層用ウェーハの残厚が10数μmになるまで研削した。さらに、枚葉式の研磨装置によりその研削面を、表1に記載された厚さの活性層が得られるまで鏡面研磨した。
その後、活性層付きの貼り合わせウェーハに貼り合わせ高温熱処理を行った。これにより、貼り合わせSOIウェーハが得られた。貼り合わせ高温熱処理の条件としては、3%酸素と窒素の混合ガス雰囲気、表1に記載された熱処理温度、2時間とした。その後、再びXRTによるスリップ評価を行った。その結果を表1に示す。
その後、活性層付きの貼り合わせウェーハに貼り合わせ高温熱処理を行った。これにより、貼り合わせSOIウェーハが得られた。貼り合わせ高温熱処理の条件としては、3%酸素と窒素の混合ガス雰囲気、表1に記載された熱処理温度、2時間とした。その後、再びXRTによるスリップ評価を行った。その結果を表1に示す。
表1から明らかなように、比較例1〜6ではウェーハ全面にスリップが発生しているか、ウェーハに部分的なスリップが発生またはコントラスとが薄くなっていた(図3、図4)。これに対して、試験例1〜7は何れもスリップは発生しなかった(図2)。
10 貼り合わせSOIウェーハ、
11 活性層用ウェーハ、
12 支持基板用ウェーハ、
13 シリコン酸化膜、
14 埋め込みシリコン酸化膜、
20 貼り合わせウェーハ。
11 活性層用ウェーハ、
12 支持基板用ウェーハ、
13 シリコン酸化膜、
14 埋め込みシリコン酸化膜、
20 貼り合わせウェーハ。
Claims (1)
- 双方とも単結晶シリコン製で、かつ一方の貼り合わせ面には厚さ2μm以上のシリコン酸化膜が形成された支持基板用ウェーハと活性層用ウェーハとを貼り合わせることで、埋め込みシリコン酸化膜を有した貼り合わせウェーハを形成する貼り合わせ工程と、
該貼り合わせ工程後、前記貼り合わせウェーハを400〜1000℃で熱処理し、その貼り合わせ強度を高める貼り合わせ低温熱処理工程と、
該貼り合わせ低温熱処理工程後、前記貼り合わせウェーハを前記活性層用ウェーハ側から薄膜化し、厚さ55μm以下の活性層を形成する薄膜化工程と、
該薄膜化工程後、前記貼り合わせウェーハを1150℃以上で熱処理し、該薄膜化された貼り合わせウェーハの貼り合わせ強度をさらに高める貼り合わせ高温熱処理工程とを備えた貼り合わせSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199041A JP2010040608A (ja) | 2008-07-31 | 2008-07-31 | 貼り合わせsoiウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199041A JP2010040608A (ja) | 2008-07-31 | 2008-07-31 | 貼り合わせsoiウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040608A true JP2010040608A (ja) | 2010-02-18 |
Family
ID=42012872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199041A Pending JP2010040608A (ja) | 2008-07-31 | 2008-07-31 | 貼り合わせsoiウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040608A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962815A (zh) * | 2018-07-17 | 2018-12-07 | 北京工业大学 | 一种soi材料的制备方法 |
-
2008
- 2008-07-31 JP JP2008199041A patent/JP2010040608A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962815A (zh) * | 2018-07-17 | 2018-12-07 | 北京工业大学 | 一种soi材料的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
TWI474397B (zh) | Method for forming silicon oxide film of SOI wafer | |
JP2004221198A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2006324530A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
CN109314040B (zh) | 贴合式soi晶圆的制造方法 | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
TWI450366B (zh) | Semiconductor substrate manufacturing method | |
JP2008066500A (ja) | 貼り合わせウェーハおよびその製造方法 | |
JP5280015B2 (ja) | Soi基板の製造方法 | |
CN102224568B (zh) | 贴合晶片的制造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP2008187165A (ja) | 半導体基板の製造方法 | |
JP4720164B2 (ja) | Soiウェーハの製造方法 | |
JP2006202989A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2008166646A (ja) | 半導体基板の製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2011029594A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010040608A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2006140187A (ja) | 半導体ウェーハの製造方法 | |
JP2007019303A (ja) | 半導体基板の製造方法及びその半導体基板 | |
JP6927143B2 (ja) | 貼り合わせsoiウェーハの製造方法 |