CN102224568B - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN102224568B
CN102224568B CN200980147233.1A CN200980147233A CN102224568B CN 102224568 B CN102224568 B CN 102224568B CN 200980147233 A CN200980147233 A CN 200980147233A CN 102224568 B CN102224568 B CN 102224568B
Authority
CN
China
Prior art keywords
wafer
temperature
heat treatment
ion
conjunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980147233.1A
Other languages
English (en)
Other versions
CN102224568A (zh
Inventor
石塚徹
小林德弘
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102224568A publication Critical patent/CN102224568A/zh
Application granted granted Critical
Publication of CN102224568B publication Critical patent/CN102224568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明是一种贴合晶片的制造方法，包括：在结合晶片内部形成离子注入层的步骤；直接或经由氧化膜使结合晶片的注入有离子的表面与基体晶片的表面密接的步骤；以离子注入层为界来使结合晶片剥离的热处理步骤；其特征在于：通过在小于500℃的温度下进行预退火，然后在500℃以上的温度下进行剥离热处理，来进行使结合晶片剥离的热处理步骤，通过至少在第1温度下进行热处理后，在高于第1温度的第2温度下进行热处理来进行预退火。由此，提供一种高品质贴合晶片的制造方法，在采用智能剥离法(注册商标)制作贴合晶片时，在比剥离产生温度低的温度下，形成贴合强度高的状态，而制造出以减少缺陷为中心的高品质贴合晶片。

Description

贴合晶片的制造方法
技术领域
本发明涉及一种采用智能剥离法(Smart Cut(注册商标))来制造贴合晶片的方法，典型地涉及一种在将注入有氢离子等的硅晶片与作为支持基板的其他晶片密接后加以剥离来制造绝缘硅(Silicon-On-Insulator；SOI)晶片或直接接合晶片的方法。
背景技术
随着元件一代代的发展，为了满足趋向于高性能化这一目标，仅靠现有的利用块硅晶片而实现的尺度效应(Scaling Effect)已无法应对，必须要采用新的元件结构，作为所述元件结构的原材料，SOI晶片正引人关注。SOI晶片有贴合法(通过磨削研磨进行薄膜化)、SIMOX法(注氧隔离法；Separationby Implantation Oxygen)、智能剥离法(注册商标：通过离子注入剥离进行薄膜化)，但在制作较薄的SOI层时，考虑可在广泛的膜厚范围内制作SOI，采用智能剥离法(注册商标)制作的SOI晶片正成为主流。
在智能剥离法中，从包括单晶硅的结合晶片的表面，离子注入氢离子及稀有气体离子中的至少一种气体离子，而在晶片内部形成离子注入层。然后，直接或经由氧化硅膜使结合晶片的注入有离子的表面与基体晶片的表面密接。通过对该密接的晶片施加剥离热处理，以离子注入层为界来使结合晶片剥离，从而制作贴合晶片。之后，通过对该贴合晶片施加结合热处理，将从结合晶片剥离的SOI层与基体晶片牢固地结合，形成SOI晶片(参照专利文献1)。
此处，剥离热处理的温度(通常为500℃以上)通常比之后进行的用于充分提高贴合强度的结合热处理温度低，因此，在充分提高贴合强度前，会由于剥离热处理而出现结合晶片剥离。剥离后，由于硅的厚度较薄，因此在其物理耐受性低、贴合强度弱的情况下，会产生剥落等，容易造成损伤，成为SOI层的缺陷。
然而，如果能以直到产生剥离时不发生剥落等的程度来预先提高贴合强度，则在后续进行的结合热处理中可获得充分的贴合强度，因此可制造缺陷少的高品质SOI晶片。
以往，为了提高贴合强度或减少缺陷，在专利文献2中记载有在200～400℃(10～360分钟)下进行预退火，然后在500℃下进行热处理而加以剥离。并且，在专利文献3中记载有在350℃下投入，然后进行升温，在500℃下进行热处理而加以剥离。在专利文献4中记载有在300℃下投入，然后进行升温，在500℃下进行热处理而加以剥离。
然而，即使这样在剥离热处理前进行预退火，也会存在无法充分降低称为气泡(SOI层与基体晶片未结合的部分)或空隙(发生SOI层脱落的部分)的SOI层缺陷的产生率的情况。
[先行技术文献]
(专利文献)
专利文献1：日本专利特开平5-211128号公报；
专利文献2：日本专利特开2006-74034号公报；
专利文献3：日本专利特开2003-347176号公报；
专利文献4：WO2005/024916。
发明内容
本发明是鉴于所述情况而完成，其目的在于采用智能剥离法(注册商标)制作贴合晶片时，在比剥离产生温度低的温度下，形成贴合强度高的状态，减少剥离缺陷的产生，从而制造高品质贴合晶片。
为了解决所述课题，本发明提供一种贴合晶片的制造方法，至少包括：从由单晶硅所构成的结合晶片的表面，离子注入氢离子和稀有气体离子中的至少一种气体离子而在晶片内部形成离子注入层的步骤；直接或经由氧化硅膜使所述结合晶片的注入有离子的表面与基体晶片的表面密接的步骤；以及以所述离子注入层为界来使结合晶片剥离的热处理步骤；其特征在于：通过在小于500℃的温度下进行预退火，然后在500℃以上的温度下进行剥离热处理，来进行所述使结合晶片剥离的热处理步骤，通过至少在第1温度下进行热处理后，在高于第1温度的第2温度下进行热处理来进行所述预退火。
这样，在小于500℃的温度下，实施下述预退火，该预退火通过至少在第1温度下进行热处理后，在高于第1温度的第2温度下进行热处理来进行，然后在500℃以上的温度下进行剥离热处理，从而可在比剥离产生温度低的温度下提高贴合强度，因此，可减少气泡或空隙，制作缺陷少的贴合晶片。
另外，所述预退火中的第1温度下的热处理，优选在200±20℃下进行热处理。
这样，通过将预退火中的第1温度设为200℃左右，吸附于贴合界面上的水分可以充分地慢慢脱离，因此可抑制气泡或空隙的产生。
另外，所述预退火中的第2温度下的热处理，优选在350±20℃下进行热处理。
这样，通过将预退火中的第2温度设为350℃左右，可抑制进行了离子注入的氢原子扩散，于之后的剥离热处理中，可充分地产生剥离。
如果使用本发明的贴合晶片的制造方法，则在比剥离产生温度低的温度下，可形成贴合强度高的状态，减少剥离时产生的称为气泡或空隙的缺陷产生，从而制造高品质贴合晶片(包括SOI晶片和直接结合晶片)。
附图说明
图1是根据TDS而得的贴合界面的脱离气体分析结果。
具体实施方式
以下，更为具体地说明本发明。
如上所述，以往，剥离热处理的温度比用于充分提高贴合强度的结合热处理的温度低，因此出现了如下问题：由于在贴合强度充分提高前会产生剥离，剥离后硅的厚度较小，因此在其物理耐受性弱、贴合强度低的情况下会产生剥落等，容易造成损伤，成为SOI层的缺陷。关于这一点，在由相同的智能剥离法制作且未经由氧化膜而直接接合的直接接合晶片中情况也相同。以下，以贴合晶片为SOI晶片的情况为例进行说明，但本发明当然也适用于直接接合晶片。
对于所述问题，本发明者们进行了如下研究。首先，在剥离热处理中，考察了在比剥离产生温度(剥离温度)低的温度下进行的热处理中所发生的现象。
在剥离热处理开始前，在贴合界面上存在水分(H2O)。界面的水分因热处理而脱离，并沿着贴合界面向外面扩散。虽然难以实测脱离速度与扩散速度，但大体上来讲，在扩散速度比脱离速度快时，因脱离而产生的气体不会停留在界面上而进行扩散，并维持结合；在脱离速度比扩散速度快时，因脱离而产生的气体会停留在界面上并聚集。也就是说，如果在会促使所吸附的水分(H2O)脱离的温度下进行热处理，则成为贴合不会形成称为气泡或空隙的部分。因此，本发明者们想到，如果着眼于水分的脱离，则预退火优选在能够充分地慢慢进行水分脱离的较低温度下进行。
另外，如果贴合界面的水分脱离，则在贴合界面上各硅(Si)的结合状态发生变化，形成一种在贴合界面的结合。结合状态，具有温度越高则越能促进结合从而贴合强度提高的倾向，因此，如果着眼于各Si的结合状态，则预退火优选在尽可能高的温度下进行。然而，在温度上升使得注入的氢开始移动的情况下，会产生所注入的氢浓度因扩散而降低，即使之后上升至剥离温度也无法产生剥离的现象。因此，本发明者们想到，如果着眼于所注入的氢的扩散，则预退火优选在注入的氢不会急剧扩散的范围内在较高的温度下进行。
因此，本发明者们进行了努力研究，结果发现，如果实施下述预退火，即，至少在可充分地慢慢除去(脱离)贴合界面水分的温度范围内的尽可能高的第1温度下进行热处理后，在高于第1温度且为水分脱离充分结束的温度，并在注入的氢原子扩散较少的温度范围内的尽可能高的第2温度下，进行热处理，则在实施该预退火后，如果在剥离温度下进行热处理，则至达到剥离温度为止，可预先提高贴合强度。
将根据TDS(升温脱离气体分析；Thermal Desorption Spectroscopy)而得的贴合界面的脱离气体分析结果示于附图1中。在200℃～350℃之间，可确认水分(H2O)的脱离峰值。在相同温度下也可观察到氢气(H2)的脱离峰值，这可解释为因水分的脱离而形成的峰值。而且，在350℃～450℃之间可确认氢气(H2)的脱离峰值。这可解释为因注入的氢原子扩散而形成的峰值。
本发明者们从所述TDS脱离气体分析结果中发现，至少具有第1温度下的热处理与第2温度下的热处理的预退火中的第1温度，也就是用于充分地慢慢除去(脱离)贴合界面水分的较低温度，优选比图1的200℃～350℃的水分脱离峰值低的温度中的尽可能高的温度，即200℃左右(200℃±20℃左右)。并且发现，如果第2温度也就是水分脱离充分结束的温度且为注入的氢原子扩散较少的温度中的尽可能高的温度，比图1的200℃～350℃的水分脱离峰值高，且比350℃～450℃的氢气脱离峰值低，即为350℃左右(350℃±20℃左右)，则在比剥离产生温度低的温度下，可提高贴合强度，因此，可减少空隙或气泡的形成，从而制作缺陷少的SOI晶片。
以下，更为详细地说明本发明，但本发明并不限定于此。此处，作为较好的形态说明了由2片硅晶片制造SOI晶片的情况，当然本发明也适用于贴合绝缘基板与硅晶片的情况。
本发明的特征在于：在贴合晶片的制造中，通过在小于500℃的温度下进行预退火，然后在500℃以上的温度下进行剥离热处理来进行使结合晶片剥离的热处理步骤，通过至少在第1温度下进行热处理后，在高于第1温度的第2温度下进行热处理来进行预退火。在此，按顺序从准备晶片至完成SOI晶片进行说明。
首先准备：基体晶片，其包含作为符合元件规格的支持基板的单晶硅晶片；及结合晶片，其包含一部分作为SOI层的单晶硅晶片。
然后，在基体晶片及结合晶片中的至少一者上形成作为绝缘膜的氧化膜。氧化膜的厚度等应该根据规格来决定，因此并无特别限定，只要通过热氧化形成厚度为约0.01～2.0μm左右的氧化膜即可。
然后，从结合晶片的表面离子注入氢离子及稀有气体离子中的至少1种气体离子，而在晶片内部形成离子注入层。然后，经由所述形成的氧化硅膜使结合晶片的注入有离子的表面与基体晶片的表面密接。
然后，在小于500℃的温度下进行预退火。预退火是在小于500℃的温度范围内，通过至少在第1温度下进行热处理后，在高于第1温度的第2温度下进行热处理而进行的。第1温度优选200℃左右(200℃±20℃)，该温度为可充分地慢慢除去贴合界面水分的100℃以上的较低温度，且为即使在此较低温度中也可促进贴合界面的结合状态的尽可能高的温度。然后，在高于第1温度的第2温度下进行热处理，第2温度优选350℃左右(350℃±20℃)，该温度为可充分完成水分脱离的温度，且为注入的氢原子扩散较少的温度中的尽可能高的温度。
另外，本发明中的预退火如果为小于500℃的温度范围内，则并不仅限于所述第1温度、第2温度下的热处理，也可以是下述热处理步骤，即，通过包含在第3或第4等其他温度下进行的热处理步骤的3级以上的多个阶段使温度上升，或者也可为倾斜升温退火(Ramp Up Anneal)。
在所述预退火后，升温至可在离子注入层进行剥离的500℃以上的温度，进行剥离热处理，通过以离子注入层为界来使结合晶片剥离，由此获得SOI晶片。
这样，作为使结合晶片剥离的热处理步骤，通过在小于500℃的温度下进行多个阶段的预退火，然后在500℃以上的温度下进行热剥离处理，可在比剥离产生温度低的温度下提高贴合强度，因此，可减少空隙或气泡，从而制作缺陷少的SOI晶片。
[实施例]
以下，示出实施例与比较例来对本发明加以具体说明，但本发明并不限定于此。
(实施例1)
准备300片直径为300mm的单晶硅晶片，并分为结合晶片与基体晶片，在结合晶片的表面形成150nm的热氧化膜，通过该氧化膜将氢离子注入至结合晶片内部(注入能量为46keV，剂量为5E16/cm2)。
然后，在室温下将结合晶片与基体晶片贴合，进行热处理以使结合晶片剥离。此时，关于热处理，热处理条件为包含具有第1温度和第2温度下的热处理步骤的预退火，并且，将预退火中的第1温度下的热处理设为在200℃下保持4小时，将第2温度下的热处理设为在350℃下保持2小时，然后，升温至500℃并保持30分钟，从而将结合晶片剥离。
目视观察剥离后的贴合晶片(SOI晶片)的表面，求出气泡产生率和空隙产生率，结果分别为15.3％、1.3％。另外，气泡产生率和空隙产生率的定义如下所示。
气泡产生率：(存在气泡的晶片数)/(全部晶片数)×100(％)
空隙产生率：(存在空隙的晶片数)/(全部晶片数)×100(％)
(比较例1)
除了将热处理步骤的预退火设为于350℃下保持2小时的1个步骤之外，在与实施例1相同的条件下制作贴合晶片(SOI晶片)，求出气泡产生率和空隙产生率，结果分别为24.0％、76.0％。
(实施例2)
准备300片直径为300mm的单晶硅晶片，并分为结合晶片与基体晶片，在结合晶片的表面形成20nm的热氧化膜，通过该氧化膜将氢离子注入至结合晶片内部(注入能量为35keV，剂量为5E16/cm2)。
然后，对结合晶片的贴合界面进行氮等离子体处理以提高室温下的贴合强度后，在室温下贴合基体晶片，并进行热处理以剥离结合晶片。此时，关于热处理，热处理条件为包含具有第1温度及第2温度下的热处理步骤的预退火，并且，将预退火中的第1温度下的热处理设为在200℃下保持4小时，将第2温度下的热处理设为在350℃下保持2小时，然后，升温至500℃并保持30分钟，从而将结合晶片剥离。
对剥离后的贴合晶片(SOI晶片)在1200℃的高温下进行SOI表面的平坦化热处理，从而完成作为制品的SOI晶片。
用光学表面检查装置(SP2：KLA-Tencor公司制造)测定完成后的SOI晶片，求出尺寸为0.25μm以上的缺陷数，结果为平均1.2个/晶片。
并且，对在成品SOI晶片表面检测出的尺寸为0.25μm以上的缺陷，另外进行SEM观察后发现，这些缺陷几乎都是由气泡引起的缺陷。
(比较例2)
除了将热处理的预退火设为于200℃下保持4小时的1个步骤之外，在与实施例2相同的条件下制作贴合晶片(SOI晶片)，同样求出尺寸为0.25μm以上的缺陷数，结果为平均2.3个/晶片。
(比较例3)
除了将热处理中的预退火设为于350℃下保持2小时的1个步骤之外，在与实施例2相同的条件下制作贴合晶片(SOI晶片)，同样求出尺寸为0.25μm以上的缺陷数，结果为平均3.4个/晶片。
如上所述，如果根据本发明的贴合晶片的制造方法，可在进一步可靠地除去水分等而提高贴合强度后进行剥离，可减少空隙或气泡的形成，制作缺陷少的SOI晶片。
另外，本发明并不限定于所述实施方式。所述实施方式仅为示例，具有与本发明的权利申请范围所记载的技术思想实质上相同的构成，并发挥相同作用效果的所有发明均包含在本发明的技术范围内。

Claims (1)

1.一种贴合晶片的制造方法，至少包括：从由单晶硅所构成的结合晶片的表面，离子注入氢离子和稀有气体离子中的至少一种气体离子而在晶片内部形成离子注入层的步骤；直接或经由氧化硅膜使所述结合晶片的注入有离子的表面与基体晶片的表面密接的步骤；以及以所述离子注入层为界来使结合晶片剥离的热处理步骤；其特征在于：
通过在比剥离产生温度低的小于500℃的温度下进行预退火，然后在500℃以上的温度下进行剥离热处理，来进行所述使结合晶片剥离的热处理步骤，
通过至少在200±20℃的第1温度下进行保持规定时间的热处理后，在350±20℃的第2温度下进行保持规定时间的热处理，来进行所述预退火。
CN200980147233.1A 2008-12-04 2009-10-14 贴合晶片的制造方法 Active CN102224568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008309524A JP5493343B2 (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法
JP2008-309524 2008-12-04
PCT/JP2009/005346 WO2010064355A1 (ja) 2008-12-04 2009-10-14 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN102224568A CN102224568A (zh) 2011-10-19
CN102224568B true CN102224568B (zh) 2015-03-04

Family

ID=42233015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980147233.1A Active CN102224568B (zh) 2008-12-04 2009-10-14 贴合晶片的制造方法

Country Status (6)

Country Link
US (1) US8697544B2 (zh)
EP (1) EP2355134A4 (zh)
JP (1) JP5493343B2 (zh)
KR (1) KR20110091521A (zh)
CN (1) CN102224568B (zh)
WO (1) WO2010064355A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710429B2 (ja) * 2011-09-02 2015-04-30 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2019511834A (ja) * 2016-02-16 2019-04-25 ジーレイ スイッツァーランド エスアー 接合インターフェースを横断する電荷輸送のための構造、システムおよび方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
CN1479353A (zh) * 2002-05-02 2004-03-03 S.O.I.Tec��Ե���Ϲ輼����˾ 材料层的分离处理方法
CN1737994A (zh) * 2004-08-19 2006-02-22 S.O.I.Tec绝缘体上硅技术公司 在键合两个晶片之前的热处理

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3628108B2 (ja) * 1996-06-10 2005-03-09 株式会社イオン工学研究所 太陽電池の製造方法
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP2002353082A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003347176A (ja) 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
WO2005024916A1 (ja) 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
CN1479353A (zh) * 2002-05-02 2004-03-03 S.O.I.Tec��Ե���Ϲ輼����˾ 材料层的分离处理方法
CN1737994A (zh) * 2004-08-19 2006-02-22 S.O.I.Tec绝缘体上硅技术公司 在键合两个晶片之前的热处理

Also Published As

Publication number Publication date
EP2355134A1 (en) 2011-08-10
US20110212598A1 (en) 2011-09-01
CN102224568A (zh) 2011-10-19
US8697544B2 (en) 2014-04-15
KR20110091521A (ko) 2011-08-11
EP2355134A4 (en) 2012-04-25
JP2010135539A (ja) 2010-06-17
JP5493343B2 (ja) 2014-05-14
WO2010064355A1 (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
US8530331B2 (en) Process for assembling substrates with low-temperature heat treatments
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
TWI357101B (en) Method for producing bonded wafer
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TWI492275B (zh) The method of manufacturing the bonded substrate
CN102224568B (zh) 贴合晶片的制造方法
JP2014512091A (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
JP2014512091A5 (zh)
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
CN109314040B (zh) 贴合式soi晶圆的制造方法
CN104025254A (zh) 贴合soi晶片的制造方法
EP2211380A3 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
EP2159825B1 (en) Soi substrate manufacturing method
JP2011071193A (ja) 貼合せｓｏｉウェーハ及びその製造方法
WO2004051715A1 (ja) Ｓｏｉウェーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2012186292A (ja) 貼り合わせウェーハの製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JPWO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2010040608A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant